微電子學概論3章課件

1、微電子學概論第三章莊慶德 2019.8第三章 VLSI基礎(chǔ)3.1 IC (Integrated Circuit)概述3.2 雙極型集成電路基礎(chǔ)3.3 MOS集成電路基礎(chǔ)第三章 VLSI基礎(chǔ)3.1 IC (Integrated Circuit)概述集成度，特征尺寸，芯片(Chip)，圓片(wafer)功耗，延遲時間，可靠性定義:在半導體或其他基板上制作含有多個器件的電路系統(tǒng)。結(jié)構(gòu)，成品率IC歷史1947 晶體管發(fā)明 1952 IC設想1958 IC誕生1962 DTL,TTL,MOS1968 MOS存儲器 1971 微處理器1978 64kRAM 10萬Tr VLSI 1985 1M DRAM

2、225萬Tr VLSI 目前 0.18微米，CMOS技術(shù)，1G(109 Tr)3.2 雙極集成基礎(chǔ)3.2.1雙極型集成電路中的晶體管Aln-Si ipEBCn+p p+p+n+n+隱埋層隔離區(qū)平面圖ECBBp型襯底隱埋層(n+)外延，生長n層隔離(P+)硼擴散（基區(qū)）磷擴散（e,c)引線孔Al引線雙極型晶體管特性VceIce飽和線性截止雙極型晶體管特性共發(fā)射極電流增益 集電極-發(fā)射極反向飽和電流 Iceo 基極-發(fā)射極反向飽和電流 Ibeo 集電極-基極反飽和電流 Icbo集電極-發(fā)射極擊穿電壓 BVceo 特征頻率 fT 最大耗散功率 PmaxRTL電路ABVoutVH=1V, VL=0.2

3、V 速度慢，邏輯擺幅小，抗干擾差VccTTL電路多發(fā)射極輸入VoutVH=1.4V, VL=0.2V, T1的抽取作用使截止速度提高 在T3并聯(lián)達林頓，提高輸出能力，成為5管結(jié)構(gòu) T1 T2 T3 T4Vcc=5V典型雙極型門電路的特性比較門電路結(jié)構(gòu)延時 (ns)功耗 (mW)邏輯擺幅(V)評價TTL普通10103一般STTL肖特基鉗位抗飽和3203高速LSTTL肖特基、低功耗9.523低功耗ECL2250.8高速金屬柵，n溝道p-SiSGDn+n+3.3 MOS集成基礎(chǔ)3.3.1 MOS集成電路中的晶體管MOS晶體管SGDp-Sip型襯底源漏擴散柵氧化引線孔Al引線MOS晶體管特性VdsId

4、s飽和線性截止MOS晶體管特性跨導 gm 閾值電壓 VT 源漏擊穿電壓 BVds 特征頻率 fT 最大耗散功率 Pmax基本MOS電路倒相器VoutVccVinVoutVccVin2.5.2 MIS | 2.5.2 MISCMOS: 互補MOS發(fā)射 | Shoot基區(qū)渡越 | The 基 area 渡 is more3.3.3 CMOS集成電路NMOS與PMOSPMOSNMOSVS=VS=Vds=5Vds=VGVGVT=-VVT=+1VVTV導通條件2.5.2 MIS | 2.5.2 MIS發(fā)射 | Shoot基區(qū)渡越 | The 基 area 渡 is more3.3.3 CMOS集成電路C

5、MOS開關(guān)（傳輸門）PMOSNMOSVS=Vcc=+5VinVGONON工作條件Vin 高OFFOFFVin 低2.5.2 MIS | 2.5.2 MIS3.3.3 CMOS集成電路CMOS反向器PMOSNMOSVinVo+PMOSNMOS工作條件Vin高 OFF ON 低VoVin低 ON OFF 高Vin=2.5V ON ON 不確定2.5.2 MIS | 2.5.2 MIS3.3.3 CMOS集成電路CMOS與非門PMOSNMOSA+B2.5.2 MIS | 2.5.2 MIS3.3.3 CMOS集成電路CMOS或非門PMOSNMOSA+VccB2.5.2 MIS | 2.5.2 MIS3.3.3 CMOS集成電路CMOS IC特點：大噪聲容限: 輸出高電平=正電源 輸出低電平=負電源極低的靜態(tài)功耗CMOS集成電路構(gòu)成p阱n_襯底p+n+p+SSD G G n型襯底p阱擴散p-MOS 源漏n-MOS源漏引線孔引線n-MOS p-MOS 輸出 地Vcc基區(qū)渡越 | The 基 area 渡 is more倒相器版圖圖例：鋁柵P+N+小結(jié)（1）雙極型門電路：TTL,ECL,STTL（2）雙極型晶體管縱向結(jié)構(gòu)，平面結(jié)構(gòu)（3）CMOS倒向器，傳輸門，與非門，或非門的構(gòu)造。（4）CMOS集成電路的優(yōu)點。習題