華師大微電子復(fù)試真題_第1頁
華師大微電子復(fù)試真題_第2頁
華師大微電子復(fù)試真題_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、(請同學(xué)注意:部分年份的為各位學(xué)長考完之后的回憶版,其余的是電子檔完整原版,這些 真題在市面上都是很少見的,通過真題你可以發(fā)現(xiàn),試題難度不大,但是范圍真的很廣很廣, 涉及到半導(dǎo)體物理,半導(dǎo)體器件,集成電路原理,版圖設(shè)計(jì)及語言,半導(dǎo)體工藝等等的,但 是不要灰心,抓住重點(diǎn)(器件,集成電路)看書的時(shí)候不要求深究,會(huì)一般的方法及典型, 加強(qiáng)記憶,所以請各位學(xué)弟學(xué)妹們好好利用,爭取在復(fù)試的筆試中取得好成績!)年1半導(dǎo)體兩側(cè)的區(qū)域叫什么?2非門有型負(fù)載管和型驅(qū)動(dòng)管組成。MOS與非門有組成。ECL電路為什么比TTL電路快?SOC全稱6二極管的電容和7 MOS管的四種類型。8常用的兩種硬件描述語言?9雙極型的

2、工作模式?四種。10集成電路的兩種設(shè)計(jì)途徑?11三種擊穿機(jī)制?12pn結(jié)工作原理?13 MOS管子的工作原理和特性曲線?14摩爾定律?15對集成電路設(shè)計(jì)的看法?16畫出非門的原理圖。latch up效應(yīng)是?17功耗大的原因及解決方案。年SOC,SOI是什么?摩爾定律?HEC相關(guān)問題4工藝發(fā)展對氧化層介質(zhì)的要求,高k,低k問題。5晶體管用什么符號表示6電流平方率器件7功耗如何降低?8三極管種類,mos管種類問題9對集成電路發(fā)展的認(rèn)識10按比例縮小理論11硬件描述語言有哪幾種?12閉鎖效應(yīng)年題目比較簡單,都是基本概念,大概是以下:MOSFET基本類型,影響閾值電壓的因素 下拉電流,厄利電壓,MOS

3、FET的小信號模型,噪聲容限,BJT飽和狀態(tài)的特點(diǎn),怎樣提 高BJT開關(guān)的速度,什么是大注入,為何在半導(dǎo)體工藝中要使用Low K材料代替SiO2,用 銅代替鋁?說說你知道的納米材料方面的新進(jìn)展,使用High K材料的好處,EDA,VLSI, MOSFET本征寄生電容的來源是什么,靜態(tài)CMOS的重要特性,閂鎖效應(yīng)及其防止方法, 畫出與非門和或非門原理圖,扇入扇出數(shù)的計(jì)算。口語的話就是先自我介紹下,然后就是翻 譯一篇關(guān)于微電子前言概述消息方面的文章,當(dāng)場口譯,我的那篇文章是關(guān)于wafer尺寸和芯片尺寸發(fā)展的趨勢。2011年復(fù)試真題一、填空題1、 擊穿除隧道擊穿外,還有 和,且隧道擊穿是屬于 (正/

4、 負(fù))溫度系數(shù)2、SOC 是3、 影響MOSFET的主要結(jié)構(gòu)參數(shù)是,且該值越小速度越(快/慢)4、 影響硅基材料的外界因素有 和,遷移率的單位是。5、有一 n型半導(dǎo)體和金屬,且金屬的功函數(shù)大于n型半導(dǎo)體,則電子流動(dòng)方向 為。二、簡答題1、雙極型晶體管使用放大區(qū)的三個(gè)基本條件是什么?影響雙極型晶體管的主要 結(jié)構(gòu)參數(shù)是什么?2、畫出MOSFET的I-V工作曲線,并且虛線標(biāo)出線性區(qū),非線性區(qū),飽和區(qū)。3、熱生長SiO2有什么應(yīng)用,并用器件舉例。4、說明研究高K介電常數(shù)材料的前提和意義,并說明要突破什么問題。5、畫出(AB+CD)E的晶體管級電路MOS 口為四端原件。6、CMOS電路功耗由什么組成,并

5、降低功耗措施。7、標(biāo)準(zhǔn)單元CMOS數(shù)字集成電路設(shè)計(jì)流程。2012年復(fù)試真題1、MOS或非門由組成?2、wire型變量后未指定()3、cmos反相器一般輸入為vdd/2,pmos工作在飽和區(qū),nmos工作在()4、硬件描述語言有哪些?5、verilog的初始化語句可以綜合嗎?6、nmos的溝道電阻是否是線性的?簡答題:1、晶面指數(shù)? cmos晶圓用什么指數(shù)的晶片?2、遷移率的單位?如何提高本征硅材料的遷移率?請說明理由3、什么是厄爾利效應(yīng)?提高厄爾利電壓Va的方法。4、cmos的功耗包括幾個(gè)方面及原因。5、標(biāo)準(zhǔn)單元電路設(shè)計(jì),畫出電路圖。AB+(C+D)E2013年復(fù)試真題單晶硅的結(jié)構(gòu)是遷移率的單

6、位是一一,電子和空穴的遷移率哪個(gè)大?pn結(jié)正偏時(shí)在P端加一一(填正或者負(fù))壓,低摻雜的pn結(jié)易發(fā)生-擊穿SiO2中的可動(dòng)電荷來自一一,降低其電荷密度會(huì)使閾值電壓Vt(填減小或者增大)按比例縮小理論中,使MOS得溝道長度縮短,則要求溝道摻雜一一(填減小或者增大)每代工藝的發(fā)展一一(填需要或者不需要)重新設(shè)計(jì)工藝庫。DRC是指在做LVS檢查時(shí),需要版圖GDS文件,文件和文件短溝道器件的Ids與Vgs的是一一(填線性或者平方)關(guān)系initial過程塊是否可以被綜合(填是或者否)夾斷點(diǎn)電壓隨著Vds的變化硬件描述語言有和CMOS反相器輸入為VDD/2,NMOS工作在狀態(tài)n型半導(dǎo)體與金屬接觸,且WsWm,則電子的流動(dòng)方向是給了一個(gè)MOS器件和傳輸管結(jié)合的電路圖,要求寫出輸出Y的表達(dá)式(很簡單,只要寫 出真值表即可得出表達(dá)式)二.簡答題分別畫出平衡時(shí)和反偏下的pn結(jié)的能帶圖,標(biāo)出相關(guān)線段的含義雙極型晶體管中有哪些寄生電容,它們對晶體管

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲(chǔ)空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論