數(shù)電福利第7章存儲器

1、第7章 存儲器和可編程邏輯器件7.1 半導(dǎo)體存儲器7.2 可編程邏輯器件基礎(chǔ)7.3 低密度可編程邏輯器件7.4 高密度可編程邏輯器件教學(xué)基本要求：掌握半導(dǎo)體存儲器字、位、存儲容量、地址、等基本概念。掌握RAM、ROM的工作原理及典型應(yīng)用。了解存儲器的存儲單元的組成及工作原理。了解CPLD、FPGA的結(jié)構(gòu)及實(shí)現(xiàn)邏輯功能的編程原理。概 述半導(dǎo)體存貯器能存放大量二值信息的半導(dǎo)體器件?？删幊踢壿嬈骷且环N通用器件，其邏輯功能是由用戶通過對器件的編程來設(shè)定的。它具有集成度高、結(jié)構(gòu)靈活、處理速度快、可靠性高等優(yōu)點(diǎn)。存儲器的主要性能指標(biāo)取快速度存儲時(shí)間短存儲數(shù)據(jù)量大存儲容量大存儲器 RAM (Random-

2、Access Memory) ROM(Read-Only Memory)RAM(隨機(jī)存取存儲器): 在運(yùn)行狀態(tài)可以隨時(shí)進(jìn)行讀或?qū)懖僮鳌?存儲的數(shù)據(jù)必須有電源供應(yīng)才能保存, 一旦掉電, 數(shù)據(jù)全部丟失。ROM(只讀存儲器)：在正常工作狀態(tài)只能讀出信息。 斷電后信息不會丟失，常用于存放固定信息（如程序、常數(shù)等）。固定ROM可編程ROMPROMEPROME2PROMSRAM(Static RAM)：靜態(tài)RAMDRAM(Dynamic RAM)：動態(tài)RAM7.1 只讀存儲器幾個(gè)基本概念：存儲容量（M)：存儲二值信息的總量。字?jǐn)?shù)：字的總量。字長（位數(shù)）：表示一個(gè)信息的多位二進(jìn)制碼稱為一個(gè)字， 字的位數(shù)稱為

3、字長。存儲容量（M)字?jǐn)?shù)位數(shù)地址：每個(gè)字的編號。字?jǐn)?shù)=2n （n為存儲器外部地址線的線數(shù)）單位：1KB=210B=1024B，1M=210KB，1G=210MB，1T=210GB存儲矩陣 地址譯碼器地址輸入7.1.1 ROM的定義與基本結(jié)構(gòu)數(shù)據(jù)輸出控制信號輸入輸出控制電路地址譯碼器存儲矩陣輸出控制電路1）ROM（二極管PROM）結(jié)構(gòu)示意圖存儲矩陣位線字線輸出控制電路M=44=224地址譯碼器字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有二極管相當(dāng)存1，無二極管相當(dāng)存0當(dāng)OE=1時(shí)輸出為高阻狀態(tài)000101111101111010001101地 址A1A0D3D2D1D0內(nèi) 容當(dāng)OE=0時(shí)字線存儲矩

4、陣位線字線與位線的交點(diǎn)都是一個(gè)存儲單元。交點(diǎn)處有MOS管相當(dāng)于存0，無MOS管相當(dāng)于存1。7.1.2 兩維譯碼該存儲器的容量=?7.1.3 可編程ROM（2561位EPROM）256個(gè)存儲單元排成1616的矩陣行譯碼器從16行中選出要讀的一行列譯碼器再從選中的一行存儲單元中選出要讀的一列的一個(gè)存儲單元。如選中的存儲單元的MOS管的浮柵注入了電荷，該管截止，讀得1；相反讀得07.1.4 集成電路ROMAT27C010 128K8位ROM 工作模式A16 A0VPPD7 D0讀00XAiX數(shù)據(jù)輸出輸出無效X1XXX高阻等待1XXAiX高阻快速編程010AiVPP數(shù)據(jù)輸入編程校驗(yàn)001AiVPP數(shù)據(jù)

5、輸出7.1.5 ROM的讀操作與時(shí)序圖（2）加入有效的片選信號（3）使輸出使能信號 有效，經(jīng)過一定延時(shí)后，有效數(shù)據(jù)出現(xiàn)在數(shù)據(jù)線上；（4）讓片選信號 或輸出使能信號 無效，經(jīng)過一定延時(shí)后數(shù)據(jù)線呈高阻態(tài)，本次讀出結(jié)束。（1）欲讀取單元的地址加到存儲器的地址輸入端；（1） 用于存儲固定的專用程序（2） 利用ROM可實(shí)現(xiàn)查表或碼制變換等功能 查表功能 查某個(gè)角度的三角函數(shù) 把變量值（角度）作為地址碼，其對應(yīng)的函數(shù)值作為存放在該地址內(nèi)的數(shù)據(jù)，這稱為 “造表”。使用時(shí)，根據(jù)輸入的地址(角度)，就可在輸出端得到所需的函數(shù)值，這就稱為“查表”。 碼制變換 把欲變換的編碼作為地址，把最終的目的編碼作為相應(yīng)存儲單

6、元中的內(nèi)容即可。7.1.6 ROM的應(yīng)用舉例CI3 I2 I1 I0二進(jìn)制碼O3O2O1O0格雷碼CI3 I2 I1 I0格雷碼O3O2O1O0二進(jìn)制碼00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10 1 0

7、010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路 C(A4)I3 I2 I1 I0(A3A2A

8、1A0)二進(jìn)制碼O3O2O1O0(D3D2D1D0)格雷碼C(A4)I3 I2 I1 I0(A3A2A1A0) 格雷碼O3O2O1O0(D3D2D1D0)二進(jìn)制碼00 0 0 00 0 0 010 0 0 00 0 0 000 0 0 10 0 0 110 0 0 10 0 0 100 0 1 00 0 1 110 0 1 00 0 1 100 0 1 10 0 1 010 0 1 10 0 1 000 1 0 00 1 1 010 1 0 00 1 1 100 1 0 10 1 1 110 1 0 10 1 1 000 1 1 00 1 0 110 1 1 00 1 0 000 1 1 10

9、 1 0 010 1 1 10 1 0 101 0 0 01 1 0 011 0 0 01 1 1 101 0 0 11 1 0 111 0 0 11 1 1 001 0 1 01 1 1 111 0 1 01 1 0 001 0 1 11 1 1 011 0 1 11 1 0 101 1 0 01 0 1 011 1 0 01 0 0 001 1 0 11 0 1 111 1 0 11 0 0 101 1 1 01 0 0 111 1 1 01 0 1 101 1 1 11 0 0 011 1 1 11 0 1 0C=A4I3 I2 I1 I0=A3A2A1A0O3O2O1O0=D3D2D1

10、D0用ROM實(shí)現(xiàn)二進(jìn)制碼與格雷碼相互轉(zhuǎn)換的電路 7.2 隨機(jī)存取存儲器（RAM）7.2.1 靜態(tài)隨機(jī)存取存儲器(SRAM)1 SRAM 的本結(jié)構(gòu)CE OE WE =100高阻CE OE WE =00X輸入CE OE WE =010輸出CE OE WE =011高阻SRAM 的工作模式 工作模式 CE WE OE I /O0 I /Om-1 保持(微功耗) 1 X X 高阻 讀 0 1 0 數(shù)據(jù)輸出 寫 0 0 X 數(shù)據(jù)輸入 輸出無效 0 1 1 高阻 RAM存儲單元 靜態(tài)SRAM(Static RAM)雙穩(wěn)態(tài)存儲單元電路列存儲單元公用的門控制管，與讀寫控制電路相接Yi 1時(shí)導(dǎo)通本單元門控制管:

11、控制觸發(fā)器與位線的接通。Xi =1時(shí)導(dǎo)通來自列地址譯碼器的輸出來自列地址譯碼器的輸出 T 存儲單元寫操作:X=1 =0T導(dǎo)通，電容器C與位線B連通 輸入緩沖器被選通，數(shù)據(jù)DI經(jīng)緩沖器和位線寫入存儲單元 如果DI為1，則向電容器充電，C存1;反之電容器放電,C存0 。 - 刷新R行選線X讀/寫輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B7.2.3 動態(tài)隨機(jī)存取存儲器讀操作:X=1 =1T導(dǎo)通，電容器C與位線B連通 輸出緩沖器/靈敏放大器被選通，C中存儲的數(shù)據(jù)通過位線和緩沖器輸出 T / 刷新R行選線X輸出緩沖器/靈敏放大器刷新緩沖器輸入緩沖器位線B每次讀出后，必須及時(shí)對讀出單元刷新，即此時(shí)刷

12、新控制R也為高電平，則讀出的數(shù)據(jù)又經(jīng)刷新緩沖器和位線對電容器C進(jìn)行刷新。7.2.4 存儲器容量的擴(kuò)展 位擴(kuò)展可以利用芯片的并聯(lián)方式實(shí)現(xiàn)。CEA11A0WED0 D1 D2 D3WECEA0A114K4位I/O0 I/O1 I/O2 I/O3D12 D13 D14 D15CEA0A114K4位I/O0 I/O1 I/O2 I/O3WE1. 字長（位數(shù)）的擴(kuò)展-用4K4位的芯片組成4K16位的存儲系統(tǒng)。2. 字?jǐn)?shù)的擴(kuò)展用用8K8位的芯片組成32K8位的存儲系統(tǒng)。RAM1D0D7A0A12CE1芯片數(shù)=4RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1RAM1D0D7A0A12CE1

13、系統(tǒng)地址線數(shù)=15系統(tǒng):A0 A12 A13 A14?2000H2001H2002H3FFFH 4000H400H4002H5FFFH 6000H6001H6002H7FFFH 0000H0001H0002H1FFFH芯片:A0 A12 32K8位存儲器系統(tǒng)的地址分配表各RAM芯片譯碼器有效輸出端擴(kuò)展的地址輸入端A14 A138K8位RAM芯片地址輸入端A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0對應(yīng)的十六進(jìn)制地址碼0 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0

14、 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 10000H0001H0002H1FFFH0 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 12000H2001H2002H3FFFH 1 00 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 14000H400H4002H5FFF

15、H Y0Y1Y2Y31 10 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 0 0 0 1 01 1 1 1 1 1 1 1 1 1 1 1 16000H6001H6002H7FFFH 字?jǐn)?shù)的擴(kuò)展可以利用外加譯碼器控制存儲器芯片的片選輸入端來實(shí)現(xiàn)。 例：試用PROM實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。轉(zhuǎn)換真值表與陣列或陣列A2A1A0A3D2D1D0D37.3 復(fù)雜可編程邏輯器件(CPLD)與PAL、GAL相比，CPLD的集成度更高，有更多的輸入端、乘積項(xiàng)和更多的宏單元；每個(gè)塊之間可以使用可編程內(nèi)部連線(或者稱為可編程的開關(guān)矩陣)實(shí)現(xiàn)相互連接。CPLD器件內(nèi)部含有多個(gè)邏輯塊，每個(gè)邏輯塊都相當(dāng)于一個(gè)GAL器件;與陣列或陣列A3A2A1A0D3D2D1D0例：試用PLA實(shí)現(xiàn)4位二進(jìn)制碼到Gray碼的轉(zhuǎn)換。解：利用卡諾圖化簡得最簡與或式：1 1 1 0 0 0 0 1 01 0 0例：試用PLA和JK觸發(fā)器實(shí)現(xiàn)2位二進(jìn)制可逆計(jì)數(shù)器。當(dāng)X=0時(shí)，進(jìn)行加法計(jì)數(shù)；X=1時(shí)，進(jìn)行減法計(jì)數(shù)。 解：X為控制信號，Y為進(jìn)位（借位）輸出信號。X/YQ2Q10011100/01/01/11/01/00/00/10/0010 0 0 0 0 1 0 1 00 1 1