并聯(lián)電抗對(duì)PA輸出功率和效率的影響

1、負(fù)載并聯(lián)電抗對(duì)PA輸出功率和效率的影響極其解決1.并聯(lián)電抗對(duì)PA輸出功率和效率的影響如圖，假設(shè)PA的漏極偏置電壓VDS_DC恒定，工作在B類，在輸出端提供了完美 的Harmonic Short。則若PA的負(fù)載為RL = Ropt，當(dāng)Id達(dá)到最大值Id(max)時(shí)，漏極電 壓Vds恰好也達(dá)到最大值Vds(max)，故此時(shí)PA的輸出功率達(dá)到最大值為Pout = Pmax， 同時(shí)漏極效率也達(dá)到最大值n =78.5%。若RL上并聯(lián)一電抗元件，對(duì)PA的輸出功率和漏極效率有何影響？基于常見(jiàn)PA的 特性，我們假設(shè)這里的并聯(lián)電抗為電容Cds，其阻抗為-j*Xcds。如下圖為當(dāng)Xcds = Ropt 時(shí)ZL在Z

2、0 = Ropt圓圖上的軌跡。由于并聯(lián)了 Xcds，ZL的軌跡由O點(diǎn)移動(dòng)了 P點(diǎn)?？梢?jiàn)，并聯(lián)Xcds后，ZL的幅值變小了，因此當(dāng)Id = Id(max)時(shí)，|Vds| = |Id| * |ZL|不 能達(dá)到最大值Vds(max)，因此這是一個(gè)電流受限系統(tǒng)。由于Vds Vds(max)，故有輸出功 率 Pout = Vds*Vds/Ropt 變小，即 Pout Pmax。同時(shí) VDS_DC 不變，Id=Id(max)也不變， 故直流功耗PDC = VDS_DC * Id也不變，因此Pout變小的同時(shí)，n = Pout/PDC也變小 了，即 n Ropt 時(shí)，應(yīng)增大 RL 使得 RL Roptb)

3、Xcds = Ropt 時(shí)，RL 應(yīng)保持 RL = Ropt 不變c) Xcds Ropt 時(shí)，應(yīng)減小 RL 使得 RL 90%，必須要保持Xcds 3Ropt，這對(duì)大多數(shù)PA管都是不現(xiàn)實(shí)的。 下面我們列出了幾種典型功放管的Ropt和Xcds，供參考型號(hào)工藝RoptOhmCds pFXcds/Ropt (MHz)470860150020003000Cree40010GaN HEMT24.421.310.675.833.342.511.67MRF3450LDMOS2.2554.52.761.510.870.650.43BLF888ALDMOS1.69742.711.480.890.640.42B

4、LF881LDMOS7.2333.51.40.760.440.330.22MRF3090LDMOS11.2565.40.460.250.140.110.07由上表可見(jiàn)，對(duì)于大多數(shù)LDMOS，如果只是采用鴕鳥(niǎo)法，不對(duì)Cds進(jìn)行處理的話， 后果是很?chē)?yán)重的，尤其是在頻率高端更是如此。至于對(duì)GaN工藝，則情況要好很多，這也 是為什么GaN可以作為寬帶器件的原因。雖然采用實(shí)部調(diào)整法補(bǔ)償一部分Cds的影響，但是效果是很有限的，因此我們必須想 辦法對(duì)Cds本身進(jìn)行補(bǔ)償，即增大Xp本身。我們將可以看到，即使使用簡(jiǎn)單的并聯(lián)電感 補(bǔ)償，也可以極大的增大并聯(lián)電抗的值。0.20.40.60.81.01.21.4om1

5、.82.02.22.42.62.83.0可見(jiàn)，在中心頻率f0處使L與Cds諧振。則在0.85f0 - 1.18f0即38.9%相對(duì)帶寬范 圍內(nèi)有 Xp 3Xcds，在0.78f0 - 1.28f0即64.1% 相對(duì)帶寬范圍內(nèi)有 Xp 2Xcds,在 0.618f0 - 1.618f0 即 161.8% 相對(duì)帶寬范圍內(nèi)有 Xp Xcds。5.并聯(lián)諧振法的效果我們可以使用下面的電路對(duì)比不同Cds下并聯(lián)諧振法和鴕鳥(niǎo)法的帶寬:I ermTermlNum=1Z-1 OhmRR2R=1 OhtfiI ermTerm2Num =2/二1 Ohm碧 S-PARAMETERSS_ParamSP1Start=(1/2/pi)/1.4 HzStop=(1/2/pi)*1.4 HzStep=(0.001/2/pi) Hz可見(jiàn)，采用并聯(lián)諧振法后，在相當(dāng)大的帶寬里（至少是一個(gè)倍頻程），功率損耗因子k要 大大優(yōu)于鴕鳥(niǎo)法電路。我們同樣可以采用實(shí)部牽引法來(lái)進(jìn)一步改善并聯(lián)諧振法的帶寬。由于在f0處有Xcds 無(wú)窮大，此處Ropt即為最優(yōu)的RL，而在f0附近有Xcds Ropt，根據(jù)第二節(jié)的結(jié)論， 應(yīng)適當(dāng)?shù)脑龃驲L以優(yōu)化k。因此我們適當(dāng)?shù)脑龃驲L，可以以使得緊鄰f0的頻道內(nèi)k惡 化為代價(jià)，優(yōu)化離f0稍遠(yuǎn)處的k，并保持整個(gè)頻率范圍內(nèi)的k平坦，如下圖：J(L-, CMX(UE-NJQWMCmo3X(je