電子技術(shù) 門電路與邏輯代數(shù)

1、 第7章 門電路與邏輯代數(shù)7.1 數(shù)字電路概述7.2 分立元件門電路7.3 集成門電路7.4 邏輯代數(shù)模擬信號(hào)：在時(shí)間上和數(shù)值上連續(xù)的信號(hào)。數(shù)字信號(hào)：在時(shí)間上和數(shù)值上不連續(xù)的（即離散的）信號(hào)。uu模擬信號(hào)波形數(shù)字信號(hào)波形tt對(duì)模擬信號(hào)進(jìn)行傳輸、處理的電子線路稱為模擬電路。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子線路稱為數(shù)字電路。7.1.1 數(shù)字信號(hào)與數(shù)字電路7.1 數(shù)字電路概述數(shù)字電路的特點(diǎn)數(shù)字信號(hào)是一種二值信號(hào)，用兩個(gè)電平（高電平和低電平）分別來(lái)表示兩個(gè)邏輯值（邏輯1和邏輯0） 有兩種邏輯體制：正邏輯體制規(guī)定：高電平為邏輯1，低電平為邏輯0。負(fù)邏輯體制規(guī)定：低電平為邏輯1，高電平為邏輯0。 在數(shù)字電路

2、中，三極管工作在開(kāi)關(guān)狀態(tài)下，即工作在飽和狀態(tài)或截止?fàn)顟B(tài)。 數(shù)字信號(hào)的1、0兩種狀態(tài)，可以利用二極管的單相導(dǎo)電性獲得，也可以利用晶體管的截止和飽和導(dǎo)通獲得。數(shù)字電路的特點(diǎn)7.1.2 數(shù)制及其轉(zhuǎn)換1、數(shù)制數(shù)制是進(jìn)位計(jì)數(shù)制度的簡(jiǎn)稱。日常生活中采用十進(jìn)制，有10個(gè)數(shù)碼：09，進(jìn)位規(guī)則是“逢十進(jìn)一”。數(shù)字電路一般采用二進(jìn)制，有時(shí)也采用8進(jìn)制和16進(jìn)制。對(duì)于任何一個(gè)數(shù)，可以用不同的數(shù)制來(lái)表示。（1）進(jìn)位制：表示數(shù)時(shí)，僅用一位數(shù)碼往往不夠用，必須用進(jìn)位計(jì)數(shù)的方法組成多位數(shù)碼。多位數(shù)碼每一位的構(gòu)成以及從低位到高位的進(jìn)位規(guī)則稱為進(jìn)位計(jì)數(shù)制，簡(jiǎn)稱進(jìn)位制。（2）基 數(shù)：一種數(shù)制具有的數(shù)碼個(gè)數(shù)。（3） 位權(quán)（位的權(quán)數(shù)

3、）：在某一進(jìn)位制的數(shù)中，每一位的大小都對(duì)應(yīng)著該位上的數(shù)碼乘上一個(gè)固定的數(shù)，這個(gè)固定的數(shù)就是這一位的權(quán)數(shù)。權(quán)數(shù)是一個(gè)冪。數(shù)碼為：09；基數(shù)是10。運(yùn)算規(guī)律：逢十進(jìn)一，即：9110。十進(jìn)制數(shù)的權(quán)展開(kāi)式：103、102、101、100稱為十進(jìn)制的權(quán)。各數(shù)位的權(quán)是10的冪。同樣的數(shù)碼在不同的數(shù)位上代表的數(shù)值不同。任意一個(gè)十進(jìn)制數(shù)都可以表示為各個(gè)數(shù)位上的數(shù)碼與其對(duì)應(yīng)的權(quán)的乘積之和，稱權(quán)展開(kāi)式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 102十進(jìn)制數(shù)碼為：0、1；基數(shù)是2。運(yùn)算規(guī)律：逢二進(jìn)一，即：1110。二進(jìn)制數(shù)的權(quán)展開(kāi)式：如

4、：(101.01)2 122 0211200211 22 (5.25)10加法規(guī)則：0+0=0，0+1=1，1+0=1，1+1=10乘法規(guī)則：0 0=0，0 1=0 ，1 0=0，1 1=1運(yùn)算規(guī)則各數(shù)位的權(quán)是的冪二進(jìn)制數(shù)只有0和1兩個(gè)數(shù)碼，它的每一位都可以用電子元件來(lái)實(shí)現(xiàn)，且運(yùn)算規(guī)則簡(jiǎn)單，相應(yīng)的運(yùn)算電路也容易實(shí)現(xiàn)。二進(jìn)制十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制采用除2取余法，先得到的余數(shù)為低位，后得到的余數(shù)為高位。所以：(44)10(101100)2十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)數(shù)碼為：09、AF；基數(shù)是16。運(yùn)算規(guī)律：逢十六進(jìn)一，即：F110。十六進(jìn)制數(shù)的權(quán)展開(kāi)式：如：(D8.A)2 13161 816010 16

5、1(216.625)10各數(shù)位的權(quán)是16的冪2、數(shù)制轉(zhuǎn)換二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 二進(jìn)制數(shù)與十六進(jìn)制數(shù)的相互轉(zhuǎn)換，按照每4位二進(jìn)制數(shù)對(duì)應(yīng)于一位十六進(jìn)制數(shù)進(jìn)行轉(zhuǎn)換。十六進(jìn)制 用一定位數(shù)的二進(jìn)制數(shù)來(lái)表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息稱為編碼。 用以表示十進(jìn)制數(shù)碼、字母、符號(hào)等信息的一定位數(shù)的二進(jìn)制數(shù)稱為代碼。 數(shù)字系統(tǒng)只能識(shí)別0和1，怎樣才能表示更多的數(shù)碼、符號(hào)、字母呢？用編碼可以解決此問(wèn)題。7.1.3 編碼 二-十進(jìn)制代碼：用4位二進(jìn)制

6、數(shù)b3b2b1b0來(lái)表示十進(jìn)制數(shù)中的 0 9 十個(gè)數(shù)碼。簡(jiǎn)稱BCD碼。 2421碼的權(quán)值依次為2、4、2、1；余3碼由8421碼加0011得到；格雷碼是一種循環(huán)碼，其特點(diǎn)是任何相鄰的兩個(gè)碼字，僅有一位代碼不同，其它位相同。 用四位自然二進(jìn)制碼中的前十個(gè)碼（00001001）來(lái)表示十進(jìn)制數(shù)碼，因各位的權(quán)值依次為8、4、2、1，故稱8421碼。7.2 分立元件門電路在數(shù)字電路中，我們要研究的是電路的輸入輸出之間的邏輯關(guān)系。邏輯門電路：用以實(shí)現(xiàn)基本和常用邏輯運(yùn)算的電子電路。簡(jiǎn)稱門電路。最基本的門電路：與門、或門、非門（反相器）、與非門、或非門、與或非門和異或門等。輸入輸出信號(hào)：用高、低電平來(lái)表示。本

7、書采用正邏輯用1代表高電平、 0代表低電平。7.2.1 與邏輯和與門電路當(dāng)決定某事件的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生，這種因果關(guān)系叫做與邏輯。實(shí)現(xiàn)與邏輯關(guān)系的電路稱為與門。EFAB邏輯符號(hào)邏輯真值表：列出電路輸入輸出各種可能的邏輯狀態(tài)。F=AB邏輯式：用“”表示邏輯與。F=AB與門的邏輯功能可概括為：輸入有0，輸出為0；輸入全1，輸出為1。F=AB邏輯與（邏輯乘）的運(yùn)算規(guī)則為：與門的輸入端可以有多個(gè)。下圖為一個(gè)三輸入與門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。7.2.2 或邏輯和或門電路邏輯符號(hào)AEFB在決定某事件的條件中，只要任一條件具備，事件就會(huì)發(fā)生，這種因果關(guān)系叫做或邏輯。實(shí)現(xiàn)或

8、邏輯關(guān)系的電路稱為或門。邏輯式：用“+”表示邏輯或。F=A + BF=A+B或門的邏輯功能可概括為：輸入有1，輸出為1；輸入全0，輸出為0。F=A+B邏輯或（邏輯加）的運(yùn)算規(guī)則為：或門的輸入端也可以有多個(gè)。下圖為一個(gè)三輸入或門電路的輸入信號(hào)A、B、C和輸出信號(hào)F的波形圖。F = A邏輯符號(hào)1AFFEA+-R7.2.3 非邏輯和非門電路決定某事件的條件只有一個(gè)，當(dāng)條件具備時(shí)結(jié)果不發(fā)生，而條件不具備時(shí)結(jié)果發(fā)生，這種因果關(guān)系叫做非邏輯。實(shí)現(xiàn)非邏輯關(guān)系的電路稱為非門，也稱反相器。三極管的開(kāi)關(guān)特性 在數(shù)字電路中，三極管作為開(kāi)關(guān)元件，主要工作在飽和和截止兩種開(kāi)關(guān)狀態(tài)，放大區(qū)只是極短暫的過(guò)渡狀態(tài)。 三極管的

9、三種工作狀態(tài) （a）電路 （b）輸出特性曲線1、截止?fàn)顟B(tài) 條件：發(fā)射結(jié)正偏，集電結(jié)正偏。uI = UIL ，iC0， RC上沒(méi)有壓降，uo為高電平UoH且UoH V CC。2、飽和狀態(tài)條件：發(fā)射結(jié)正偏，集電結(jié)正偏。特點(diǎn)：UBE=0.7V，UCES0.3V（硅）。uI = UIH ，RC壓降接近V CC ，uo為低電平UoL且UoL 0。輸入uA=0V時(shí)，三極管截止，輸出uF = UCC =3V ；輸入uA=3V時(shí)，三極管飽和導(dǎo)通，輸出uF = UCES = 0V 。邏輯非（邏輯反）的運(yùn)算規(guī)則為：將與門、或門、非門組合起來(lái)，可以構(gòu)成多種復(fù)合門電路。由與門和非門構(gòu)成與非門。（1）與非門與非門的邏輯

10、功能可概括為：輸入有0，輸出為1；輸入全1，輸出為0。7.2.4 復(fù)合門電路由或門和非門構(gòu)成或非門。（2）或非門或非門的邏輯功能可概括為：輸入有1，輸出為0；輸入全0，輸出為1。由與門、或門和非門構(gòu)成與或非門。（3）與或非門7.3 集成門電路 上面介紹的門電路是由二極管、三極管、電阻等分立元件組成，稱為分立元件門電路。本節(jié)介紹集成門電路，與分立元件門電路相比，集成門電路具有體積小、功耗低、 可靠性高、價(jià)格低廉和便于微型化等優(yōu)點(diǎn)，現(xiàn)實(shí)應(yīng)用中，都是使用集成門電路。其中 “與非”應(yīng)用最普遍。電路組成E2E1B1等效電路C1 V5F R3R5AB R4R2R1 V3 V4V2+5V V1輸入級(jí)中間級(jí)輸

11、出級(jí)多發(fā)射極三極管7.3.1 TTL門電路1. TTL與非門(Transistor-Transistor Logic)BAB1等效電路B2 V5F R3R5A BR4R2R1 V3 V4V2+5V V1工作原理1VV2、V5截止(1) 輸入端有任一低電平“0”(0.3V)輸入有低“0”輸出為高“1” 流過(guò) E結(jié)的電流為正向電流5VUF 5-0.7-0.7 =3.6V(0.3V)“1”“0”(3.6V) V4BAB1等效電路B2 V5F R3R5AB R4R2R1 V3V2+5V V1(2) 輸入全為高電平“1”(3.6V)時(shí)4.3VV2、V5飽和導(dǎo)通鉗位2.1VE結(jié)反偏截止“0”(0.3V)輸

12、入全高“1”,輸出為低“0”1V V4(3.6V)“1”“1”(3.6V)0.7V0.7V有“0”出“1”全“1”出“0”“與非”邏輯關(guān)系與非門邏輯狀態(tài)表邏輯表達(dá)式： F=A BF&AB“與非”門74LS00管腳排列示意圖&1211109814133456712&UCC4B4A4Y3B3A3Y1B1A1Y2B2A2YGND74LS00“0”控制端VD V5F R3R5AR4R2R1 V3 V4V2+5V V1導(dǎo)通1V1V當(dāng)控制端為低電平“0”時(shí)，輸出 F處于開(kāi)路狀態(tài)，也稱為高阻狀態(tài)。E2. TTL三態(tài)門E為控制端，或稱使能端（Enable）當(dāng)控制端為高電平“1”時(shí)，實(shí)現(xiàn)正常的“非”邏輯關(guān)系F=

13、 A“1”控制端 DVD截止 V5F R3R5AR4R2R1 V3 V4V2+5V V1E電路的輸出有三種狀態(tài)：高電平、低電平、高阻態(tài)。1FA邏輯符號(hào)E E A F0 高阻 1 0 1 1 1 0 表示任意態(tài)三態(tài)“非”門真值表輸入輸出控制用“”表示輸出為三態(tài)。三態(tài)門應(yīng)用：可實(shí)現(xiàn)用一條總線分時(shí)傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)?！?”“0”“0”如圖所示：總線1A1E11A2E21A3E3 A1將門電路按照一定的規(guī)律連接起來(lái)，可以組成具有各種邏輯功能的邏輯電路。分析和設(shè)計(jì)邏輯電路的數(shù)學(xué)工具是邏輯代數(shù)（又叫布爾代數(shù)或開(kāi)關(guān)代數(shù)）。邏輯代數(shù)具有3種基本運(yùn)算：與運(yùn)算（邏輯乘）、或運(yùn)算（邏輯加）和非運(yùn)算（邏輯非

14、）。7.4 邏輯代數(shù)7.4.1 邏輯代數(shù)的公式和定理（1）基本運(yùn)算分別令A(yù)=0及A=1代入這些公式，即可證明它們的正確性。（2）基本定理(A+B)(A+C)=AA+AB+AC+BC分配率A(B+C)=AB+AC=A+AB+AC+BCAA=A=A(1+B+C)+BC分配率A(B+C)=AB+AC=A+BCA+1=1證明分配率：A+BA=(A+B)(A+C)證明：分配率A+BC=(A+B)(A+C)A+A=1A1=1110011111100反演律列狀態(tài)表證明：AB00011011111001000000邏輯函數(shù)有5種表示形式：真值表、邏輯表達(dá)式、卡諾圖、邏輯圖和波形圖。只要知道其中一種表示形式，就

15、可轉(zhuǎn)換為其它幾種表示形式。7.4.2 邏輯函數(shù)的表示方法1、真值表真值表：是由變量的所有可能取值組合及其對(duì)應(yīng)的函數(shù)值所構(gòu)成的表格。真值表列寫方法：每一個(gè)變量均有0、1兩種取值，n個(gè)變量共有2n種不同的取值，將這2n種不同的取值按順序（一般按二進(jìn)制遞增規(guī)律）排列起來(lái)，同時(shí)在相應(yīng)位置上填入函數(shù)的值，便可得到邏輯函數(shù)的真值表。例如，要表示這樣一個(gè)函數(shù)關(guān)系： 當(dāng)3個(gè)變量A、B、C的取值中有偶數(shù)個(gè)1時(shí)，函數(shù)取值為1；否則，函數(shù)取值為0。此函數(shù)稱為判偶函數(shù)，可用真值表表示如下:(1)表達(dá)式列寫方法：取F=1的組合，輸入變量值為1的表示成原變量值、為0的表示成反變量，然后將各變量相乘；最后將各乘積項(xiàng)相加，即

16、得到函數(shù)的與或表達(dá)式。2、邏輯表達(dá)式邏輯表達(dá)式：是由邏輯變量和與、或、非3種運(yùn)算符連接起來(lái)所構(gòu)成的式子。 0 0 0 1 A B C F0 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 03個(gè)變量有8種取值，對(duì)應(yīng)8個(gè)乘積項(xiàng)：在n變量邏輯函數(shù)中，若m為包含n個(gè)因子的乘積項(xiàng)，而且這n個(gè)變量均以原變量或反變量的形式在m中出現(xiàn)一次，稱m為該組變量的最小項(xiàng)。(2) 由邏輯表達(dá)式列真值表的方法：把輸入變量各種組合的取值分別代入邏輯表達(dá)式中進(jìn)行運(yùn)算，求出相應(yīng)的邏輯函數(shù)值，即可列出真值表。如函數(shù)：同一邏輯函數(shù)可以采用不同邏輯表達(dá)式，邏輯狀態(tài)表是唯一的，由邏輯狀態(tài)表

17、寫成的最小項(xiàng)組成的邏輯式也是唯一的。3、邏輯圖邏輯圖：是由表示邏輯運(yùn)算的邏輯符號(hào)所構(gòu)成的圖形。4、波形圖波形圖：是由輸入變量的所有可能取值組合的高、低電平及其對(duì)應(yīng)的輸出函數(shù)值的高、低電平所構(gòu)成的圖形。 1 1 05、卡諾圖卡諾圖：將邏輯函數(shù)真值表中的各行排列成矩陣形式，在矩陣的各個(gè)小方格內(nèi)填入輸入變量各組取值所對(duì)應(yīng)的輸出函數(shù)值，這樣構(gòu)成的圖形就是卡諾圖。如函數(shù)：在變量A、B、C的取值分別為000、011、101、110所對(duì)應(yīng)的小方格內(nèi)填入1，其余小方格內(nèi)填入0（也可以空著不填），便得到該函數(shù)的卡諾圖。異或函數(shù)：4變量函數(shù)：例 某邏輯函數(shù)的真值表如表所示，試用其他4種方法表示該邏輯函數(shù)。解 邏輯

18、表達(dá)式：邏輯圖：波形圖：卡諾圖：7.4.3 邏輯函數(shù)的化簡(jiǎn)邏輯函數(shù)化簡(jiǎn)的意義：邏輯表達(dá)式越簡(jiǎn)單，實(shí)現(xiàn)它的電路越簡(jiǎn)單，電路工作越穩(wěn)定可靠。2、卡諾圖法利用卡諾圖化簡(jiǎn)邏輯函數(shù)可按以下步驟進(jìn)行：（1）將邏輯函數(shù)正確地用卡諾圖表示出來(lái)。（2）將取值為1的相鄰小方格圈成矩形或方形。相鄰小方格包括最上行與最下行同列兩端的兩個(gè)小方格，以及最左列與最右列同行兩端的兩個(gè)小方格。所圈取值為1的相鄰小方格的個(gè)數(shù)應(yīng)為2n（、1、2、3、），即1、2、4、8、，不允許3、6、10等。（4）將各個(gè)圈進(jìn)行合并。含2個(gè)小方格的圈可合并為一項(xiàng)，并消去1個(gè)變量；含4個(gè)小方格的圈可合并為一項(xiàng)，并消去2個(gè)變量；以此類推，含2n個(gè)小方

19、格的圈可合并為一項(xiàng)，并消去n個(gè)變量。若圈內(nèi)只含一個(gè)小方格，則不能化簡(jiǎn)。最后將合并的結(jié)果相加，即為所求的最簡(jiǎn)與或表達(dá)式。2、卡諾圖法（3）圈的個(gè)數(shù)應(yīng)最少，圈內(nèi)小方格個(gè)數(shù)應(yīng)盡可能多。每圈一個(gè)新的圈時(shí)，必須包含至少一個(gè)在已圈過(guò)的圈中沒(méi)有出現(xiàn)過(guò)的小方格，否則重復(fù)而得不到最簡(jiǎn)單的表達(dá)式。每一個(gè)取值為1的小方格可被圈多次，但不能漏掉任何一個(gè)小方格。例 將下示函數(shù)用卡諾圖表示并化簡(jiǎn)。（1）畫卡諾圖（2）畫圈合并（3）相加例 用卡諾圖化簡(jiǎn)函數(shù)：CAB例 用卡諾圖化簡(jiǎn)函數(shù)：ABA BC多余項(xiàng)本章小結(jié)（1）數(shù)字信號(hào)相對(duì)于時(shí)間的變化過(guò)程是跳變的，間斷性的。對(duì)數(shù)字信號(hào)進(jìn)行傳輸、處理的電子電路稱為數(shù)字電路。數(shù)字電路重點(diǎn)研究電路輸入和輸出之間的邏輯關(guān)系。（2）日常生活中使用十進(jìn)制，但計(jì)算機(jī)基本使用二進(jìn)制、有時(shí)也是用八進(jìn)制、十六進(jìn)制。 二進(jìn)制不僅可以表示數(shù)值，還可以表示符號(hào)或文字。BCD碼是用4位二進(jìn)制數(shù)碼代表1位十進(jìn)制數(shù)的編碼。最常用的BCD碼是8421碼。（3）門電路是利用半導(dǎo)體器件的開(kāi)關(guān)特性構(gòu)成的，是數(shù)字電路最基本的邏輯單元，與門、或門、非門是基本邏輯門，由3種基本邏輯門可以