fpga入門系列實(shí)驗(yàn)教程跑馬燈

1、FPGA 入門系列實(shí)驗(yàn)LED 跑馬燈1.實(shí)驗(yàn)任務(wù)讓實(shí)驗(yàn)板上的 8 個(gè) LED 實(shí)現(xiàn)跑馬燈的功能。通過這個(gè)實(shí)驗(yàn)，進(jìn)一步掌握采用計(jì)數(shù)與判斷的方式來實(shí)現(xiàn)分頻的 Verilog HDL 的編程方法以及移位運(yùn)算符的使用。2.實(shí)驗(yàn)環(huán)境硬件實(shí)驗(yàn)環(huán)境為實(shí)電子型號(hào) EP2C8Q208C8 增強(qiáng)版開發(fā)套件。Quartus II 8.1 開發(fā)。3.實(shí)驗(yàn)原理從LED0到LED7依次點(diǎn)亮，第二個(gè)燈點(diǎn)亮?xí)r第一個(gè)熄滅，每個(gè)燈交換的時(shí)間為0.5S；看上去的效果就象一個(gè)亮點(diǎn)從LED0 跑向LED7,然后重復(fù)此循環(huán)，故命名跑馬燈。初始狀態(tài)時(shí)，LED0亮，其余熄滅。每來一個(gè)時(shí)鐘脈沖CLK計(jì)數(shù)器就加1。每當(dāng)判斷出計(jì)數(shù)器中的數(shù)值達(dá)到2

2、5000000時(shí)，就會(huì)點(diǎn)亮LED1，同時(shí)LED0熄滅，并進(jìn)行移位。這樣，依次點(diǎn)亮所有的燈，就形成了跑馬燈。而當(dāng)LED7點(diǎn)亮?xí)r，需要一個(gè)操作使得恢復(fù)為初始狀態(tài)，即：LED0亮，其余熄滅。然后，再進(jìn)行一次跑馬燈，重復(fù)此循環(huán)。如果是右移位，就出現(xiàn)向右跑馬的現(xiàn)象；反之，向左跑馬。4. 實(shí)驗(yàn)程序module ledwalk(led,clk);inplk;output 7:0 led; reg7:0led_out; reg25:0buffer;always( beginedge clk)buffer=buffer+1b1; if(buffer=26d25000000) beginled_out=led_o

3、ut1; if(led_out=8b00000000) led_out=8b00000001;endendassign led=led_out; endmodule5. 實(shí)驗(yàn)步驟（1）建立新工程項(xiàng)目：打開 Quartus II，進(jìn)入集成開發(fā)環(huán)境，點(diǎn)擊 FileNew projectwizard 建立一個(gè)工程項(xiàng)目 ledwalk。（2）建立文本編輯文件：點(diǎn)擊 FileNew.在該項(xiàng)目下新建 Verilog HDL 源程序文件 ledwalk.v，輸入試驗(yàn)程序中的源程序代碼保存后選擇中的module ledwalk(sys_clk,led); input sys_clk;output 7:0 le

4、d;reg reg reg7:0 led;24:0 count;2:0 se;wire clk;always (edge sys_clk)count=count+1;assignclk=count24;always begin case(s 3b000:3b001:3b010:3b011:3b100:3b101:3b110:3b111:(edge clk)e)led=8b10000000; led=8b01000000; led=8b00100000; led=8b00010000; led=8b00001000; led=8b00000100; led=8b00000010; led=8b00000001;endcase s e=s endendmodulee+1;用 case 語句實(shí)現(xiàn)跑馬燈的方法應(yīng)該很容易理解吧!簡(jiǎn)單的介紹一下，先把系統(tǒng)時(shí)鐘進(jìn)行分頻，分頻后的時(shí)鐘 clk 作為 case 語句的觸發(fā)時(shí)鐘,每來一個(gè) clk 脈沖，計(jì)數(shù)器加 1，通過 case 語句的選擇實(shí)現(xiàn)跑