微機(jī)原理及接口技術(shù)第01章

1、微機(jī)原理及接口技術(shù)第01章第 2 章80X86CPU微機(jī)原理及接口技術(shù)第01章本章主要內(nèi)容：1、16位微處理器8086/8088CPU的內(nèi)部編程結(jié)構(gòu)2、內(nèi)部寄存器的功能3、CPU外部管腳的作用4、系統(tǒng)對(duì)存儲(chǔ)器的分段管理5、IBM PC/XT系統(tǒng)主機(jī)板的配置6、高檔的80X86和pentium系列微處理器的功能結(jié)構(gòu)、主要特點(diǎn)介紹。微機(jī)原理及接口技術(shù)第01章 8086 封裝在標(biāo)準(zhǔn)40條引腳雙列直插式管殼內(nèi)（DIP），內(nèi)含29000個(gè)晶體，有16位數(shù)據(jù)線和20條地址線。工作頻率：8086為5M HZ ， 8086-2為8M HZ ， 8086-1為10M HZ 8088CPU與8086異同：準(zhǔn)16位

2、微處理器，其內(nèi)部寄存器、內(nèi)部運(yùn)算器以及內(nèi)部操作都與8086基本相同，不同之處是外部的區(qū)別，8088外部數(shù)據(jù)總線為8位。推出8088原因：兼容已有的一整套intel外圍設(shè)備接口芯片。分析直接尋址的范圍，可訪問(wèn)的輸入/輸出接口地址范圍1M64K微機(jī)原理及接口技術(shù)第01章2.1.1 8088/8086CPU的內(nèi)部編程結(jié)構(gòu)重點(diǎn)：分為哪兩個(gè)部件？各部件的組成和功能如何？8088/8086CPU從功能上分： （1）總線接口部件（BIU）：功能， 負(fù)責(zé)CPU與存儲(chǔ)器、I/O端口傳送數(shù)據(jù)。即從內(nèi)存取指令，送指令隊(duì)列緩沖器。 （2）執(zhí)行部件（EU）：功能，負(fù)責(zé)指令的譯碼、執(zhí)行指令。 CPU執(zhí)行指令時(shí)，總線接口部

3、件要配合執(zhí)行部件從指定的內(nèi)存單元或外設(shè)端口中取數(shù)據(jù)，將數(shù)據(jù)傳送給執(zhí)行部件，或把執(zhí)行部件執(zhí)行的結(jié)果傳送給指定的內(nèi)存單元或外設(shè)端口中。微機(jī)原理及接口技術(shù)第01章2.1.1 8086/8088CPU的內(nèi)部編程結(jié)構(gòu)圖 2-1 8086的內(nèi)部編程結(jié)構(gòu)總線接口單元（BIU）執(zhí)行單元（EU）地址總線20位數(shù)據(jù)總線16位隊(duì)列總線8位微機(jī)原理及接口技術(shù)第01章2.1.1 8088/8086CPU的內(nèi)部編程結(jié)構(gòu)一. 總線接口部件BIU組成： （1）4個(gè)段地址寄存器 CS16位的代碼段寄存器 DS16位的數(shù)據(jù)段寄存器 ES16位的擴(kuò)展段寄存器 SS16位的堆棧段寄存器 （2）IP16位指令指針寄存器 （3） 20位

4、的物理地址加法器和總線控制電路 （4）6字節(jié)的指令隊(duì)列 緩沖器微機(jī)原理及接口技術(shù)第01章2.1.1 8088/8086CPU的內(nèi)部編程結(jié)構(gòu)一. 總線接口部件BIU組成： 1、指令隊(duì)列緩沖器：8086指令隊(duì)列為6字節(jié)，8088指令隊(duì)列4字節(jié)。8086/8088使用隊(duì)列裝置，采用流水線操作，8086預(yù)取6字節(jié)指令代碼。都在執(zhí)行指令的同時(shí)，從內(nèi)存取出下一個(gè)字節(jié)或幾個(gè)字節(jié)的指令代碼，放在指令隊(duì)列中，這樣CPU執(zhí)行完一條指令可以立即執(zhí)行下一條指令，這種重疊操作的特點(diǎn)，提高了總線的信息傳輸效率和整個(gè)系統(tǒng)的執(zhí)行速度?？偨Y(jié)：BIU與EU 兩個(gè)單元相互獨(dú)立，分別完成各自操作 兩個(gè)單元可以并行執(zhí)行，實(shí)現(xiàn)指令取指和

5、執(zhí)行的流水線操作微機(jī)原理及接口技術(shù)第01章組成： 2、8086地址加法器 和段寄存器段寄存器地址0 0 0 0D15 D4 D3 D2 D1 D0段地址左移4位加減器偏移地址物理地址圖2-2物理地址的產(chǎn)生過(guò)程高16位地址高16位地址IP16位偏移量+20位物理地址微機(jī)原理及接口技術(shù)第01章組成： 2、8086地址加法器 和段寄存器高16位地址高16位地址IP16位偏移量+20位物理地址假設(shè)代碼寄存器CS=EA00HIP=08800H求物理地址？EA00EA000880EA880+微機(jī)原理及接口技術(shù)第01章二. 執(zhí)行部件 EU 執(zhí)行部件不與系統(tǒng)直接相連，它的功能只是負(fù)責(zé)譯碼和執(zhí)行指令，發(fā)各樣的控

6、制信號(hào)。執(zhí)行的結(jié)果或執(zhí)行指令的所需要的數(shù)據(jù)，由EU向BIU發(fā)出請(qǐng)求，再由BIU對(duì)存儲(chǔ)器或外設(shè)存取。組成：（1）算術(shù)邏輯單元、（2）標(biāo)志寄存器、（3）通用寄存器組（4）暫存寄存器（5）EU控制電路：控制、定時(shí)與邏輯電路，接收從BIU指令隊(duì)列取來(lái)的指令，經(jīng)指令譯碼形成各種定時(shí)控制信號(hào)。 微機(jī)原理及接口技術(shù)第01章8088的內(nèi)部結(jié)構(gòu)1 2 3 4 內(nèi)部暫存器 IP ES SS DS CS輸入/輸出控制電路外部總線執(zhí)行部分控制電路ALU標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令隊(duì)列執(zhí)行部件 （EU)總線接口部件 （BIU)16位20位8位8

7、位返回微機(jī)原理及接口技術(shù)第01章2.1.2 8088/8086CPU的內(nèi)部寄存器微機(jī)原理及接口技術(shù)第01章FLAGS 16位標(biāo)志寄存器標(biāo)志寄存器：用來(lái)存放指令執(zhí)行過(guò)程的結(jié)果和特征，以便控制程序的走向。狀態(tài)標(biāo)志位：反映記錄算術(shù)或邏輯運(yùn)算的結(jié)果或特征，有6個(gè)位，計(jì)算機(jī)根據(jù)運(yùn)算的結(jié)果自動(dòng)把相應(yīng)的位置1或0?？刂茦?biāo)志位：用指令來(lái)設(shè)置，用來(lái)控制CPU的操作，由程序設(shè)置或清除。微機(jī)原理及接口技術(shù)第01章FLAGS 16位標(biāo)志寄存器1、最高位沒(méi)有產(chǎn)生進(jìn)位，CF=02、AF=13、PF=14、D6CF=15、OF= D6CF + CF=1這些位計(jì)算機(jī)自動(dòng)完成。例2.1設(shè)AL=0111 1110B， BL=00

8、10 1000B求 AL+BL=？ ADD AL，BL；AL AL+BL 0 1 1 1 1 1 1 0+0 0 1 0 1 0 0 0 1 0 1 0 0 1 1 0微機(jī)原理及接口技術(shù)第01章2.2 8086/8088 引腳信號(hào)與工作模式40條引腳線按功能可以分為5類：一、地址/數(shù)據(jù)總線二、地址/狀態(tài)線三、控制總線四、電源線 和地線GND2.2 .18086/8088 引腳信號(hào)括號(hào)為最大模式引腳名微機(jī)原理及接口技術(shù)第01章2.2 8086/8088 引腳信號(hào)與工作模式40條引腳線按功能可以分為5類：一、地址/數(shù)據(jù)總線二、地址/狀態(tài)線三、控制總線四、電源線 和地線GND2.2 .18086/8

9、088 引腳信號(hào)括號(hào)為最大模式引腳名微機(jī)原理及接口技術(shù)第01章一、地址/數(shù)據(jù)總線AD15AD0（Address Data Bus）8086：這是分時(shí)復(fù)用 的地址數(shù)據(jù)總線，傳送地址時(shí)，三態(tài)輸出；傳送數(shù)據(jù)時(shí)，雙向三態(tài)輸入/輸出。8088： AD7AD0：分時(shí)復(fù)用， AD8AD15，只用來(lái)輸出地址。優(yōu)點(diǎn)：分時(shí)復(fù)用的方法才能使40條引腳實(shí)現(xiàn)20位地址，16位數(shù)據(jù)及眾多控制信號(hào)和狀態(tài)信號(hào)的傳輸，節(jié)省了引腳。微機(jī)原理及接口技術(shù)第01章二、地址/狀態(tài)A19/s6A16/s3（Address/ Status）分時(shí)復(fù)用 的地址狀態(tài)總線，三態(tài)輸出；在總線周期T1狀態(tài)，做為地址總線的高4位；其它狀態(tài)，作為狀態(tài)信號(hào)：

10、S6恒等0，表示CPU當(dāng)前連在總線上；S5表示中斷允許標(biāo)志位的狀態(tài)，S5=0表示CPU可以響應(yīng)可屏蔽中斷的請(qǐng)求，S5=1，表示CPU禁止一切可屏蔽中斷。S4，S3的組合表明當(dāng)前正在使用的段寄存器。S4 S3 狀態(tài)0 0 正在使用ES擴(kuò)展段寄存器0 1 正在使用SS堆棧段寄存器1 0 正在使用CS或位采用任何段寄存器1 1 正在使用DS擴(kuò)展段寄存器微機(jī)原理及接口技術(shù)第01章三、控制總線（Control Bus）1、NMI：非屏蔽中斷引腳（輸入），不受IF影響，不能用軟件屏蔽，只要此信號(hào)出現(xiàn)，就在執(zhí)行完當(dāng)前的指令后，引起中斷。2、INTR：可屏蔽中斷請(qǐng)求信號(hào)引腳。（輸入，高電平有效），IF=1，C

11、PU響應(yīng)中斷，停止執(zhí)行的指令序列，轉(zhuǎn)向中斷服務(wù)子程序。3、RESET：系統(tǒng)復(fù)位信號(hào)引腳（輸入高電平有效）復(fù)位后內(nèi)部寄存器狀態(tài)DS、SS、ES、IP 、FLAGS都置0000H指令隊(duì)列：清除CS：FFFFH微機(jī)原理及接口技術(shù)第01章三、控制總線（Control Bus）4、 CLK：系統(tǒng)時(shí)鐘，輸入。通常與8284集成電路的時(shí)鐘發(fā)生器相連，為系統(tǒng)提供時(shí)鐘信號(hào)。5、 RD：讀控制信號(hào)三態(tài)輸出，低電平有效，表示CPU將要執(zhí)行一個(gè)存儲(chǔ)器或I/O端口的讀操作。6、READY：準(zhǔn)備好（輸入） READY高電平是表示存儲(chǔ)器、外部設(shè)備已準(zhǔn)備好，CPU可以傳送數(shù)據(jù)，當(dāng)為低電平時(shí)，CPU采集到后，進(jìn)入等待狀態(tài)。7、

12、 TEST：測(cè)試信號(hào)引腳（輸入），它用于多處理器系統(tǒng)，且只有在執(zhí)行WAIT指令是才使用，當(dāng)CPU執(zhí)行WAIT指令時(shí)，每隔5個(gè)時(shí)鐘周期對(duì)該線進(jìn)行測(cè)試。若為高電平，仍等待，若為低電平等待結(jié)束。微機(jī)原理及接口技術(shù)第01章三、控制總線（Control Bus）8、BHE/ S7：高8位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳（三態(tài) 輸出） BHE 在總線周期的T1狀態(tài)輸出，當(dāng)有信號(hào)時(shí)，表示總線高8位上數(shù)據(jù)有效；S7在T2-T4時(shí)輸出。9、 MN/MX：最大/最小模式控制引腳MN/MX為高電平時(shí)工作在最小模式，MN/MX為低電平時(shí)工作在最大模式四、VCC：電源引腳 GND：接地（2條）微機(jī)原理及接口技術(shù)第01章2.2

13、 8086/8088 引腳信號(hào)與工作模式2.2 .2 8086/8088 的工作模式8086/8088有兩種工作模式 最小工作模式：?jiǎn)翁幚頇C(jī)模式 最大工作模式：多處理機(jī)模式 兩種方式下系統(tǒng)配置不同微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式一、總線接口芯片： 地址鎖存器和總線驅(qū)動(dòng)器1、地址鎖存器：暫存寄存器，根據(jù)CPU控制信息的狀態(tài)將總線上的地址信息暫存起來(lái)。 8282（或74LS373）是帶有三態(tài)門的八位鎖存器。2個(gè)控制信號(hào)。 DO7DO6DO5DO4DO3DO2DO1DO0DI7DI6DI5DI4DI3DI2DI1DI0鎖存器STBOE8282為什么要地址鎖存器?

14、微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式 當(dāng)控制選通信號(hào)STB由高變低時(shí)，滿足建立時(shí)間要求的輸入數(shù)據(jù)被輸入到鎖存器中。 當(dāng)控制信號(hào)線OE為低電平時(shí)，三態(tài)門處于導(dǎo)通狀態(tài)，允許輸出，數(shù)據(jù)出現(xiàn)在輸出端上，當(dāng)OE端為高電平時(shí)，輸出三態(tài)門斷開(kāi)，輸出緩沖器處于高阻抗。DO7DO6DO5DO4DO3DO2DO1DO0DI7DI6DI5DI4DI3DI2DI1DI0鎖存器STBOE8282ALE微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式8286B0B1B2B3B4B5B6B7A0A1A2A3A4A5A6A7總線收發(fā)器OET2、雙向總線驅(qū)動(dòng)器（總線收發(fā)器

15、） 由于數(shù)據(jù)CPU與存儲(chǔ)器或I/O接口之間的傳送是雙向的，所以要求總線驅(qū)動(dòng)器是雙向的。8286是一種三態(tài)輸出的8位同相雙向總線驅(qū)動(dòng)器，用于數(shù)據(jù)的雙向傳送，緩沖、驅(qū)動(dòng)。輸入控制引腳T：方向控制器，T為高電平時(shí)A到B傳送數(shù)據(jù)，T為低電平時(shí)B到 A傳送數(shù)據(jù)。門控端OE：低電平有效， OE=1 A組B組處于高阻狀態(tài)DT/R微機(jī)原理及接口技術(shù)第01章二、最小模式當(dāng)8086的第33引腳MN/ MX 固定接到+5V時(shí)， 就處于最小工作模式。既單處理器系統(tǒng)方式，它適合較小規(guī)模的應(yīng)用。微機(jī)原理及接口技術(shù)第01章 地址鎖存信號(hào)ALE控制8282的STB，用8282鎖存器產(chǎn)生地址總線。8286產(chǎn)生緩沖的數(shù)據(jù)總線，8

16、086的DEN為低電平允許數(shù)據(jù)經(jīng)8286傳送， DT/R數(shù)據(jù)收發(fā)控制方向，接到8286的T引腳， DT/R=0時(shí)，CPU接收來(lái)自數(shù)據(jù)總線上的數(shù)據(jù)， DT/R=1時(shí)，CPU向數(shù)據(jù)總線發(fā)送數(shù)據(jù)，控制總線負(fù)載輕，不用驅(qū)動(dòng)，直接從CPU引腳引出。在最小工作模式下，CPU提供了所有的控制信號(hào)。系統(tǒng)總線類型分為：地址總線、數(shù)據(jù)總線、控制與狀態(tài)總線、中斷與DMA信號(hào)。微機(jī)原理及接口技術(shù)第01章最小方式：系統(tǒng)只有一個(gè)微處理器，產(chǎn)生全部控制信號(hào)。INTA：中斷響應(yīng)信號(hào)（輸出）ALE：地址鎖存允許信號(hào)（輸出DEN：數(shù)據(jù)允許信號(hào)DT/R：數(shù)據(jù)接收/發(fā)送（輸出）M/IO：存儲(chǔ)器/輸入輸出控制信號(hào)（輸出）WR：寫信號(hào)（

17、輸出）HOLD：總線保持請(qǐng)求信號(hào)（輸入HLDA：總線保持響應(yīng)信號(hào)（輸出）微機(jī)原理及接口技術(shù)第01章微機(jī)原理及接口技術(shù)第01章 當(dāng)8086的第33引腳MN/ MX 固定接到地時(shí)， 就處于最大工作模式。既多處理器系統(tǒng)方式。 最大模式與最小摸小模式的主要區(qū)別：最大模式外加8288總線控制器，最小模式控制總線直接從CPU引腳引出，最大模式下通過(guò)8288對(duì)CPU發(fā)出的控制信號(hào)進(jìn)行變換組合，以得到對(duì)存儲(chǔ)器和I/O端口的讀/寫信號(hào)和對(duì)鎖存器8282及數(shù)據(jù)收發(fā)器8286的控制信號(hào)，使總線控制功能更加完善。最大模式是多處理機(jī)模式，需要協(xié)調(diào)主處理器與協(xié)處理器的工作問(wèn)題，需要從硬件與軟件兩個(gè)方面解決。8288因此需

18、要加在最大模式系統(tǒng)中。三、最大模式微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式比較兩種工作模式可以知道：最小工作模式的控制信號(hào)直接從CPU中獲得。最大工作模式從S0 、S1、S2的組合中獲得，所以加一片8288總線控制器。微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式1、QS1和QS0 ：指令隊(duì)列狀態(tài)信號(hào)。輸出，兩個(gè)信號(hào)電平的不同組合，指明了8086/8088內(nèi)部指令隊(duì)列的狀態(tài)。QS1 QS0 0 0 無(wú)操作 0 1 從指令隊(duì)列的第一 個(gè)字節(jié)取走代碼 1 0 隊(duì)列為空 1 1 除第一字節(jié)外，還 取 走后 續(xù)字節(jié)中 的代碼微機(jī)原理及接口技術(shù)第01

19、章2、 S2、S1、S0：總線周期狀態(tài)信號(hào)，輸出。8288對(duì)此信號(hào)譯碼，產(chǎn)生內(nèi)存及I/O端口的讀/寫控制信號(hào)。微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式3、 LOCK（WR）總線封鎖信號(hào).當(dāng)其有效，其他主設(shè)備不能獲得總線控制權(quán)。4、RQ/GT1（HOLD），RQ/GT0（HALD）：總線請(qǐng)求/允許信號(hào)。允許8086/8088以外的兩個(gè)處理器向CPU發(fā)送使用總線的請(qǐng)求信號(hào)?？偩€請(qǐng)求與總線允許在同一條線上，方向相反。 RQ/GT0的優(yōu)先級(jí) 比RQ/GT1高微機(jī)原理及接口技術(shù)第01章2.2 .2 8086/8088 的工作模式5、INTA中斷響應(yīng)信號(hào)，輸出、低電平有效。

20、與最小模式下的INTA信號(hào)含義相同，即通知申請(qǐng)中斷的外設(shè)，中斷已被響應(yīng)，將“中斷類型碼”放在數(shù)據(jù)總線上由上可知，在最大模式下，對(duì)存儲(chǔ)器的讀寫和對(duì)IO端口的讀寫分別使用了獨(dú)立讀寫命令；而在最小模式下則是用MIO（或IOM）與RD或WR信號(hào)的組合來(lái)控制讀寫操作的。微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .1 指令周期與總線周期指令周期：從取指令到執(zhí)行完指令所需要的時(shí)間。不同指令的指令周期不同。指令周期由一個(gè)個(gè)基本操作構(gòu)成的?？偩€周期：CPU從存儲(chǔ)器或輸入輸出端口存取一個(gè)字節(jié)（或一個(gè)字）所需要的時(shí)間?？偩€操作：CPU為了與存儲(chǔ)器或外設(shè)端口交換數(shù)據(jù)，需要執(zhí)行一個(gè)周期

21、，這就是總線操作。按數(shù)據(jù)傳輸?shù)姆较?，總線操作可以分為總線讀操作與總線寫操作?？偩€讀操作：CPU將數(shù)據(jù)寫入存儲(chǔ)器或外設(shè)端口?？偩€寫操作： CPU從存儲(chǔ)器或外設(shè)端口讀數(shù)據(jù)。微機(jī)原理及接口技術(shù)第01章2.3 .1 指令周期與總線周期時(shí)鐘周期:一個(gè)最基本的總線周期由4個(gè)時(shí)鐘周期構(gòu)成，一個(gè)時(shí)鐘周期就是一個(gè)狀態(tài)時(shí)鐘周期是CPU的組基本的計(jì)量單位，由計(jì)算機(jī)的主頻決定。如：主頻f=5MHz，時(shí)鐘周期tc= 微機(jī)原理及接口技術(shù)第01章地址輸出數(shù)據(jù)輸入緩沖地址/數(shù)據(jù)總線地址輸出數(shù)據(jù)輸出地址/數(shù)據(jù)總線浮空讀周期寫周期2.3 .1 指令周期與總線周期典型的BIU總線周期波形圖 CPU向總線發(fā)出地址信息，以指示要尋址的

22、存儲(chǔ)器單元或外設(shè)端口的地址，CPU從總線撤消地址，低16位總線成高阻狀態(tài)，為傳輸數(shù)據(jù)做準(zhǔn)備，地址總線的最高四位用來(lái)輸出本周期的狀態(tài)信息，表示中斷允許狀態(tài)或當(dāng)前正在使用的段寄存器的名字。微機(jī)原理及接口技術(shù)第01章地址輸出數(shù)據(jù)輸入緩沖地址/數(shù)據(jù)總線地址輸出數(shù)據(jù)輸出地址/數(shù)據(jù)總線浮空讀周期寫周期2.3 .1 指令周期與總線周期典型的BIU總線周期波形圖 多路的低16位總線，出現(xiàn)CPU寫出或CPU從存儲(chǔ)器或I/O端口讀入的數(shù)據(jù)。若系統(tǒng)中選用的存儲(chǔ)器或外設(shè)的工作速度較慢，不能在T3狀態(tài)把數(shù)據(jù)送到數(shù)據(jù)總線上，就要用硬件電路來(lái)產(chǎn)生READY信號(hào)，在T3狀態(tài)啟動(dòng)前，向CPU發(fā)送一個(gè)數(shù)據(jù)未準(zhǔn)備好信號(hào)，則會(huì)在T3

23、后與T4前狀態(tài)之間插入等待狀態(tài)TW，以后在每一個(gè)TW的前沿，采樣READY信號(hào)，直到READY變?yōu)楦唠娖?，才?huì)在當(dāng)前TW結(jié)束后，進(jìn)入T4狀態(tài)。在TW狀態(tài)，8088的狀態(tài)信息和控制信號(hào)均維持不變。微機(jī)原理及接口技術(shù)第01章地址輸出數(shù)據(jù)輸入緩沖地址/數(shù)據(jù)總線地址輸出數(shù)據(jù)輸出地址/數(shù)據(jù)總線浮空讀周期寫周期2.3 .1 指令周期與總線周期典型的BIU總線周期波形圖 當(dāng)CPU和內(nèi)存或I/O接口之間傳輸數(shù)據(jù)，以及填充指令隊(duì)列時(shí)，CPU才執(zhí)行總線周期。如果在一個(gè)總線周期之后，不立即執(zhí)行下一個(gè)總線周期，那么系統(tǒng)總線就處于空閑狀態(tài)，此時(shí)執(zhí)行空閑周期。空閑周期包含多個(gè)時(shí)鐘周期。前個(gè)周期為寫，低16位繼續(xù)驅(qū)動(dòng)數(shù)據(jù)信

24、息前個(gè)周期為讀，低16位繼續(xù)高阻Ti微機(jī)原理及接口技術(shù)第01章2.3 .2 總線讀操作時(shí)序左圖為最小模式下CPU讀操作時(shí)序。T1 T2T3T4微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .2 總線讀操作時(shí)序其次 ，要給出所讀的存儲(chǔ)器 或 I/O端口的地址。8086有20根地址線，前面已經(jīng)指出 ，由于受封裝引線數(shù)目的限制，其中最高 4根地址線A19/S6A16/S3和最低 8根地址線AD7AD0是復(fù)用的。但在 T1狀態(tài)的開(kāi)始，對(duì)存儲(chǔ)器來(lái)說(shuō)，這20根地址線上出現(xiàn)的全是地址信息；對(duì)IO端口來(lái)說(shuō)器最大尋址范圍為0000FFFFH，故送往地址端口的是低16 為地址信息，最

25、高4位地址線A19A16全為低電平。在 T1狀態(tài)CPU還必須在ALE引腳上輸出一個(gè)正脈沖，將 20為地址信息中最高4位和最低8為鎖存到地址鎖存器8282中。這樣才能才能保證在 總線周期T1以后的 T狀態(tài)將這些復(fù)用線上傳送狀態(tài)信息和數(shù)據(jù)時(shí)不至于造成地址信息的破壞。若系統(tǒng)中皆有數(shù)據(jù)收發(fā)器8286時(shí)，要用到信號(hào)DTR來(lái)控制數(shù)據(jù)傳輸方向，用信號(hào)DEN來(lái)空數(shù)據(jù)的選通。為此，在T1狀態(tài)DT/R應(yīng)輸出低電平，即表示為讀周期。微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .2 總線讀操作時(shí)序在T1狀態(tài)，CPU首先要判斷 是從存儲(chǔ)器讀數(shù)據(jù)，還是從 IO端口讀取數(shù)據(jù) 。這可用控制信號(hào)

26、 M / IO指出，若是存儲(chǔ)器讀，則M / IO為高；若使從 I/O端口讀 ，則 M / IO為低 。有效電平一直保持整個(gè)總線周期（T4狀態(tài)）微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .2 總線讀操作時(shí)序 （2）在T2狀態(tài)，地址信號(hào)消失，AD15AD0轉(zhuǎn)為高阻，為下面讀出數(shù)據(jù)作準(zhǔn)備。 在T2狀態(tài)DEN變?yōu)榈碗娖?，從而在系統(tǒng)中接有數(shù)據(jù)收發(fā)器8286的系統(tǒng)中，允許數(shù)據(jù)傳輸。 讀信號(hào)RD在T2狀態(tài)變?yōu)橛行?，允許將被地址信息選中的存儲(chǔ)器單元或I/O端口中的數(shù)據(jù)讀出。在T3狀態(tài)，被選中的存儲(chǔ)單元或IO端口把數(shù)據(jù)送到數(shù)據(jù)總線，CPU通過(guò)AD15AD0來(lái)讀取。微機(jī)原理及接口

27、技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .2 總線讀操作時(shí)序在T3狀態(tài)，被選中的存儲(chǔ)單元或IO端口把數(shù)據(jù)送到數(shù)據(jù)總線，以備CPU來(lái)讀取。在T4狀態(tài)，在T4狀態(tài)的前沿，CPU采樣數(shù)據(jù)總線，獲得數(shù)據(jù)。若系統(tǒng)中選用的存儲(chǔ)器或外設(shè)的工作速度較慢，不能在T3狀態(tài)把數(shù)據(jù)送到數(shù)據(jù)總線上，就要用硬件電路來(lái)產(chǎn)生READY信號(hào)，則會(huì)在T3和T4狀態(tài)之間插入等待狀態(tài)TW，以后在每一個(gè)TW的前沿，采樣READY信號(hào)，是到READY變?yōu)楦唠娖?，才?huì)在當(dāng)前TW結(jié)束后，進(jìn)入T4狀態(tài)，圖表示式插入一個(gè)TW的讀周期時(shí)序。在TW狀態(tài)，8086的狀態(tài)信息和控制信號(hào)均維持不變。微機(jī)原理及接口技術(shù)第01章2.3

28、8086/8088 的總線操作時(shí)序2.3 .3 總線寫操作時(shí)序微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .3 總線寫操作時(shí)序 和讀周期時(shí)序一樣，最基本的寫周期已由4個(gè)T狀態(tài)組成，當(dāng)存儲(chǔ)器或外設(shè)端口的工作速度較慢時(shí)，以須在T3和T4狀態(tài)時(shí)間插入一個(gè)或幾個(gè)TW狀態(tài)。在T1狀態(tài)， M IO變?yōu)橛行?，以之處是?duì)存儲(chǔ)器還是對(duì)外設(shè)端口進(jìn)行寫操作。若寫入存儲(chǔ)器， M IO為高，若寫入IO端口， M IO為則為低。 如 該有效電平保持到T4。 與讀周期一樣，在T1狀態(tài)需提供存儲(chǔ)器和外設(shè)端口地址，并同樣要正脈沖ALE信號(hào)把地址信息鎖存到地址鎖存器8282中。當(dāng)系統(tǒng)中接有數(shù)據(jù)收發(fā)

29、器8286時(shí)，CPU在T1狀態(tài)時(shí)DTR為高電平，以表示執(zhí)行的是寫操作。 BHE高數(shù)據(jù)位有效電平，如微機(jī)原理及接口技術(shù)第01章2.3 8086/8088 的總線操作時(shí)序2.3 .3 總線寫操作時(shí)序 在T2狀態(tài)，地址信號(hào)發(fā)出后，CPU把要寫入存儲(chǔ)器或外接設(shè)備端口的數(shù)據(jù)，送到AD15AD0上，同時(shí)，CPU在高4位地址狀態(tài)復(fù)用線上送出狀態(tài)信息S6S3。寫信號(hào)WR在T2狀態(tài)變?yōu)橛行?，此信?hào)與讀存儲(chǔ)器中的RD信號(hào)一樣，一直維持信號(hào)不變。在T3狀態(tài)，CPU進(jìn)行提供S6S3狀態(tài)信息和數(shù)據(jù)，并維持有關(guān)控制信號(hào)不變。 在T4狀態(tài)CPU完成對(duì)指定的存儲(chǔ)器或外設(shè)端口的數(shù)據(jù)寫入，數(shù)據(jù)和地址都會(huì)被刪除。微機(jī)原理及接口技術(shù)

30、第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .1 存儲(chǔ)器的組織存儲(chǔ)器組織：20條地址總線，按字節(jié)編址，可尋址空間1MB，存儲(chǔ)單元地址為20位二進(jìn)制數(shù)，地址范圍00000FFFFFH。字節(jié)序列存放順序：低位字節(jié)低地址，高位字節(jié)高地址。任何兩個(gè)相鄰字節(jié)單元可以存放一個(gè)的16位數(shù)據(jù)，稱為一個(gè)字。規(guī)則字：字的地址是偶地址的字。不規(guī)則字：字的地址是奇地址的字。高位字節(jié)：低位字節(jié)：.MEA00000H00001HFFFFEHFFFFFH34H12H.FEH78H56H.MEA21000H21001H82000H82001H82002HMEA偶地址字奇地址字微機(jī)原理及接口技術(shù)第01章微機(jī)原

31、理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .1 存儲(chǔ)器的組織考慮8088的讀寫數(shù)據(jù)的情況：1、8位數(shù)據(jù)總線，因此以字節(jié)為單位訪問(wèn)內(nèi)存；2、一個(gè)總線周期讀取一個(gè)字節(jié)的指令代碼；3、對(duì)于8088把字操作數(shù)存放在偶數(shù)地址開(kāi)始的存儲(chǔ)單元，在運(yùn)行程序時(shí)，與操作數(shù)存放在奇地址開(kāi)始的存儲(chǔ)單元一樣；4、如果要移植程序到8086系統(tǒng)時(shí)，把操作數(shù)存放在偶數(shù)地址開(kāi)始的存儲(chǔ)單元，將會(huì)獲得最大的吞吐量，所以字操作數(shù)一般存放在偶數(shù)地址開(kāi)始的單元中。微機(jī)原理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .2 存儲(chǔ)器的分段管理 8086/8088是一個(gè)16位的結(jié)構(gòu)，

32、有關(guān)地址寄存器也是16位，因而地址運(yùn)算也是16位， 16位地址只能尋址64KB空間，而8086/8088有20條地址線，直接尋址能力為1M字節(jié)。采用分段管理辦法可形成超過(guò)16位的存儲(chǔ)器物理地址，擴(kuò)大對(duì)存儲(chǔ)器的尋址范圍 (1MB，20位地址)。 整個(gè)1M字節(jié)的內(nèi)存空間，以64K字節(jié)為單位，分成若干區(qū)域，每個(gè)區(qū)域?yàn)橐欢?，每一段都在連續(xù)的空間里，容量最大為64K字節(jié)。 8086/8088對(duì)每一段的起始地址有所限制，每一段的起始地址可被16整除，（即20位地址低4位為0000）。微機(jī)原理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理段分配方式圖4個(gè)邏輯段每個(gè)邏輯段存放不同性質(zhì)的數(shù)據(jù)：

33、代碼段：存放指令程序；堆棧段：存放特殊的數(shù)據(jù)，用專門的指令，按先進(jìn)后出的原則存取。數(shù)據(jù)段：存放當(dāng)前運(yùn)行程序中的通用數(shù)據(jù)擴(kuò)展段：輔助的數(shù)據(jù)區(qū)。20位的物理地址，高16位為段基址，4個(gè)邏輯的段的基址分別存放相應(yīng)的寄存器中，段基址一般有稱段地址。微機(jī)原理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .2 存儲(chǔ)器的分段管理邏輯地址，是程序設(shè)計(jì)中使用的地址，它由段基址和段內(nèi)偏移地址兩部分組成，段基址和段內(nèi)偏移地址都是無(wú)符號(hào)的16位二進(jìn)制數(shù)。偏移地址，是某個(gè)存儲(chǔ)單元距離該段的起始地址有偏移了多少，簡(jiǎn)稱偏移量，有稱有效地址EA。物理地址也叫實(shí)際地址或絕對(duì)地址，是CPU訪問(wèn)存儲(chǔ)器時(shí)實(shí)

34、際使用的地址，地址總線上傳送的就是這個(gè)地址。 物理地址應(yīng)由邏輯地址變換得到，即將16位段基址左移4位（相當(dāng)于在段基址的低4位補(bǔ)4個(gè)“0”），然后與16位段內(nèi)偏移地址相加而獲得20位物理地址，這相當(dāng)于完成以下地址計(jì)算：物理地址 段基址 16 段內(nèi)偏移地址每個(gè)存儲(chǔ)單元只有唯一的地址。微機(jī)原理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .2 存儲(chǔ)器的分段管理實(shí)例：假定數(shù)據(jù)段的起始地址為01500H，該段的一個(gè)存儲(chǔ)單云元的地址為01688H，求偏移量EA 與DS 的內(nèi)容則DS=0150HEA=016800H-01500H=0188H對(duì)于數(shù)據(jù)段IP=0188H微機(jī)原理及接口技

35、術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .2 存儲(chǔ)器的分段管理實(shí)例：假定DS=2000H，則段的起始地址為20000H，偏移量IP=0102H（20102H）=（2000：0120H）=3FH物理地址 邏輯地址 內(nèi)容20102H）=（2000：0120H）=183FH3FH18H20102H20103H字節(jié)地址字地址微機(jī)原理及接口技術(shù)第01章2.4 8086/8088 存儲(chǔ)器的組織與管理2.4 .2 存儲(chǔ)器的分段管理由上分析可以看出，同一地址可以看作字節(jié)地址，也可以看成字地址，看具體使用情況而定。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體

36、配置2.5 .1 8086/8088 的協(xié)處理器8086CPU作為一種高性能的16位處理器，其處理能力比8位的8088 CPU提高了10倍，其尋址能力、指令功能有了很大的增強(qiáng)。 8086/8088 由于自身功能有限以及擴(kuò)大應(yīng)用的需要，intel公司在8086的基礎(chǔ)上，對(duì)它進(jìn)行了橫向和縱向性能的提升，從而形成了完整的16位處理系列。配接的主要協(xié)處理器(橫向提升： )當(dāng)與數(shù)值數(shù)據(jù)處理器8087配接，CPU處理能力提高了20倍以上。當(dāng)與輸入/輸出協(xié)處理器8089配接，CPU處理能力提高了21倍。當(dāng)與操作系統(tǒng)固件80130配接，CPU處理能力提高了30倍。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC

37、 /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器一、數(shù)值數(shù)據(jù)處理器80878087數(shù)字?jǐn)?shù)據(jù)處理機(jī)(NDP)是專為提高8086/88微處理器的運(yùn)算能力而設(shè)計(jì)的，協(xié)同CPU一起工作所以又稱協(xié)處理器。8087（NDP）特點(diǎn)1、它不僅能實(shí)現(xiàn)多種數(shù)據(jù)類型的高精度運(yùn)算，還可以進(jìn)行一些超越函數(shù)的運(yùn)算。2、它有自己的寄存器和指令系統(tǒng)，相當(dāng)于擴(kuò)大了CPU的寄存器和指令系統(tǒng)，增加了新的可處理的數(shù)據(jù)類型，通過(guò)硬件提高了運(yùn)算速度。3、內(nèi)部結(jié)構(gòu)分為兩大部分控制單元CU和數(shù)值處理單元NEU，CU的功能是：取指令、讀/寫存儲(chǔ)器操作、執(zhí)行存儲(chǔ)器控制類指令。NEU的功能：執(zhí)行超越函數(shù)的運(yùn)算、算術(shù)運(yùn)算

38、、數(shù)據(jù)的傳送等指令。兩部分可獨(dú)立工作，但CU必須與CPU同步。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器4、8087內(nèi)部有8個(gè)80位字長(zhǎng)的數(shù)據(jù)寄存器，按照后進(jìn)先出的原則操作，構(gòu)成一個(gè)寄存器堆棧；還有4個(gè)專用寄存器。5、自己的指令系統(tǒng)，分6大類。7、不僅提供了高精度的加減、乘除運(yùn)算，還提供了求平方、絕對(duì)值、指數(shù)等指令。8、8087協(xié)處理器與8086CPU的硬件連線IBM/PC 或PC/XT系統(tǒng)板上已連好，板上留有插座，用戶只需要插上芯片，打開(kāi)開(kāi)關(guān)即可。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系

39、統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器一、輸入/輸出協(xié)處理器8089（IOP）I/O處理芯片INTEL 8089 隨著計(jì)算機(jī)系統(tǒng)的擴(kuò)大、外設(shè)的增多以及性能的提高，CPU對(duì)外設(shè)的管理服務(wù)任務(wù)不斷加重。為了提高整個(gè)系統(tǒng)的效率，CPU需要擺脫對(duì)IO設(shè)備的直接管理和頻繁的IO業(yè)務(wù)。于是專門用來(lái)處理輸入輸出的IO處理機(jī)（IOP）應(yīng)運(yùn)而生。如Intel 8089就是一種專門配合80868088使用的IO處理芯片。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器2. INTEL 8089 的特點(diǎn) 它有自己的指令系統(tǒng)。

40、有些指令專門為I/O操作而設(shè)計(jì)，可以完成外設(shè)監(jiān)控、數(shù)據(jù)拆卸裝配、碼制轉(zhuǎn)換、校驗(yàn)檢索、出錯(cuò)處理等任務(wù)。也就是說(shuō)，它可以獨(dú)立執(zhí)行自己的程序。 支持DMA傳送。8089內(nèi)有兩個(gè)DMA通道。對(duì)于配置了8089的CPU數(shù)據(jù)可以成塊的成批發(fā)送或接收。 3. IOP與CPU的關(guān)系在系統(tǒng)中，IOP與CPU的關(guān)系是：CPU在宏觀上指導(dǎo)IOP，IOP在微觀上負(fù)責(zé)輸入輸出及數(shù)據(jù)的有關(guān)處理；二者通過(guò)系統(tǒng)存儲(chǔ)器（公共信箱）來(lái)交換各種信息，包括命令、數(shù)據(jù)、狀態(tài)以及CPU要IOP執(zhí)行的程序的首地址。4. IOP與CPU的關(guān)系IOP和CPU基本上是并行工作的，但它們都要對(duì)系統(tǒng)存儲(chǔ)器進(jìn)行讀寫，因而其并行程序受到系統(tǒng)總線的限制。

41、微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器5、8089與8086/8088CPU協(xié)同工作時(shí)，有兩種基本結(jié)構(gòu)：本地方式：特點(diǎn)：共享系統(tǒng)總線與I/O總線，在不增加外設(shè)的情況下完成兩個(gè)DMA通道的功能。 8086/8088CPU為系統(tǒng)總線主控者，8089為從屬設(shè)備。遠(yuǎn)程方式：共享系統(tǒng)總線與I/O總線，但8089有自己的局部總線，當(dāng)CPU占用總線時(shí)，8089利用自己的總線，并行工作訪問(wèn)I/O設(shè)備和本地存儲(chǔ)器，且不允許CPU訪問(wèn)。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 80

42、86/8088 的協(xié)處理器三、操作系統(tǒng)固件 8013080130是以固件的形式為用戶提供一個(gè)定義完好的、并已調(diào)試完成的多任務(wù)操作系統(tǒng)原型，為8086/8088系統(tǒng)的實(shí)時(shí)多任務(wù)系統(tǒng)的實(shí)現(xiàn)提供了一個(gè)極為方便的硬件。當(dāng)80130與CPU配接后就構(gòu)成了一個(gè)完整的操作系統(tǒng)處理器（OSP） 80130指令：除包括80X86的標(biāo)準(zhǔn)指令還有35條操作系統(tǒng)原有指令其功能分為作業(yè)管理、中斷管理、存儲(chǔ)器管理、區(qū)域管理、及環(huán)境管理所有功能都是CPU與80130共同操作的結(jié)果。連接80130固件可以方便地實(shí)現(xiàn)了多通道和多任務(wù)的運(yùn)行。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .

43、1 8086/8088 的協(xié)處理器四、多處理器系統(tǒng)為了提高微型機(jī)系統(tǒng)的性能，除采用主處理器外，通常還 附加若干個(gè)有特定功能的處理器，組成一個(gè)多處理器系統(tǒng)。多處理器類型很多，應(yīng)要求設(shè)計(jì)不同而異。多處理器設(shè)計(jì)時(shí)考慮的共同性的問(wèn)題：（1）總線爭(zhēng)用問(wèn)題（2）相互之間的通信。最大方式所提供的的多處理器系統(tǒng)三種基本組態(tài)： 協(xié)處理器配置 緊耦合配置 松耦合配置。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器1、協(xié)處理器配置和緊耦合配置 在系統(tǒng)中CPU與協(xié)處理器共用存儲(chǔ)器和I/O子系統(tǒng)，而且還共用相同的時(shí)鐘發(fā)生器和邏輯控制電路。 CP

44、U是主處理器，其它附加處理器是從處理器?？偩€存取控制信號(hào)由CPU提供，總線請(qǐng)求信號(hào)來(lái)自附加處理器，協(xié)同處理器是非獨(dú)立的，所以在此系統(tǒng)中，只有一個(gè)8086/8088CPU，用于小型系統(tǒng)。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .1 8086/8088 的協(xié)處理器2、松耦合配置 用于中型到大型系統(tǒng)，它們可包含兩個(gè)或兩個(gè)以上的主處理器8086/8088，并且各個(gè)模塊均有自己的本機(jī)總線控制邏輯、時(shí)鐘記憶本機(jī)存儲(chǔ)器與I/O設(shè)備。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置RQ/GT1接8089的RQ/GT誰(shuí)使用總線誰(shuí)輸出高電

45、平，請(qǐng)求使用總線都是低電平。含有8087與8089的多處理器系統(tǒng)組態(tài)微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .2 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的基本配置1、微處理器及其支持芯片 （1）8088工作于最大模式，所以，系統(tǒng)的控制信號(hào)都是通過(guò)總線控制器8288送到總線上去的。另外，在需要提高系統(tǒng)計(jì)算速度時(shí)，可以插上協(xié)處理器Inter8087，使浮點(diǎn)運(yùn)算速度提高100倍。 （2）總線控制器8288根據(jù)CPU執(zhí)行指令時(shí)提供的狀態(tài)信號(hào)建立控制時(shí)序，以實(shí)現(xiàn)8088對(duì)內(nèi)存及外設(shè)的控制。 （3）時(shí)鐘信號(hào)發(fā)生器8284 （4）DMA控制器8237：直接存儲(chǔ)器存取

46、控制，有4個(gè)DMA通道，CH0動(dòng)態(tài)存儲(chǔ)器的刷新，CH1用戶使用，CH2軟盤與存儲(chǔ)器的DMA的傳送，CH3用于硬盤與存儲(chǔ)器的DMA傳送。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .2 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的基本配置 IBM PC /XT微型計(jì)算機(jī)的核心部件為Intel 8088 ，是準(zhǔn)16位處理器，它與8086在軟件上兼容，并且向上兼容，與超級(jí)16位的80286、32位的80386、與超級(jí)32位的80486和64位的80586都有很好的兼容性。 IBM PC /XT的硬件部分由主機(jī)和外設(shè)。主機(jī)采用大板結(jié)構(gòu)，該板稱為系統(tǒng)板。一、系統(tǒng)板的元件

47、按功能分為5大部分 微處理器及其支持芯片 RAM ROM I/O接口電路 I/O擴(kuò)展槽微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .2 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的基本配置1、微處理器及其支持芯片 （5）可編程定時(shí)/計(jì)數(shù)器 8253 ，3個(gè)16位定時(shí)/計(jì)數(shù)器 通道，全部為系統(tǒng)所用。 （6）可編程并行接口 8255：3個(gè)8位并行端口，端口A讀取鍵盤的掃描碼，端口B輸出系統(tǒng)的內(nèi)部控制信息，端口C用于讀取DIP系統(tǒng)配置開(kāi)關(guān)的狀態(tài)。 （7）可編程中斷控制器 8259：一片允許8 級(jí)中斷源輸入的中斷優(yōu)先勸管理電路。微機(jī)原理及接口技術(shù)第01章2.5 IBM

48、 PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .2 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的基本配置二、 IBM PC /XT的可擴(kuò)充性 IBM PC /XT的系統(tǒng)上的擴(kuò)展槽，除一些做為基本功能的擴(kuò)展之外，余下的可供用戶擴(kuò)展功能用， IBM PC /XT就可以作為計(jì)算機(jī)智能儀器，具有良好的擴(kuò)充性，這是IBM PC /XT得到廣泛應(yīng)用的另一中要基礎(chǔ)。微機(jī)原理及接口技術(shù)第01章2.5 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的具體配置2.5 .2 IBM PC /XT微型計(jì)算機(jī)系統(tǒng)的基本配置2、ROM：容量64KB，只用到40KB。固化了系統(tǒng)的BIOS 信息。3、RAM：64KB ，256KB，640KB4

49、、總線擴(kuò)展槽：IBM PC機(jī)主板有5個(gè)62芯擴(kuò)展插槽，PC/XT有8個(gè)62芯擴(kuò)展槽，插槽上有CPU產(chǎn)生的數(shù)據(jù)總線信號(hào)DB，地址總線AB，和控制總線信號(hào)CB，可接入4種直流電源，這些插槽開(kāi)擴(kuò)展系統(tǒng)的功能，插入各種適配卡。如多功能擴(kuò)展卡、磁盤控制器、串性口通信接口適配卡、 通信等。微機(jī)原理及接口技術(shù)第01章2.6 從80286到Pentium系列微處理器的發(fā)展過(guò)程2.6 .1 Intel 80286微處理器的基本結(jié)構(gòu)基本特征： （1）微處理器字長(zhǎng)16位； （2）16位數(shù)據(jù)線、24位地址線；（2 24=16M） （3）有兩種工作方式： 實(shí)地址方式的工作與8086基本相同，80286的目標(biāo)代碼與808

50、6軟件兼容。 保護(hù)方式是集實(shí)地址方式的能力、存儲(chǔ)管理、對(duì)虛擬存儲(chǔ)器的支持及對(duì)地址空間的保護(hù)為一體而建立起來(lái)的一種特殊工作方式，以便使80286支持 多用戶、多任務(wù)系統(tǒng)。 在保護(hù)方式下，可使系統(tǒng)獲得1024M字節(jié)的虛擬存儲(chǔ)空間，適應(yīng)多用戶、多任務(wù)的需要。微機(jī)原理及接口技術(shù)第01章2.6 從80286到Pentium系列微處理器的發(fā)展過(guò)程 80286微處理器有四個(gè)獨(dú)立的處理部件，它們分別為：執(zhí)行部件EU、總線部件BU、指令部件IU和地址部件AU。 整80286采用流水線作業(yè)方式，使各部件能同時(shí)并行地工作，提高了吞吐率，縮短了執(zhí)行指令的時(shí)間。微機(jī)原理及接口技術(shù)第01章2.6 從80286到Penti

51、um系列微處理器的發(fā)展過(guò)程2.6 .1 Intel 80286微處理器的基本結(jié)構(gòu) 二、80286的內(nèi)部寄存器 在80286微處理器中，通用寄存器、指令指針I(yè)P和段寄存器與8086/8088相同，四個(gè)段寄存器仍然為16位。 在虛地址保護(hù)模式先并不存放段基址。80286還多了幾個(gè)寄存器，如機(jī)器狀態(tài)字寄存器，任務(wù)寄存器及描述寄存器等，標(biāo)志寄存器也有變化。微機(jī)原理及接口技術(shù)第01章2.6 從80286到Pentium系列微處理器的發(fā)展過(guò)程2.6 .2 Intel 80386微處理器的基本結(jié)構(gòu)80386是一個(gè)多用戶的操作系統(tǒng)，每個(gè)用戶如同有一個(gè)完整的計(jì)算機(jī)。微機(jī)原理及接口技術(shù)第01章2.6 從80286

52、到Pentium系列微處理器的發(fā)展過(guò)程2.6 .2 Intel 80386微處理器的基本結(jié)構(gòu)（1）總線接口部件BIU 總線接口部件是微處理器與系統(tǒng)的高速接口，它控制著32位的數(shù)據(jù)總線和地址總線?？偩€接口部件被 設(shè)計(jì)成能接收多個(gè)內(nèi)部總線請(qǐng)求，并且能按優(yōu)先權(quán)加以選擇，這些動(dòng)作是與當(dāng)前的總線操作重迭進(jìn)行的。 （2）預(yù)取部件IPU 預(yù)取部件的職責(zé)是從存儲(chǔ)器預(yù)先取出指令。它有一個(gè)能容納16條指令的隊(duì)列。每當(dāng)預(yù)取代碼隊(duì)列中有一部分已經(jīng)變空，或者發(fā)生一次控制 轉(zhuǎn)移之后，預(yù)取部件就發(fā)出預(yù)取總線周期的請(qǐng)求信號(hào)。當(dāng)總線空閑周期到來(lái)時(shí)，就從存儲(chǔ)器預(yù)取代碼，并保 持代碼隊(duì)列總是滿的。 （3）指令譯碼部件IDU指令譯碼部件的職責(zé)是對(duì)指令進(jìn)行譯碼，并且做好執(zhí)行部件處理的準(zhǔn)備工作。該部件從預(yù)取部件的指令隊(duì) 列中取出指令字節(jié)，對(duì)它們進(jìn)行譯碼將翻譯好的代碼存入自身的已譯碼指令隊(duì)列中。微機(jī)原理及接口技術(shù)第01章2.6 從80286到Pentium系列微處理器的發(fā)展過(guò)程2.6 .2 Intel 80386微處理器的基本結(jié)構(gòu)（4）執(zhí)行部件EU 數(shù)據(jù)處理部件中有八個(gè)32位通用寄存器、算邏運(yùn)算器ALU、一個(gè)64位桶形移位器、一個(gè)乘除法器以及專用的控制邏輯，它執(zhí)行控制部件所選擇的數(shù)據(jù)操作。為了提高執(zhí)行部件的處理速度，80386把每條訪問(wèn)存儲(chǔ)器的執(zhí)行與前一條指令的執(zhí)行部分地重迭，并且還把微指令的取指令操