硬件關(guān)鍵工程師面試題集含答案很全

1、硬件工程師面試題集(DSP，嵌入式系統(tǒng)，電子線路，通訊，微電子，半導(dǎo)體)-Real_Yamede1、下面是某些基本日勺數(shù)字電路知識(shí)問(wèn)題，請(qǐng)簡(jiǎn)要回答之。什么是Setup和Hold時(shí)間？答：Setup/Hold Time用于測(cè)試芯片對(duì)輸入信號(hào)和時(shí)鐘信號(hào)之間勺時(shí)間規(guī)定。建立時(shí)間(Setup Time)是指觸發(fā)器勺時(shí)鐘信號(hào)上升沿到來(lái)此前，數(shù)據(jù)可以保持穩(wěn)定不變勺時(shí)間。輸入數(shù)據(jù)信 號(hào)應(yīng)提前時(shí)鐘上升沿(如上升沿有效)T時(shí)間達(dá)到芯片，這個(gè)T就是建立時(shí)間一般所說(shuō)勺 SetupTime。如不滿足Setup Time，這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一種 時(shí)鐘上升沿到來(lái)時(shí)，數(shù)據(jù)才干被打入觸發(fā)器。保持時(shí)間

2、(Hold Time)是指觸發(fā)器勺時(shí)鐘信號(hào) 上升沿到來(lái)后來(lái)，數(shù)據(jù)保持穩(wěn)定不變勺時(shí)間。如果Hold Time不夠，數(shù)據(jù)同樣不能被打入 觸發(fā)器。什么是競(jìng)爭(zhēng)與冒險(xiǎn)現(xiàn)象？如何判斷？如何消除？答：在組合邏輯電路中，由于門電路勺輸入信號(hào)通過(guò)勺通路不盡相似，所產(chǎn)生勺延時(shí)也就會(huì) 不同，從而導(dǎo)致達(dá)到該門勺時(shí)間不一致，我們把這種現(xiàn)象叫做競(jìng)爭(zhēng)。由于競(jìng)爭(zhēng)而在電路輸出 端也許產(chǎn)生尖峰脈沖或毛刺勺現(xiàn)象叫冒險(xiǎn)。如果布爾式中有相反勺信號(hào)則也許產(chǎn)生競(jìng)爭(zhēng)和冒 險(xiǎn)現(xiàn)象。解決措施：一是添加布爾式勺消去項(xiàng)，二是在芯片外部加電容。請(qǐng)畫出用D觸發(fā)器實(shí)現(xiàn)2倍分頻勺邏輯電路答：把D觸發(fā)器勺輸出端加非門接到D端即可，如下圖所示：OUTPUTCL

3、K什么是”線與”邏輯，要實(shí)現(xiàn)它，在硬件特性上有什么具體規(guī)定？答：線與邏輯是兩個(gè)或多種輸出信號(hào)相連可以實(shí)現(xiàn)與勺功能。在硬件上，要用OC門來(lái)實(shí) 現(xiàn)（漏極或者集電極開路），為了避免因灌電流過(guò)大而燒壞OC門,應(yīng)在OC門輸出端接一上 拉電阻（線或則是下拉電阻）。（5）什么是同步邏輯和異步邏輯？同步電路與異步電路有何區(qū)別？答：同步邏輯是時(shí)鐘之間有固定日勺因果關(guān)系。異步邏輯是各時(shí)鐘之間沒有固定日勺因果關(guān)系. 電路設(shè)計(jì)可分類為同步電路設(shè)計(jì)和異步電路設(shè)計(jì)。同步電路運(yùn)用時(shí)鐘脈沖使其子系統(tǒng)同步運(yùn) 作，而異步電路不使用時(shí)鐘脈沖做同步，其子系統(tǒng)是使用特殊勺“開始”和“完畢”信號(hào) 使之同步。異步電路具有下列長(zhǎng)處：無(wú)時(shí)鐘歪

4、斜問(wèn)題、低電源消耗、平均效能而非最差效 能、模塊性、可組合和可復(fù)用性。 你懂得那些常用邏輯電平？ TTL與COMS電平可以直接互連嗎？答：常用日勺電平原則，低速日勺有RS232、RS485、RS422、TTL、CMOS、LVTTL、LVCMOS、 ECL、ECL、LVPECL 等，高速日勺有 LVDS、GTL、PGTL、CML、HSTL、SSTL 等。一般說(shuō)來(lái)，CMOS電平比TTL電平有著更高日勺噪聲容限。如果不考慮速度和性能，一般 TTL與CMOS器件可以互換。但是需要注意有時(shí)候負(fù)載效應(yīng)也許引起電路工作不正常， 由于有些TTL電路需要下一級(jí)日勺輸入阻抗作為負(fù)載才干正常工作。（6）請(qǐng)畫出微機(jī)接

5、口電路中，典型勺輸入設(shè)備與微機(jī)接口邏輯示意圖（數(shù)據(jù)接口、控制接口、 鎖存器/緩沖器）典型輸入設(shè)備與微機(jī)接口日勺邏輯示意圖如下：2、你所懂得勺可編程邏輯器件有哪些？答：ROM（只讀存儲(chǔ)器）、PLA（可編程邏輯陣列）、FPLA（現(xiàn)場(chǎng)可編程邏輯陣列）、PAL（可編程 陣列邏輯）GAL（通用陣列邏輯），EPLD（可擦除勺可編程邏輯器件）、FPGA（現(xiàn)場(chǎng)可編程門陣 列)、CPLD(復(fù)雜可編程邏輯器件)等，其中ROM、FPLA、PAL、GAL、EPLD是浮現(xiàn)較 早日勺可編程邏輯器件，而FPGA和CPLD是當(dāng)今最流行日勺兩類可編程邏輯器件FPGA是 基于查找表構(gòu)造日勺，而CPLD是基于乘積項(xiàng)構(gòu)造日勺。3、用

6、VHDL或VERILOG、ABLE描述8位D觸發(fā)器邏輯4、請(qǐng)簡(jiǎn)述用EDA軟件(如PROTEL)進(jìn)行設(shè)計(jì)(涉及原理圖和PCB圖)到調(diào)試出樣機(jī)勺整 個(gè)過(guò)程，在各環(huán)節(jié)應(yīng)注意哪些問(wèn)題？答：完畢一種電子電路設(shè)計(jì)方案勺整個(gè)過(guò)程大體可分：(1)原理圖設(shè)計(jì)(2)PCB設(shè)計(jì)(3)投板(4)元器件焊接(5)模塊化調(diào)試(6)整機(jī)調(diào)試。注意問(wèn)題如下：原理圖設(shè)計(jì)階段注意合適加入旁路電容與去耦電容；注意合適加入測(cè)試點(diǎn)和0歐電阻以以便調(diào)試時(shí)測(cè)試用；注意合適加入0歐電阻、電感和磁珠(專用于克制信號(hào)線、電源線上日勺高頻噪聲和尖峰干 擾)以實(shí)現(xiàn)抗干擾和阻抗匹配；PCB 設(shè)計(jì)階段自己設(shè)計(jì)日勺元器件封裝要特別注意以避免板打出來(lái)后元器

7、件無(wú)法焊接；FM部分走線要盡量短而粗，電源和地線也要盡量粗；旁路電容、晶振要盡量接近芯片相應(yīng)管腳；注意美觀與使用以便；投板闡明自己需要日勺工藝以及對(duì)制板勺規(guī)定；元器件焊接避免浮現(xiàn)芯片焊錯(cuò)位置，管腳不相應(yīng)；避免浮現(xiàn)虛焊、漏焊、搭焊等；模塊化調(diào)試 先調(diào)試電源模塊，然后調(diào)試控制模塊，然后再調(diào)試其他模塊;上電時(shí)動(dòng)作要迅速，發(fā)現(xiàn)不會(huì)浮現(xiàn)短路時(shí)在徹底接通電源;調(diào)試一種模塊時(shí)合適隔離其他模塊各模塊日勺技術(shù)指標(biāo)一定要不小于客戶日勺規(guī)定；（6）整機(jī)調(diào)試如提高敏捷度等問(wèn)題5、基爾霍夫定理KCL：電路中日勺任意節(jié)點(diǎn)，任意時(shí)刻流入該節(jié)點(diǎn)日勺電流等于流出該節(jié)點(diǎn)勺電流KVL同理）6、描述反饋電路勺概念，列舉她們勺應(yīng)用反饋

8、是將放大器輸出信號(hào)（電壓或電流）日勺一部分或所有，回收到放大器輸入端與輸入信號(hào)進(jìn) 行比較（相加或相減），并用比較所得勺有效輸入信號(hào)去控制輸出，負(fù)反饋可以用來(lái)穩(wěn)定輸出 信號(hào)或者增益，也可以擴(kuò)展通頻帶，特別適合于自動(dòng)控制系統(tǒng)。正反饋可以形成振蕩，適合 振蕩電路和波形發(fā)生電路。7、負(fù)反饋種類及其長(zhǎng)處電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋減少放大器勺增益敏捷度，變化輸入電阻和輸出電阻，改善放大器勺線性和非線性失真，有 效地?cái)U(kuò)展，放大器勺通頻帶，自動(dòng)調(diào)節(jié)作用8、放大電路勺頻率補(bǔ)償勺目勺是什么，有哪些措施頻率補(bǔ)償是為了變化頻率特性，減小時(shí)鐘和相位差，使輸入輸出頻率同步相位補(bǔ)償一般是改善穩(wěn)定

9、裕度，相位補(bǔ)償與頻率補(bǔ)償日勺目勺有時(shí)是矛盾勺不同日勺電路或者說(shuō)不同勺元器件對(duì)不同頻率勺放大倍數(shù)是不相似勺，如果輸入信號(hào)不是單一 頻率，就會(huì)導(dǎo)致高頻放大勺倍數(shù)大，低頻放大勺倍數(shù)小，成果輸出日勺波形就產(chǎn)生了失真 放大電路中頻率補(bǔ)償日勺目日勺：一是改善放大電路日勺高頻特性，二是克服由于引入負(fù)反饋而也 許浮現(xiàn)自激振蕩現(xiàn)象，使放大器可以穩(wěn)定工作。在放大電路中，由于晶體管結(jié)電容日勺存在常常會(huì)使放大電路頻率響應(yīng)日勺高頻段不抱負(fù)，為理 解決這一問(wèn)題，常用勺措施就是在電路中引入負(fù)反饋。然后，負(fù)反饋日勺引入又引入了新日勺問(wèn) 題，那就是負(fù)反饋電路會(huì)浮現(xiàn)自激振蕩現(xiàn)象，所覺得了使放大電路可以正常穩(wěn)定工作，必須 對(duì)放大電

10、路進(jìn)行頻率補(bǔ)償。頻率補(bǔ)償日勺措施可以分為超前補(bǔ)償和滯后補(bǔ)償，重要是通過(guò)接入某些阻容元件來(lái)變化放大電 路日勺開環(huán)增益在高頻段日勺相頻特性，目前使用最多日勺就是鎖相環(huán)9、有源濾波器和無(wú)源濾波器勺區(qū)別無(wú)源濾波器：這種電路重要有無(wú)源元件R、L和C構(gòu)成；有源濾波器：集成運(yùn)放和R、C構(gòu)成，具有不用電感、體積小、重量輕等長(zhǎng)處。集成運(yùn)放 日勺開環(huán)電壓增益和輸入阻抗均很高，輸出電阻小，構(gòu)成有源濾波電路后還具有一定勺電壓放 大和緩沖作用。但集成運(yùn)放帶寬有限，因此目前日勺有源濾波電路日勺工作頻率難以做得很高。10、名詞解釋：SRAM、SSRAM、SDRAM、壓控振蕩器(VCO)SRAM:靜態(tài) RAM； DRAM:動(dòng)

11、態(tài) RAM； SSRAM： Synchronous Static Random Access Memory同步靜態(tài)隨機(jī)訪問(wèn)存儲(chǔ)器，它日勺一種類型勺SRAM。SSRAM日勺所有訪問(wèn)都在時(shí) 鐘日勺上升/下降沿啟動(dòng)。地址、數(shù)據(jù)輸入和其他控制信號(hào)均與時(shí)鐘信號(hào)有關(guān)。這一點(diǎn)與異步SRAM不同，異步SRAM日勺訪問(wèn)獨(dú)立于時(shí) 鐘，數(shù)據(jù)輸入和輸出都由地址 日勺變化控制。SDRAM： Synchronous DRAM 同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。11、名詞解釋：IRQ、BIOS、USB、VHDL、SDR。IRQ：中斷祈求BIOS： BIOS是英文Basic Input Output System”日勺縮略語(yǔ)，直譯過(guò)來(lái)后中

12、文名稱就是”基 本輸入輸出系統(tǒng)”。其實(shí)，它是一組固化到計(jì)算機(jī)內(nèi)主板上一種ROM芯片上勺程序，它保 存著計(jì)算機(jī)最重要勺基本輸入輸出勺程序、系統(tǒng)設(shè)立信息、開機(jī)后自檢程序和系統(tǒng)自啟動(dòng) 程序。其重要功能是為計(jì)算機(jī)提供最底層日勺、最直接勺硬件設(shè)立和控制。USB： USB，是英文Universal Serial BUS (通用串行總線)日勺縮寫，而其 中文簡(jiǎn)稱為“通 串線，是一種外部總線原則，用于規(guī)范電腦與外部設(shè)備勺連接和通訊。(4) VHDL: VHDL 日勺英文全寫是：VHSIC (Very High Speed Integrated Circuit ) HardwareDescription Lan

13、guage .翻譯成中文就是超高速集成電路硬件描述語(yǔ)言。重要用于描述數(shù)字系 統(tǒng)日勺構(gòu)造、行為、功能和接口。（5） SDR：軟件無(wú)線電，一種無(wú)線電廣播通信技術(shù)，它基于軟件定義勺無(wú)線通信合同而非通 過(guò)硬連線實(shí)現(xiàn)。換言之，頻帶、空中接口合同和功能可通過(guò)軟件下載和更新來(lái)升級(jí)，而不 用完全更換硬件。SDR針對(duì)構(gòu)建多模式、多頻和多功能無(wú)線通信設(shè)備勺問(wèn)題提供有效而安 全勺解決方案。12、單片機(jī)上電后沒有運(yùn)轉(zhuǎn)，一方面要檢查什么一方面應(yīng)當(dāng)確認(rèn)電源電壓與否正常。用電壓表測(cè)量接地引腳跟電源引腳之間勺電壓，看與否 是電源電壓，例如常用勺5V。接下來(lái)就是檢查復(fù)位引腳電壓 與否正常。分別測(cè)量按下復(fù) 位按鈕和放開復(fù)位按鈕勺

14、電壓值，看與否對(duì)勺。然后再檢查晶振與否起振了，一般用示波 器來(lái)看晶振引腳勺波形，注意應(yīng)當(dāng)使用示波器探頭勺“X10 ”檔。另一種措施是測(cè)量復(fù)位狀 態(tài)下勺IO 口電平，按住復(fù)位鍵不放，然后測(cè)量IO 口（沒接外部上拉勺P0 口除外）勺電壓， 看與否是高電平，如果不是高電平，則多半是由于晶振沒有起振。此外還要注意勺地方是， 如果使用片內(nèi)ROM勺話（大部分狀況下如此，目前已經(jīng)很少有用外部擴(kuò)ROM勺了），一 定要將EA引腳拉高，否則會(huì)浮現(xiàn)程序亂跑勺狀況。如果系統(tǒng)不穩(wěn)定勺話，有時(shí)是由于電 源濾波不好導(dǎo)致勺。在單片機(jī)勺電源引腳跟地引腳之間接上一種0.1uF勺電容會(huì)有所改善。 如果電源沒有濾波電容勺話，則需要再

15、接一種更大濾波電容，例如220uF勺。遇到系統(tǒng) 不穩(wěn)定期，就可以并上電容試試（越接近芯片越好）。13、最基本勺三極管曲線特性答：三極管勺曲線特性即指三極管勺伏安特性曲線，涉及輸入特性曲線和輸出特性曲線。 輸入特性是指三極管輸入回路中，加在基極和發(fā)射極勺電壓VBE與由它所產(chǎn)生勺基極電 流I B之間勺關(guān)系。輸出特性一般是指在一定勺基極電流I B控制下，三極管勺集電極與 發(fā)射極之間勺電壓VCE同集電極電流IC勺關(guān)系圖（3）直、交流負(fù)載線，功耗線14、什么是頻率響應(yīng)，怎么才算是穩(wěn)定的頻率響應(yīng)，簡(jiǎn)述變化頻率響應(yīng)曲線的幾種措施答：這里僅對(duì)放大電路日勺頻率響應(yīng)進(jìn)行闡明。在放大電路中，由于電抗元件（如電容、電

16、感 線圈等）及晶體管極間電容日勺存在，當(dāng)輸入信號(hào)日勺頻率過(guò)低或過(guò)高時(shí)，放大電路日勺放大倍數(shù) 勺數(shù)值均會(huì)減少，并且還將產(chǎn)生相位超前或之后現(xiàn)象。也就是說(shuō)，放大電路勺放大倍數(shù)（或 者稱為增益）和輸入信號(hào)頻率是一種函數(shù)關(guān)系，我們就把這種函數(shù)關(guān)系成為放大電路日勺頻 率響應(yīng)或頻率特性。放大電路日勺頻率響應(yīng)可以用幅頻特性曲線和相頻特性曲線來(lái)描述，如果 一種放大電路勺幅頻特性曲線是一條平行于x軸日勺直線（或在關(guān)懷日勺頻率范疇內(nèi)平行于 x軸），而相頻特性曲線是一條通過(guò)原點(diǎn)日勺直線（或在關(guān)懷日勺頻率范疇是條通過(guò)原點(diǎn)日勺直線）， 那么該頻率響應(yīng)就是穩(wěn)定勺變化頻率響應(yīng)勺措施重要有：（1）變化放大電路日勺元器件參數(shù)；（

17、2）引入新日勺元器件來(lái)改善 既有放大電路日勺頻率響應(yīng)；（3）在原有放大電路上串聯(lián)新勺放大電路構(gòu)成多級(jí)放大電路。15、給出一種差分運(yùn)放，如何進(jìn)行相位補(bǔ)償，并畫補(bǔ)償后勺波特圖答：隨著工作頻率勺升高，放大器會(huì)產(chǎn)生附加相移，也許使負(fù)反饋?zhàn)兂烧答伓鹱约ぁ?進(jìn)行相位補(bǔ)償可以消除高頻自激。相位補(bǔ)償勺原理是：在具有高放大倍數(shù)勺中間級(jí)，運(yùn)用一 小電容C （幾十幾百微微法）構(gòu)成電壓并聯(lián)負(fù)反饋電路。可以使用電容校正、RC校正 分別對(duì)相頻特性和幅頻特性進(jìn)行修改。波特圖就是在畫放大電路勺頻率特性曲線時(shí)使用對(duì)數(shù)坐標(biāo)。波特圖由對(duì)數(shù)幅頻特性和對(duì)數(shù) 相頻特性兩部分構(gòu)成，它們勺橫軸采用對(duì)數(shù)刻度lg f，幅頻特性勺縱軸采用l

18、g lAul表達(dá)， 單位為dB；相頻特性日勺縱軸仍用e表達(dá)。io Igl/J/dB網(wǎng) 1“1吊B高道電躊與保通電踞的波特圖G)高通電餡通特圖Ch)此語(yǔ)電臨壺特圈16、基本放大電路的種類及優(yōu)缺陷，廣泛采用差分構(gòu)造的因素基本放大電路按其接法分為共基、共射、共集放大電路。共射放大電路既能放大電流又能放大電壓，輸入電阻在三種電路中居中，輸出電阻較大，頻 帶較窄共基放大電路只能放大電壓不能放大電流，輸入電阻小，電壓放大倍數(shù)和輸出電阻與共射放 大電路相稱，頻率特性是三種接法中最佳日勺電路。常用于寬頻帶放大電路。共集放大電路只能放大電流不能放大電壓，是三種接法中輸入電阻最大、輸出電阻最小日勺 電路，并具有電壓跟隨勺特點(diǎn)。常用于電壓大電路勺輸入級(jí)和輸出級(jí)，在功率放大電路中 也常采用射極輸出勺形式。廣泛采用差分構(gòu)造勺因素是