非一般的晶體管-微電子器件發(fā)展展望

1、工個(gè)蝴蝶可以刮起一陣風(fēng)，一個(gè)士兵可以開始一場(chǎng)戰(zhàn)爭(zhēng)，那么一項(xiàng)偉大的創(chuàng)造呢？1947年12月，美國(guó)貝爾實(shí)驗(yàn)室的肖克萊、巴丁和布拉頓組成的研究小組，研制出一種點(diǎn)接觸型的錯(cuò)晶體管。于是乎，大名鼎鼎的、影響人類文明進(jìn)程的晶體管就此誕生。1956年,這三人因創(chuàng)造晶體管同時(shí)榮獲諾貝爾物理學(xué)獎(jiǎng)。在晶體管誕生60多年后的今天，其體積幾乎縮小到了極限：貝爾實(shí)驗(yàn)室1947年制造的第一個(gè)晶體管是手工打造的， 而現(xiàn)在一個(gè)針頭的空間就能塞進(jìn)去6000多萬(wàn)個(gè)32nm晶體管（針頭直徑約1.5毫米）；如果百米飛人博爾特的步幅是32nm ,那么完成一百米賽程需要跑31.25億步；32nm晶體管的柵極長(zhǎng)度約為 30nm ,英文句點(diǎn)

2、符號(hào) “的面積大約有 0.1平方毫米， 可以放進(jìn)去400多萬(wàn)個(gè)32nm晶體管；Intel 32nm 技術(shù)的柵極高度是 0.9nm ,而報(bào)紙的平 均厚度為0.1毫米，也就是說(shuō)111111個(gè)柵極堆疊起來(lái)才有一張報(bào)紙厚。所有數(shù)字都揭示著晶體管已經(jīng)小到令人嘆為觀止。但是凡事都有個(gè)極限，無(wú)限接近物質(zhì)的極限意味著晶體管已經(jīng)步入老年了嗎？晶體管的前世今生晶體管被認(rèn)為是現(xiàn)代歷史中最偉大的創(chuàng)造之一，在重要性方面可以與印刷術(shù)、汽車和等創(chuàng)造相提并論。晶體管的本名是半導(dǎo)體三極管，是內(nèi)部含有兩個(gè)PN結(jié)，外部通常為三個(gè)引出電極的半導(dǎo)體器件。它對(duì)電信號(hào)有放大和開關(guān)等作用，應(yīng)用十分廣泛。晶體管出現(xiàn)后，人們就能用一個(gè)小巧的、消

3、耗功率低的電子器件，來(lái)代替體積大、功率消耗大的電子管了。晶體管的創(chuàng)造為后來(lái)集成電路的問(wèn)世吹響了沖鋒號(hào)。除了能夠很方便的儲(chǔ)存信息、發(fā)送信號(hào)，晶體管還具有當(dāng)初人們不曾料想的特性：它可持續(xù)縮小體積，這使得晶體管與電子產(chǎn)品可以穩(wěn)定地降價(jià)，且功能變得越來(lái)越好。這一理論最終成就了摩爾定律。2006年2月英特爾正式推出 45nm晶體管（圖1）。與65nm芯片相比，其密度提高 2倍， 達(dá)10億個(gè)晶體管，開關(guān)速度提高20% ,功耗降低30%。這種45nm工藝采用了 Cu互連、低k介質(zhì)，應(yīng)變硅和193nmArF光刻。45nm High* + Metal Gate TransistorsHigh-kSiGe*Si

4、GeSilicon圖1, del 45nm高k金屬珊晶體管結(jié)構(gòu) （圖片來(lái)源: Intel ）32nm晶體管那么采用第二代高k金屬珊技術(shù)，即柵的長(zhǎng)度為30nm左右，等價(jià)的柵極氧化物厚度僅為0.9nm ,同時(shí)整體性能將有超過(guò)22%的提升。32nm SRAM 測(cè)試芯片最早出現(xiàn)在2007年9月，芯片尺寸可以從 45nm的0.346科m2減小到0.171 ”2?；貞汭ntel的晶體 管技術(shù)開展歷程，Intel每?jī)赡昙纯蓪⒕w管的尺寸縮小3050%圖2。Transistor Pitch Scaling112.5 nm Pitch圖之晶體管微整進(jìn)度（圖片來(lái)源：112.5 nm Pitch圖之晶體管微整進(jìn)度（

5、圖片來(lái)源：Inlet ）GftnfrrAticm摩爾定律是一個(gè)殘酷無(wú)情的 監(jiān)工，就在最新技術(shù)剛剛投入生產(chǎn)，人們認(rèn)為可以暫時(shí)停下 腳步好好休息一下時(shí)，往往會(huì)愕然發(fā)現(xiàn)，下一代技術(shù)在兩年后就要按時(shí)推出， 再過(guò)兩年又一 代新技術(shù)IBM院士 Stuart S.P. Parkin 博士介紹說(shuō)，有摩爾定律的指引，新器件的出現(xiàn)是必然的，它 的進(jìn)步速度在很大程度上取決于相關(guān)材料、設(shè)備的進(jìn)展，當(dāng)然也和市場(chǎng)緊密相連。在晶體管的技術(shù)路線圖上，22nm節(jié)點(diǎn)之后的等比例縮小很可能需要在SOI或體硅晶圓上采用全耗盡CMOS結(jié)構(gòu)。也很可能會(huì)采用 TSV 3-D互連和SiC應(yīng)力層。向新器件結(jié)構(gòu)的轉(zhuǎn)換已經(jīng)啟動(dòng)圖3，在15 nm技

6、術(shù)路線圖上，舊M和英特爾已經(jīng)確認(rèn)了全耗盡CMOS結(jié)構(gòu)，而一些其它的垂直晶體管結(jié)構(gòu)也得到了極大重視。局部耗盡或傳統(tǒng) 的體硅晶體管變得愈加困難，為了獲得所需的短溝性能，需要全耗盡器件架構(gòu) 一一像finFET這樣的垂直器件或平面 SOI 才可以完成對(duì)溝道的控制。圖3 GMOS微喃（圖片聚源:IMEC 盡管普遍的觀點(diǎn)是全耗盡結(jié)構(gòu)會(huì)出現(xiàn)在15nm節(jié)點(diǎn)，但舊M已經(jīng)考慮22nm技術(shù)節(jié)點(diǎn)時(shí)，在其旗艦MPU工藝技術(shù)中采用全耗盡工藝。英特爾在22nm還將繼續(xù)采用體硅技術(shù)。英特爾將于2021年底推出采用22nm工藝的MPU。去年九月英特爾發(fā)布了帶有SRAM陣列和周邊邏輯電路的22nm測(cè)試芯片，其中每個(gè)存儲(chǔ)器陣列為3

7、64Mb ,芯片共有290億個(gè)晶體管。該芯片采用了第三代后柵極高k/金屬柵工藝，也就是在柵極工藝的最后沉積柵介電層和金屬。應(yīng)變硅如何應(yīng)變 ？半導(dǎo)體工業(yè)縮小芯片的主要?jiǎng)訖C(jī)是：增加每一片晶圓上的芯片數(shù)目，從而降低本錢；縮短載流子擴(kuò)散路徑，從而提高芯片處理速度。但是，芯片小型化使工藝技術(shù)面臨著新的問(wèn)題：散熱和量子隧道效應(yīng)的處理。 一個(gè)新的思路就是尋找新的電子材料，基于硅材料的應(yīng)變硅技術(shù)由此誕生。在2021年北京微電子論壇先進(jìn)半導(dǎo)體工藝研討會(huì)上，中芯國(guó)際的技術(shù)處長(zhǎng)吳漢明博士為大家展示了晶體管未來(lái)的走向，應(yīng)變硅技術(shù)是殺手銅之一。應(yīng)變硅是滿足 65nm以下工藝要求的一種高端硅基新材料。應(yīng)變硅由在SiGe等

8、原子距離較大的襯底上外延生長(zhǎng)Si而成。該材料的制作原理之一是在錯(cuò)硅上外延硅，由于硅原子在錯(cuò)原子之間力的作用下發(fā)生了應(yīng)變， 擴(kuò)張了原子間距，因而這種材料被稱為應(yīng)變硅。當(dāng)硅晶格受到應(yīng)力產(chǎn)生應(yīng)變，可將傳輸載子的有效質(zhì)量縮小，遷移率及飽和速度均增加。因此在同樣組件尺寸下，假設(shè)使用應(yīng)變硅 技術(shù)作為載子的傳輸通道，因其電子與空穴的載子遷移率增加，可到達(dá)增加組件速度與驅(qū)動(dòng)電流的目標(biāo)。形成應(yīng)變的方式很多，可藉由制程工藝、材料上自然晶格常數(shù)的差異或是組件封裝等等方式 來(lái)達(dá)成。應(yīng)變硅那么可通過(guò)如下三種方法獲得：（1）工藝誘導(dǎo)法，通過(guò)晶體管周圍薄膜和結(jié)構(gòu)之間的應(yīng)力形成；（2）在器件通道下方嵌入 Si-Ge層；（3）

9、對(duì)整片晶圓進(jìn)行處理。英特爾推 出一種包含全硅化（FUSI）饃電極的45nm節(jié)點(diǎn)技術(shù)，并將由FUSI生成的金屬與單軸應(yīng)變硅 溝道相結(jié)合，硅化電極提高了電荷密度，應(yīng)變硅增強(qiáng)了載流子遷移率，從而使其性能比傳統(tǒng)的氮氧化硅-多晶硅柵電極提高 20% ,改良驅(qū)動(dòng)電流20%。東芝推出一種合并兩種應(yīng)變硅形 成的45nm節(jié)點(diǎn)工藝，它把雙應(yīng)力襯底和位于漏/源極區(qū)域的淀積 Si-Ge相結(jié)合，防止將高k介電材料引入柵氧化物，仍繼續(xù)采用氮氧化物（SiON）?？傮w來(lái)說(shuō)，應(yīng)變硅技術(shù)對(duì)硅進(jìn)行了拉伸，從而加速了電子在芯片內(nèi)的流動(dòng)，不用進(jìn)行小型化就可以提高性能和降低功耗。Stuart S.P. Parkin 博士對(duì)應(yīng)變硅的前景表

10、示樂觀，認(rèn)為如果與絕緣硅技術(shù)一起使用，應(yīng)變硅技術(shù)可以更大程度地提高性能并降低功耗。其未來(lái)挑戰(zhàn)在于如何了解并優(yōu)化各種不同來(lái)源應(yīng)力之間的相互作用。圖4應(yīng)變硅晶體管結(jié)構(gòu)示意圖（圖片來(lái)源；imet ）新型晶體管FinFET :萬(wàn)丈高樓平地起萬(wàn)丈高樓平地起，沒錯(cuò)，晶體管也要拔地而起 了。通過(guò)簡(jiǎn)單地縮小垂直尺寸和水平尺寸來(lái)開發(fā)新一代晶體管技術(shù)的時(shí)代早已過(guò)時(shí)。Intel資深fellow Yan Borodovsky 博士說(shuō)：摩爾定律毫無(wú)疑問(wèn)仍將繼續(xù)，但找到兼顧性能與本錢的最正確方案乃首要任務(wù)，取代傳統(tǒng)提供更小的尺寸，滿足人們對(duì)高密度、高形式的技術(shù)升級(jí)，現(xiàn)在必須開發(fā)新材料和新結(jié)構(gòu), 性能和低能耗的要求。提供更

11、小的尺寸，滿足人們對(duì)高密度、高為了提高45nm晶體管電流密度、減小短溝道效應(yīng)和改善柵極控制，業(yè)界提出了多種新型晶體管結(jié)構(gòu)，如三柵極結(jié)構(gòu)、FinFET鰭式場(chǎng)效晶體管，F(xiàn)in Field Effect Transistor 、Omega-FET 和多柵極FET等。平面器件不可能被無(wú)限微縮下去。如果采用FinFET ,就好似翻開了一扇新的門，可以通過(guò)集成垂直器件而提升晶體管密度。FinFET確實(shí)有進(jìn)一步提高晶體管密度的潛力，舊M在2021年將其用于FinFET研究的晶圓數(shù)目增加了一倍。FinFET是一種新的CMOS晶體管，被譽(yù)為22nm的革命性器件之一（圖5）。它的柵極長(zhǎng)度 已可小于25nm ,未來(lái)

12、預(yù)期可以進(jìn)一步縮小至9nm ,約是人類頭發(fā)寬度的 1萬(wàn)分之1FinFET源自于目前傳統(tǒng)標(biāo)準(zhǔn)的晶體管一場(chǎng)效晶體管的一項(xiàng)創(chuàng)新設(shè)計(jì)。Stuart S.P. Parkin 博士說(shuō)，在傳統(tǒng)晶體管結(jié)構(gòu)中，控制電流通過(guò)的柵極，只能在柵極的一側(cè)控制電路的接通與斷開，屬于平面的架構(gòu)。在 FinFET的架構(gòu)中，柵極成類似魚鰭的叉狀3D架構(gòu)，可于電路的兩側(cè)控制電路的接通與斷開。 這種設(shè)計(jì)大幅改善電路控制并減少漏電流，還能大幅縮短晶體管的閘長(zhǎng)（圖6）。22nm: The Device revolutionFinFET DeviceBB5.的FiiFET器件結(jié)構(gòu)（圖片來(lái)源+ IMEC ）CMOS Scaling and

13、 Technology InflectionsMajor lejskaga components 1 gjte currQnt. 2） din cxirrenl til-kprl cliannel effact.Hich x gm怕 口1 回自dn c sartlrg at -15rim HP Logic to minim巨自 gala cui“電r口閉口沿部即，current is rgcuBd S F，Cucgn in 工 and xr io a limited eflsntFlnFET or Trieste per lntE t*rmL erectileiy dala th SCE an

14、d drain leakage心西加口 *F Logk Gale Stack M6SFHTG5nniglv 閭ON planar心西加口 *F Logk Gale Stack M6SFHTG5nniglv 閭ON planar45nmHhkmgplAnlr32 nm22nm13mmHKMGHKMGHKMGplwnarFirtFETFlrtFET曲*S 戶gnar MQ8FETBulk FinFET MQfFET圖6 從CMOS到FinFET （圖片來(lái)源二 Applied Materials ）習(xí)慣是一種可怕的東西，往往會(huì)阻礙創(chuàng)新，平面結(jié)構(gòu)由于保持了人們習(xí)慣的設(shè)計(jì)風(fēng)格因而備受歡送。但采用了 Fi

15、nFET ,那么必須把器件加起來(lái)使用。設(shè)計(jì)時(shí)不存在隨意的寬度， 因此只能將其量化并增加指型溝道的數(shù)目。FinFET工藝非常困難是業(yè)界人士的共識(shí)。對(duì)于光刻來(lái)說(shuō)，要能夠克服側(cè)壁圖形轉(zhuǎn)移的問(wèn)題；對(duì)于刻蝕來(lái)說(shuō)，柵極刻蝕那么是另一個(gè)挑戰(zhàn)。在指型結(jié)構(gòu)附近柵極會(huì)卷曲，使得柵極輪廓的表征非常困難。對(duì)那些可接受的晶體管性能來(lái)說(shuō)，柵極需要盡量直。在平面結(jié)構(gòu)中，柵極在一個(gè)平面上，但在FinFET中，柵極在整個(gè)晶圓的外表與溝道上下交錯(cuò)。這帶來(lái)一些根本性的問(wèn)題，需要找到集成所有工藝完成整個(gè)器件的方法。由于垂直結(jié)構(gòu)帶來(lái)的光刻和刻蝕挑戰(zhàn)，大多數(shù)公司都對(duì)FinFET非常謹(jǐn)慎，從某種程度上來(lái)講，通過(guò)外延抬升源極/漏極的結(jié)構(gòu)本質(zhì)

16、上已經(jīng)是一種垂直結(jié)構(gòu)了。在2021年的IEDM上，采用FinFET技術(shù)實(shí)現(xiàn)0.06科m2或者0.03922單元面積的超微細(xì) SRAM亮相。但是，這些產(chǎn)品都利用了電子束直描技術(shù)，實(shí)用化方面還存在問(wèn)題。 美國(guó)舊M、美國(guó)GLOBALFOUNDRIES 、東芝及NEC電子現(xiàn)為瑞薩電子組成的小組近期發(fā)布了以 現(xiàn)有ArF光刻技術(shù)實(shí)現(xiàn)的 0.063 ”2超微細(xì)SRAM研究成果。通過(guò)采用 Sidewall Image Transfe技術(shù)，實(shí)現(xiàn)了 40nm的Fin間距，解決了基于 FinFET的SRAM的另一課題因 使用多個(gè)Fin而導(dǎo)致面積增大的問(wèn)題。同時(shí)， 還實(shí)現(xiàn)了 80nm這一全球最小的柵極間距。作 為實(shí)現(xiàn)

17、超微細(xì)SRAM的技術(shù)，這一成果給人 FinFET更為出色的強(qiáng)烈印象。FinFET大展拳 腳的時(shí)間點(diǎn)似乎更加明朗化。SOI : CPU煮熟雞蛋將成為歷史CPU熱到可以煮熟雞蛋的故事已成經(jīng)典，它說(shuō)的正是芯片功耗過(guò)高的問(wèn)題。曾有人預(yù)言， 高功耗將導(dǎo)致摩爾定律提前終結(jié)。這并非危言聳聽。高功耗產(chǎn)生高溫度，提高了封裝本錢, 也產(chǎn)生了許多新的故障， 加大了測(cè)試復(fù)雜度，提高了測(cè)試本錢。高的芯片功耗產(chǎn)生很多負(fù)面 影響，而為了保證摩爾定律，就要采用低功耗設(shè)計(jì)，這又反過(guò)來(lái)加大了設(shè)計(jì)復(fù)雜度。凡此種 種都對(duì)摩爾定律產(chǎn)生了終結(jié)效應(yīng)。Stuart S.P. Parkin 博士說(shuō)，絕緣硅SOI , Silicon-On-In

18、sulator 的出現(xiàn)主要是解決芯片的 功耗問(wèn)題，這是22nm節(jié)點(diǎn)晶體管的希望，當(dāng)然也是挑戰(zhàn)。該技術(shù)利用一層 SiO2絕緣薄膜,將各個(gè)晶體管與最底下的硅晶圓分開，而在常規(guī)的 CMOS中，晶體管是直接與硅晶圓接觸 的圖7。SiO2薄膜層能有效的使電子從一個(gè)晶體管的門電路流到另一個(gè)晶體管的門電路， 不會(huì)讓多余的電子滲漏到晶圓上。由于不會(huì)有電子滲漏而浪費(fèi)電能，因此功耗更小。通過(guò)在絕緣體上形成半導(dǎo)體薄膜，SOI材料具有了體硅所無(wú)法比較的優(yōu)點(diǎn)：可以實(shí)現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應(yīng)；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡(jiǎn)單、短溝道效應(yīng)小及特別適用于低壓低功耗電路等優(yōu)勢(shì)。據(jù)舊M公司的數(shù)據(jù)顯示，同類SOI芯片與CMOS芯片相比，SOI芯片的速度可以快 20%八 30% ,而能耗為CMOS芯片能耗的一半或三成。 采用SOI技術(shù)的45nm PMOS晶體管驅(qū)動(dòng) 電流增加30%。在22nm節(jié)點(diǎn)，SOI晶圓上關(guān)鍵硅層的厚度是 6.3nm ,而15nm那么更薄，約 5nm。硅層 是如此之薄，如果破壞了頂層的硅，那么根本沒有修復(fù)的余地。為了防止材料損傷，采用了原位摻雜而非注入工藝，這是因?yàn)樵粨诫s是一項(xiàng)無(wú)損傷的工藝。目前比較廣泛使用且比較有開展前途的SOI的材料主要有