計(jì)算機(jī)組成原理復(fù)習(xí)資料大全

1、Chapter1 計(jì)算機(jī)系統(tǒng)概述一、 計(jì)算機(jī)發(fā)展歷程第一代1946-1957數(shù)據(jù)處理機(jī) 第二代1958-1964工業(yè)控制機(jī) 第三代1965-1971中小型計(jì)算機(jī) 第四代1972-1990微型計(jì)算機(jī) 第五代 單片計(jì)算機(jī)二、 計(jì)算機(jī)系統(tǒng)層次結(jié)構(gòu)馮·諾依曼機(jī)的主要設(shè)計(jì)思想：采用存儲(chǔ)程序的方式，編制好的程序和數(shù)據(jù)放在同意存儲(chǔ)器中，計(jì)算機(jī)可以再無(wú)人干預(yù)的情況下自動(dòng)完成逐條取出指令和執(zhí)行指令的任務(wù)；在機(jī)器內(nèi)部，指令和數(shù)據(jù)均以二進(jìn)制碼表示，指令在存儲(chǔ)器中按執(zhí)行順序存放。(存儲(chǔ)程序并按地址順序執(zhí)行)五層結(jié)構(gòu)：5高級(jí)語(yǔ)言級(jí)-編譯程序4匯編語(yǔ)言級(jí)-匯編程序3操作系統(tǒng)級(jí)-操作系統(tǒng)2一般機(jī)器級(jí)-微程序1邏輯

2、電路級(jí)-硬件執(zhí)行1 計(jì)算機(jī)硬件的基本組成運(yùn)算器“算盤(pán)”、存儲(chǔ)器“記憶”、控制器“發(fā)號(hào)施令”、適配器“轉(zhuǎn)換器”、總線(xiàn)和輸入/輸出設(shè)備。存儲(chǔ)程序并按地址順序執(zhí)行（馮·諾依曼計(jì)算機(jī)工作原理）2計(jì)算機(jī)軟件的分類(lèi)各種服務(wù)性程序語(yǔ)言類(lèi)程序操作系統(tǒng)數(shù)據(jù)庫(kù)管理系統(tǒng)3計(jì)算機(jī)的工作過(guò)程收集信息、處理與存儲(chǔ)信息、輸出信息三、 計(jì)算機(jī)的性能指標(biāo) 吞吐量：表征一臺(tái)計(jì)算機(jī)在某一時(shí)間間隔內(nèi)能夠處理的信息量 響應(yīng)時(shí)間：表征從輸入有效到系統(tǒng)產(chǎn)生響應(yīng)之間的時(shí)間度量，用時(shí)間單位來(lái)度量 主頻：CPU的工作節(jié)拍受主時(shí)鐘控制，主時(shí)鐘不斷產(chǎn)生固定頻率的時(shí)鐘，主時(shí)鐘的頻率f叫CPU的主頻CPU時(shí)鐘周期：主頻的倒數(shù)稱(chēng)為CPU時(shí)鐘周期

3、T，T=1/fCPI：表示每條指令的周期數(shù)，即執(zhí)行一條指令所需的平均時(shí)鐘周期數(shù)。CPI=執(zhí)行某段程序所需的CPU時(shí)鐘周期數(shù)/程序包含的指令條數(shù)CPU執(zhí)行時(shí)間：表示CPU執(zhí)行一般程序所占用的CPU時(shí)間。CPU執(zhí)行時(shí)間=CPU時(shí)鐘周期數(shù)*CPU時(shí)鐘周期MIPS：每秒百萬(wàn)指令數(shù)，即單位時(shí)間內(nèi)執(zhí)行的指令數(shù)。MIPS=指令數(shù)/（程序執(zhí)行時(shí)間*106）MFLOPS：每秒百萬(wàn)次浮點(diǎn)操作次數(shù)，用來(lái)衡量機(jī)器浮點(diǎn)操作的性能。MFLOPS=程序中的浮點(diǎn)操作次數(shù)/（程序執(zhí)行時(shí)間*106）Chapter2數(shù)據(jù)的表示和運(yùn)算一、 數(shù)制和編碼1進(jìn)位計(jì)數(shù)值及其相互轉(zhuǎn)換2真值和機(jī)器數(shù)原碼與補(bǔ)碼互相轉(zhuǎn)換“正數(shù)不變，負(fù)數(shù)取反+1”

4、移碼1+0- 符號(hào)位，數(shù)位5校驗(yàn)碼奇偶校驗(yàn)，只能檢測(cè)出奇數(shù)個(gè)錯(cuò)誤奇數(shù)1奇C=0，偶數(shù)1時(shí)偶C=0二、 定點(diǎn)數(shù)的表示和運(yùn)算1定點(diǎn)數(shù)的表示2 定點(diǎn)數(shù)的運(yùn)算加：X補(bǔ)+Y補(bǔ)=X+Y補(bǔ) 減：X-Y補(bǔ)=X補(bǔ)+-Y補(bǔ) 除：恢復(fù)余數(shù)法&加減交替法數(shù)的字長(zhǎng)大于絕對(duì)值的現(xiàn)象叫做溢出。兩種檢測(cè)方法：第一種采用雙符號(hào)位法“變形補(bǔ)碼”00正11負(fù)01正溢出10負(fù)溢出。另一種方法是單符號(hào)位法三、 浮點(diǎn)數(shù)的表示和運(yùn)算1 浮點(diǎn)數(shù)的表示32位范圍10-381038基數(shù)因數(shù).尾數(shù)。32位1符號(hào)8階碼。 N=Re.M，E是階碼，e=E-1272 浮點(diǎn)數(shù)的加減運(yùn)算10操作數(shù)檢查2比較階碼大小完成對(duì)階：小階向大階看齊尾數(shù)右移，

5、階碼雙符號(hào)位，尾數(shù)單符號(hào)位3尾數(shù)求和運(yùn)算4結(jié)果規(guī)格化5舍入處理6溢出處理Chapter3 內(nèi)部存儲(chǔ)器一、 存儲(chǔ)器的分類(lèi) 分類(lèi)方法：存儲(chǔ)介質(zhì)：半導(dǎo)體存儲(chǔ)器和磁表面存儲(chǔ)器存取方式：隨機(jī)存儲(chǔ)器和順序存儲(chǔ)器存儲(chǔ)內(nèi)容可變性：RAM和ROM信息易失性：易失性存儲(chǔ)器&非系統(tǒng)中的作用：內(nèi)部存儲(chǔ)器和外部存儲(chǔ)器；主存儲(chǔ)器、高速緩沖存儲(chǔ)器、輔助存儲(chǔ)器、控制存儲(chǔ)器。二、 存儲(chǔ)器的層次化結(jié)構(gòu)1高速緩沖存儲(chǔ)器（cache）、主存儲(chǔ)器、外存儲(chǔ)器2主存儲(chǔ)器的技術(shù)指標(biāo) 存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)（1字節(jié)8位） 存取時(shí)間：又稱(chēng)存取訪(fǎng)問(wèn)時(shí)間，是指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線(xiàn)上所經(jīng)

6、歷的時(shí)間。 存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。/ns 存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量。位/s、字節(jié)/s 存取時(shí)間、存儲(chǔ)周期、存儲(chǔ)器帶寬三個(gè)概念反應(yīng)了主存的速度指標(biāo)三、 半導(dǎo)體隨機(jī)存取存儲(chǔ)器1SRAM存儲(chǔ)器的工作原理 用一個(gè)鎖存器作為存儲(chǔ)元。只要直流供電電源一直夾在這個(gè)記憶電路上，它就無(wú)限期地保持記憶的1狀態(tài)或0狀態(tài)。如果電源斷電，那么存儲(chǔ)的數(shù)據(jù)（1或0）就會(huì)丟失。2DRAM存儲(chǔ)器的工作原理 讀寫(xiě)周期、刷新周期、集中式刷新、異步式刷新SRAM存儲(chǔ)器的存儲(chǔ)元是一個(gè)觸發(fā)器，它具有兩個(gè)穩(wěn)定的狀態(tài)。而DRAM存儲(chǔ)器的存儲(chǔ)元是由一個(gè)MOS晶體管和電容器促成的記憶電路。SRAM的

7、優(yōu)點(diǎn)是存取速度快，但存儲(chǔ)容量不如DRAM大。二者的優(yōu)點(diǎn)是體積小，可靠性高，價(jià)格低廉，缺點(diǎn)是斷電后不能保存信息。只讀存儲(chǔ)器和閃存存儲(chǔ)器正好彌補(bǔ)了它們的缺點(diǎn)，即使斷電也仍然保存原先寫(xiě)入的數(shù)據(jù)。特別是閃存存儲(chǔ)器能提供高性能、低功耗、高可靠性以及移動(dòng)性。四、 只讀存儲(chǔ)器 只讀的意思是在它工作時(shí)只能讀出，不能寫(xiě)入。然而其中存儲(chǔ)的原始數(shù)據(jù)，必須在它工作以前寫(xiě)入。ROM分掩模ROM和可編程ROM兩類(lèi)，后者又分為一次性變成的PROM和多次變成的EPROM和E2PROM。 掩模ROM實(shí)際上是一個(gè)存儲(chǔ)內(nèi)容固定的ROM，由生產(chǎn)廠家提供產(chǎn)品。 EPROM叫做光擦除可編程可讀存儲(chǔ)器。E2PROM也寫(xiě)成EEPROM，叫做

8、電擦除可編程只讀存儲(chǔ)器。 FLASH存儲(chǔ)器也翻譯成閃存存儲(chǔ)器，它是高密度非易失性的讀寫(xiě)存儲(chǔ)器?；静僮鳎壕幊套x取擦除五、 主存儲(chǔ)器與CPU的連接六、 雙口RAM和多模塊存儲(chǔ)器 雙端口存儲(chǔ)器和多體交叉存儲(chǔ)器，前者采用空間并行技術(shù)，后者采用時(shí)間并行技術(shù)。 當(dāng)兩個(gè)端口的地址不相同時(shí)，在兩個(gè)端口上進(jìn)行讀寫(xiě)操作，一定不會(huì)發(fā)生沖突。 當(dāng)兩個(gè)端口同時(shí)存取存儲(chǔ)器同一存儲(chǔ)單元時(shí)，便發(fā)生讀寫(xiě)沖突。七、 高速緩沖存儲(chǔ)器（Cache）命中率：Nc表示cache完成存取的總次數(shù)，Nm表示主存完 、成存取的總次數(shù)，h定義命中率，則h=Nc/(Nc+Nm) tc表示命中時(shí)的cache訪(fǎng)問(wèn)時(shí)間，tm表示未命中時(shí)的主存訪(fǎng)問(wèn)時(shí)間

9、，1-h表示未命中率，則cache/主存系統(tǒng)的平均訪(fǎng)問(wèn)時(shí)間ta=htc+(1-h)tm 設(shè)r=tm/tc表示主存慢于cache的倍率，e表示訪(fǎng)問(wèn)效率，則有e=tc/ta=1/(r+(1-r)h)1 程序訪(fǎng)問(wèn)的局部性程序的局部性原理，即程序的地址訪(fǎng)問(wèn)流有很強(qiáng)的時(shí)序相關(guān)性，未來(lái)的訪(fǎng)問(wèn)模式與最近已發(fā)生的訪(fǎng)問(wèn)模式相似。根據(jù)這一局部性原理，把主存儲(chǔ)器中訪(fǎng)問(wèn)概率最高的內(nèi)容存放在Cache中，當(dāng)CPU需要讀取數(shù)據(jù)時(shí)就首先在Cache中查找是否有所需內(nèi)容，如果有則直接從Cache中讀??；若沒(méi)有再?gòu)闹鞔嬷凶x取該數(shù)據(jù)，然后同時(shí)送往CPU和Cache。2Cache的基本工作原理當(dāng)CPU讀取主存中一個(gè)字時(shí)，便發(fā)出此字

10、的內(nèi)存地址到cache和主存。此時(shí)cache控制邏輯依據(jù)地址判斷此字當(dāng)前是否在cache中：若是，此字立即傳送給CPU；若非，則用主存讀周期把此字從主存讀出送到CPU，與此同時(shí)，把含有這個(gè)字的整個(gè)數(shù)據(jù)塊讀出送到cache中。分配給cache的地址存放在一個(gè)相聯(lián)存儲(chǔ)器CAM中，它是按內(nèi)容尋址的存儲(chǔ)器。3Cache和主存之間的映射方式全相聯(lián)映射方式直接映射方式組相聯(lián)映射方式4Cache中主存塊的替換算法最不經(jīng)常使用LFU算法近期最少使用LRU算法隨即替換5Cache寫(xiě)策略寫(xiě)回法：當(dāng)CPU寫(xiě)cache命中時(shí)，只修改cache的內(nèi)容，而不立即寫(xiě)入主存；只有當(dāng)此行被換出時(shí)才寫(xiě)回主存。全寫(xiě)法：當(dāng)寫(xiě)cach

11、e命中時(shí)，cache與主存同時(shí)發(fā)生寫(xiě)修改，因而較好地維護(hù)了cache與主存內(nèi)容的一致性。寫(xiě)一次法：寫(xiě)命中與寫(xiě)未命中的處理方法與寫(xiě)回法基本相同，只是第一次寫(xiě)命中時(shí)要同時(shí)寫(xiě)入主存。Chapter4 指令系統(tǒng)一、 指令格式 指令是計(jì)算機(jī)執(zhí)行的某種操作的命令。 一臺(tái)計(jì)算機(jī)所有機(jī)器指令的集合，成為這臺(tái)計(jì)算機(jī)的指令系統(tǒng)?；驹瓌t 四個(gè)特性1 指令的基本格式指令格式是指令字用二進(jìn)制代碼表示的結(jié)構(gòu)形式，通常由操作碼字段和地址碼字段組成。操作碼字段表征指令的操作特性與功能，而地址碼字段通常指定參與操作的操作數(shù)地址。2 定長(zhǎng)操作碼指令格式指令格式的分析二、 指令的尋址方式當(dāng)采用地址指定方式時(shí)，形成操作數(shù)或指令地址

12、的方式，稱(chēng)為尋址方式。1 有效地址的概念有效地址EA是一16位無(wú)符號(hào)數(shù)，表示操作數(shù)所在單元到段首的距離即邏輯地址的偏移地址。 當(dāng)操作數(shù)是存放在存儲(chǔ)器中時(shí)，存儲(chǔ)器的存儲(chǔ)單元的物理地址有兩部分組成。一部分是偏移地址；一部分是段地址。在8086/8088的各種尋址方式中，尋找存儲(chǔ)單元所需的偏移地址可由各種成分組成，稱(chēng)為有效地址，用EA表示?？梢酝ㄟ^(guò)存儲(chǔ)器尋址方式獲得有效地址.2 數(shù)據(jù)尋址和指令尋址形成指令地址的方式，稱(chēng)為指令尋址方式。形成操作數(shù)地址的方式，稱(chēng)為數(shù)據(jù)尋址方式。3 常見(jiàn)的尋址方式指令的尋址方式：順序?qū)ぶ贩绞健⑻S尋址方式。 操作數(shù)基本尋址方式：隱含尋址、立即尋址、直接尋址EA=A、間接尋

13、址EA=(A)、寄存器尋址EA=R、寄存器間接尋址RA=(R)、偏移尋址EA=A+(R)、段尋址方式、堆棧尋址三、 CISC和RISC的基本概念 CISC復(fù)雜指令系統(tǒng)計(jì)算機(jī) RISC精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī) RISC特點(diǎn)：選取使用頻率最高的一些簡(jiǎn)單指令，指令條數(shù)少；指令長(zhǎng)度固定，指令格式種類(lèi)少，尋址方式種類(lèi)少；只有取數(shù)/存數(shù)指令訪(fǎng)問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。 CISC特點(diǎn)：指令心疼復(fù)雜龐大，指令數(shù)目一般多達(dá)2、3百條；尋址方式多；指令格式多；指令字長(zhǎng)不固定；可訪(fǎng)問(wèn)指令不加限制；各種指令使用頻率相差很大；各種指令執(zhí)行時(shí)間相差很大。Chapter5 中央處理器（CPU）一、 CPU的功能

14、和基本結(jié)構(gòu) 功能：指令控制、操作控制、時(shí)間控制、數(shù)據(jù)加工 組成：運(yùn)算器、cache、控制器二、 指令執(zhí)行過(guò)程取指令、分析指令、執(zhí)行指令取指令的任務(wù)是:根據(jù)程序計(jì)數(shù)器PC中的值從程序存儲(chǔ)器讀出現(xiàn)行指令,送到指令寄存器. 分析指令階段的任務(wù)是:將指令寄存器中的指令操作碼取出后進(jìn)行譯碼,分析其指令性質(zhì)。計(jì)算機(jī)執(zhí)行程序的過(guò)程實(shí)際上就是逐條指令地重復(fù)上述操作過(guò)程,直至遇到停機(jī)指令可循環(huán)等待指令。三、 數(shù)據(jù)通路的功能和基本結(jié)構(gòu)數(shù)據(jù)通路：數(shù)據(jù)在功能部件之間傳送的路徑稱(chēng)為數(shù)據(jù)通路。運(yùn)算器與各寄存器之間的傳送路徑就是中央處理器內(nèi)部數(shù)據(jù)通路。“數(shù)據(jù)通路”描述了信息從什么地方開(kāi)始，中間經(jīng)過(guò)哪個(gè)寄存器或多路開(kāi)關(guān)，最后

15、傳送到哪個(gè)寄存器，都要加以控制。 建立數(shù)據(jù)通路的任務(wù)，是由“操作控制部件”來(lái)完成。數(shù)據(jù)通路的功能是實(shí)現(xiàn)CPU內(nèi)部的運(yùn)算器和寄存器以及寄存器之間的數(shù)據(jù)交換。數(shù)據(jù)通路的基本結(jié)構(gòu)主要有兩種方式：CPU內(nèi)部總線(xiàn)方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結(jié)構(gòu)比較簡(jiǎn)單，但是數(shù)據(jù)傳輸存在較多的沖突現(xiàn)象，性能較低，如果連接各部件的總線(xiàn)只有一條，則稱(chēng)單總線(xiàn)結(jié)構(gòu)；如果CPU中有兩條或更多的總線(xiàn)，則構(gòu)成雙總線(xiàn)結(jié)構(gòu)和多總線(xiàn)結(jié)構(gòu)。在雙總線(xiàn)或多總線(xiàn)結(jié)構(gòu)中，數(shù)據(jù)的傳遞可以同時(shí)進(jìn)行。專(zhuān)用數(shù)據(jù)通路方式（不采用CPU內(nèi)部總線(xiàn)方式）：根據(jù)指令執(zhí)行過(guò)程中的數(shù)據(jù)和地址的流動(dòng)放心安排連接線(xiàn)路，避免使用共享的

16、總線(xiàn)，性能比較高，但硬件量大。四、 控制器的功能和工作原理1 硬布線(xiàn)控制器由門(mén)電路和觸發(fā)器構(gòu)成的復(fù)雜屬性邏輯網(wǎng)絡(luò)2 微程序控制器主要由控制存儲(chǔ)器、微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。其中微指令寄存器分微地址寄存器和微命令寄存器兩部分。微命令：控制部件通過(guò)控制線(xiàn)想執(zhí)行部件發(fā)出各種控制命令。微指令：在機(jī)器一個(gè)CPU周期中，一組實(shí)現(xiàn)一定操作工呢的微命令的組合，構(gòu)成一條微指令。微程序：一條極其指令的功能使用許多條微指令組成的序列來(lái)實(shí)現(xiàn)的，這個(gè)位置了序列通常叫做微程序。微指令編碼方法：直接表示法、編碼表示法、混合表示法微地址的形成方法：計(jì)數(shù)器方式、多路轉(zhuǎn)移方式五、 指令流水線(xiàn)1 指令流水線(xiàn)的基本概念

17、指指令步驟的并行。將指令流的處理過(guò)程劃分為取指令、譯碼、取操作數(shù)、執(zhí)行、寫(xiě)回等幾個(gè)并行處理的過(guò)程段。2 超標(biāo)量和動(dòng)態(tài)流水線(xiàn)的基本概念超標(biāo)量流水線(xiàn)是pentuim系統(tǒng)結(jié)構(gòu)的核心。它由U和V兩條指令流水線(xiàn)構(gòu)成，每條流水線(xiàn)都有自己的ALU、地址生成線(xiàn)路、與數(shù)據(jù)cache的接口。Chapter6 總線(xiàn)一、 總線(xiàn)概述1 總線(xiàn)的基本概念總線(xiàn)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共道路。2 總線(xiàn)的分類(lèi) CPU內(nèi)部鏈接各寄存器及運(yùn)算部件之間的總線(xiàn)，稱(chēng)為內(nèi)部總線(xiàn) CPU通計(jì)算機(jī)系統(tǒng)的其他高速功能部件，稱(chēng)系統(tǒng)總線(xiàn) 中低速I(mǎi)/O設(shè)備之間互相連接的總線(xiàn)，稱(chēng)為I/O總線(xiàn)。3 總線(xiàn)的組成及性能

18、指標(biāo)分為四部分：數(shù)據(jù)傳送總線(xiàn)、仲裁總線(xiàn)、中斷和同步總線(xiàn)、公用線(xiàn)特性：物理特性(總線(xiàn)的物理連接方式)、功能特性(總線(xiàn)中每一根線(xiàn)的功能)、電氣特性(每一根線(xiàn)上信號(hào)的傳遞方向及有效電平范圍)、時(shí)間特性(定義了每根線(xiàn)在什么時(shí)候有效)二、 總線(xiàn)仲裁1 集中仲裁方式集中式仲裁中每個(gè)功能模塊有兩條線(xiàn)連到總線(xiàn)控制器：一條是送往仲裁器的總線(xiàn)請(qǐng)求信號(hào)線(xiàn)BR，一條是仲裁器送出的總線(xiàn)授權(quán)信號(hào)線(xiàn)BG。分三種方式：鏈?zhǔn)讲樵?xún)方式、計(jì)數(shù)器定時(shí)查詢(xún)方式、獨(dú)立請(qǐng)求方式2 分布仲裁方式分布式仲裁不需要集中的總線(xiàn)仲裁器，每個(gè)潛在的主方功能模塊都有自己的仲裁號(hào)和仲裁器。三、 總線(xiàn)操作和定時(shí)總線(xiàn)的傳送過(guò)程：請(qǐng)求總線(xiàn)、總線(xiàn)仲裁、尋址、信息

19、傳送、狀態(tài)返回。 所謂定時(shí)，是指時(shí)間出現(xiàn)在總線(xiàn)上的時(shí)序關(guān)系。1 同步定時(shí)方式時(shí)間出現(xiàn)在總線(xiàn)上的時(shí)刻由總線(xiàn)時(shí)鐘信號(hào)來(lái)決定，總線(xiàn)周期的長(zhǎng)度是固定的2 異步定時(shí)方式后一事件出現(xiàn)在總線(xiàn)上的時(shí)刻取決于前一事件的出現(xiàn)，即建立在應(yīng)答式或互鎖機(jī)制基礎(chǔ)上，不需要統(tǒng)一的公共時(shí)鐘信號(hào)。四、 總線(xiàn)標(biāo)準(zhǔn)支持的四類(lèi)數(shù)據(jù)傳送模式：讀寫(xiě)操作、塊傳送操作、寫(xiě)后讀.讀修改寫(xiě)操作、廣播.廣集操作PCI總線(xiàn)標(biāo)準(zhǔn)：不依附于某個(gè)處理器的局部總線(xiàn)，支持10中外設(shè)，并能在高時(shí)鐘平率下保持高性能，總線(xiàn)時(shí)鐘頻率為33.3MHz/66MHz，最大數(shù)據(jù)傳輸速率133MB/S，采用時(shí)鐘同步方式，與CPU及時(shí)時(shí)鐘頻率無(wú)關(guān)，總線(xiàn)寬度32位(5V)/64位

20、(3.3V)，能自動(dòng)識(shí)別外設(shè)。總線(xiàn)具有與處理器和存儲(chǔ)器子系統(tǒng)完全并行操作的能力，具有隱含的中央仲裁系統(tǒng)，采用多路復(fù)用方式(地址線(xiàn)和數(shù)據(jù)線(xiàn))減少了引腳數(shù)，支持64位尋址，具有完全的多總線(xiàn)主控能力。InfiniBand標(biāo)準(zhǔn)：針對(duì)處理器和只能I/O設(shè)備之間數(shù)據(jù)流而提出的一種新體系結(jié)構(gòu)，用于在服務(wù)器中取代PCI總線(xiàn)，采用InfiniBand結(jié)構(gòu)將允許服務(wù)器提供更高的帶寬和可擴(kuò)展能力，冰增強(qiáng)了存儲(chǔ)設(shè)備擴(kuò)充的靈活性。InfiniBand允許服務(wù)器，遠(yuǎn)程存儲(chǔ)器，其他網(wǎng)絡(luò)設(shè)備接入到一個(gè)由開(kāi)關(guān)和鏈路組成的中央開(kāi)關(guān)網(wǎng)帶，課連接多達(dá)64000個(gè)服務(wù)器，存儲(chǔ)系統(tǒng)和網(wǎng)絡(luò)設(shè)備Chapter7 輸入輸出(I/O)系統(tǒng)一、

21、I/O系統(tǒng)的基本概念二、 外部設(shè)備外圍設(shè)備：除了CPU和主存1 輸入設(shè)備：鍵盤(pán)、鼠標(biāo)2 輸出設(shè)備：顯示器、打印機(jī)3 外存儲(chǔ)器：硬盤(pán)存儲(chǔ)器、光盤(pán)存儲(chǔ)器三、 I/O接口(I/O控制器)1 I/O接口的功能和基本結(jié)構(gòu)2 I/O端口及其編址四、 I/O方式1 程序查詢(xún)方式：CPU管理I/O設(shè)備最簡(jiǎn)單方式，數(shù)據(jù)在CPU和外圍設(shè)備之間的傳送完全依靠計(jì)算機(jī)程序控制2 程序中斷方式：中斷：是外圍設(shè)備用來(lái)主動(dòng)通知CPU，準(zhǔn)備送出輸入數(shù)據(jù)或接收輸出數(shù)據(jù)的一種方法。響應(yīng)過(guò)程：當(dāng)一個(gè)中斷發(fā)生時(shí)，CPU暫停它的現(xiàn)行程序，而轉(zhuǎn)向中斷處理程序，從而可以輸入或輸出一個(gè)數(shù)據(jù)。中斷處理過(guò)程：當(dāng)中斷處理完畢后，CPU又返回到它原來(lái)

22、的任務(wù)，并從它停止的地方開(kāi)始執(zhí)行程序。多重中斷和中斷屏蔽中斷方式一般用于隨機(jī)出現(xiàn)的任務(wù)，并且一旦提出要求，應(yīng)立即進(jìn)行。3 DMA方式：是一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器組成：內(nèi)存地址計(jì)數(shù)器、字計(jì)數(shù)器、數(shù)據(jù)緩沖寄存器、DMA請(qǐng)求標(biāo)志、控制/狀態(tài)邏輯、中斷機(jī)構(gòu)4 通道方式：通道是一個(gè)特殊功能的處理器。通道與CPU分時(shí)使用內(nèi)存，實(shí)現(xiàn)了CPU內(nèi)部的數(shù)據(jù)處理與I/O設(shè)備的平行工作。通道分選擇通道和多路通道。二、選擇題練習(xí)1、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是C。A.階符與數(shù)符相同為規(guī)格化數(shù)B.階符與數(shù)符相異為規(guī)格化數(shù)C.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異為規(guī)格化數(shù)

23、D.數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同為規(guī)格化數(shù)2、16位字長(zhǎng)的定點(diǎn)數(shù)，采用2的補(bǔ)碼形式表示時(shí),所能表示的整數(shù)范圍是C。A.-215+（215-1）B.-（2151）+（2151）C.-（215+1）+215D.-215+2153、 容量是128M*32的內(nèi)存，若以字節(jié)編址，至少需要B根地址線(xiàn)。A.16B.29C.27D.324、某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是B。A、064KB、032KC、064KBD、032KB5、主存貯器和CPU之間增加cache的目的是B。A.擴(kuò)大主存貯器的容量B.解決CPU和主存之間的速度匹配問(wèn)題C.擴(kuò)大CPU中通用寄存器的數(shù)

24、量D.既擴(kuò)大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量6、以某個(gè)寄存器的內(nèi)容為操作數(shù)地址的尋址方式稱(chēng)為D尋址。A.直接B.間接C.寄存器直接D.寄存器間接7、 在cache的映射方式中不需要替換策略的是B方式。A.全相聯(lián)映射B.直接映射C.組相聯(lián)映射8、 在CPU中跟蹤指令后繼地址的寄存器是B。A主存地址寄存器B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器9、.微程序控制器中，機(jī)器指令與微指令的關(guān)系是B。A.每一條機(jī)器指令由一條微指令來(lái)執(zhí)行B.每一條機(jī)器指令由一段微程序來(lái)解釋執(zhí)行C.每一段機(jī)器指令組成的程序可由一條微指令來(lái)執(zhí)行D.每一條微指令由機(jī)器指令來(lái)解釋執(zhí)行10、微程序控制存儲(chǔ)器容量為128X36

25、位，測(cè)試條件有4個(gè)，微指令采用水平格式，則對(duì)應(yīng)的3個(gè)字段長(zhǎng)度分配是C。A.控制字段29位，測(cè)試字段2位，微地址字段5位B.控制字段26位，測(cè)試字段4位，微地址字段6位C.控制字段25位，測(cè)試字段4位，微地址字段7位D.控制字段26位，測(cè)試字段2位，微地址字段8位11、 SRAM芯片，存儲(chǔ)容量為64K×16位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為D。A64，16B16，64C64，8D16，6。12、四片74181ALU和一片74182CLA器件相配合，具有如下進(jìn)位傳送功能B。A.行波進(jìn)位B.組內(nèi)先行進(jìn)位，組間先行進(jìn)位C.組內(nèi)先行進(jìn)位，組間行波進(jìn)位D.組內(nèi)行波進(jìn)位，組間先行進(jìn)位13、以下四種類(lèi)

26、型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù)據(jù)傳輸率最高的是B。A.DRAMB.SRAMC.閃速存儲(chǔ)器D.EPROM14、相聯(lián)存儲(chǔ)器是按C進(jìn)行尋址的存儲(chǔ)器。A地址指定方式B堆棧存取方式C內(nèi)容指定方式D地址指定與堆棧存取方式結(jié)合15、操作控制器的功能是D。A.產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以解釋執(zhí)行該指令16、 以下四種類(lèi)型指令中，執(zhí)行時(shí)間最長(zhǎng)的是C。A.RR型指令(最短)B.RS型指令CSS型指令D.程序控制指令17、在多級(jí)存儲(chǔ)體系中，“cache主存”結(jié)構(gòu)的作用是解決D的問(wèn)題。A.主存容量

27、不足B.主存與輔存速度不匹配C.輔存與CPU速度不匹配D.主存與CPU速度不匹配19、程序控制類(lèi)指令的功能是D。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序20 由于CPU內(nèi)部的操作速度較快，而CPU訪(fǎng)問(wèn)一次主存所花的時(shí)間較長(zhǎng)，因此機(jī)器周期通常用A來(lái)規(guī)定。A.主存中讀取一個(gè)指令字的最短時(shí)間B.主存中讀取一個(gè)數(shù)據(jù)字的最長(zhǎng)時(shí)間C.主存中寫(xiě)入一個(gè)數(shù)據(jù)字的平均時(shí)間D.主存中取一個(gè)數(shù)據(jù)字的平均時(shí)間21、某機(jī)字長(zhǎng)32位，其中1位符號(hào)位，31位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大正整數(shù)是A。A.+（231-1）B.+（230-1）C

28、.+231D.+23222、在定點(diǎn)運(yùn)算器中，無(wú)論采用雙符號(hào)位還是單符號(hào)位，必須有C，它一般用來(lái)實(shí)現(xiàn)。A.譯碼電路與非門(mén)B.編碼電路或非門(mén)C.溢出判斷電路異或門(mén)D.移位電路與或非門(mén)23、雙端口存儲(chǔ)器所以能高速進(jìn)行讀寫(xiě)，是因?yàn)椴捎肂。A.高速芯片B.兩套相互獨(dú)立的讀寫(xiě)電路C.流水技術(shù)D.新型器件24、某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為4MB，若按字編址，它的尋址范圍是A。A.0-1MB.0-4MBC.0-4MD.0-1MB25、寄存器間接尋址方式中，操作數(shù)處在B。A.通用寄存器B.主存單元C.程序計(jì)數(shù)器D.堆棧26、存貯單元是指B。A.存放一個(gè)二進(jìn)制信息位的存貯元B.存放一個(gè)機(jī)器字的所有存貯元集合C

29、.存放一個(gè)字節(jié)的所有存貯元集合D.存放兩個(gè)字節(jié)的所有存貯元集合27、 計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64K，若按字編址，那么它的尋址范圍是B。A.064KB.032KC.064KBD.032KB28、 對(duì)于對(duì)某個(gè)寄存器中操作數(shù)的尋址方式稱(chēng)為C尋址。A.直接B.間接C.寄存器直接D.寄存器間接29、 沒(méi)有外存貯器的計(jì)算機(jī)監(jiān)控程序可以存放在B。ARAMBROMCRAM和ROMDCPU30、 定點(diǎn)二進(jìn)制運(yùn)算其中，減法運(yùn)算一般通過(guò)D來(lái)實(shí)現(xiàn)A原碼運(yùn)算的二進(jìn)制減法器B補(bǔ)碼運(yùn)算的二進(jìn)制減法器C補(bǔ)碼運(yùn)算的十進(jìn)制加法器D補(bǔ)碼運(yùn)算的二進(jìn)制加法器32、 指令系統(tǒng)中采用不同尋址方式的目的主要是B。A實(shí)現(xiàn)存貯程序和程

30、序控制B縮短指令長(zhǎng)度，擴(kuò)大尋址空間，提高編程靈活性C可以直接訪(fǎng)問(wèn)外存D提供擴(kuò)展操作碼的可能并降低指令譯碼難度33、 用16位字長(zhǎng)（其中一位符號(hào)位）表示定點(diǎn)小數(shù)時(shí)，所能表示的數(shù)值范圍是C。A.0N1-2-（16+1）B.0N1-2-16C.0N1-2-（16-1）D.0N134、 運(yùn)算器雖有許多部件組成，但核心部件是B。A.數(shù)據(jù)總線(xiàn)B.算術(shù)邏輯運(yùn)算單元C.多路開(kāi)關(guān)D.累加寄存器35、為確定下一條微指令的地址，通常采用斷定方式，其基本思想是C。A.用程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址B.用微程序計(jì)數(shù)器PC來(lái)產(chǎn)生后繼微指令地址C.通過(guò)微指令順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼

31、微指令地址D.通過(guò)指令中指定一個(gè)專(zhuān)門(mén)字段來(lái)控制產(chǎn)生后繼微指令地址36、 單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)以外，另一個(gè)數(shù)常需采用C。A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間接尋址方式37、某DRAM芯片，其存儲(chǔ)容量為512K×8位，該芯片的地址線(xiàn)和數(shù)據(jù)線(xiàn)數(shù)目為D。A8，512 B512，8 C18，8 D19，838、在機(jī)器數(shù)B中，零的表示是唯一的 B。A原碼B補(bǔ)碼C移碼D反碼39、微程序控制器中，機(jī)器指令與微指令的關(guān)系是B。A每一條機(jī)器指令由一條微指令來(lái)執(zhí)行；B每一條機(jī)器指令由一段用微指令編成的微程序來(lái)解釋執(zhí)行；C一段機(jī)器指令組成的程序可由

32、一條微指令來(lái)執(zhí)行；D一條微指令由若干條機(jī)器指令組成；40、 原碼乘法是（ ）。A、先取操作數(shù)絕對(duì)值相乘，符號(hào)位單獨(dú)處理B、用原碼表示操作數(shù)，然后直接相乘C、被乘數(shù)用原碼表示，乘數(shù)取絕對(duì)值，然后相乘D、乘數(shù)用原碼表示，被乘數(shù)取絕對(duì)值，然后相乘三、填空題練習(xí)1、真值為1011011則它的原碼為11011011.2.微程序控制器主要由控制儲(chǔ)存器，微指令寄存器和地址轉(zhuǎn)移邏輯三大部分組成。3、 流水線(xiàn)CPU存在的主要問(wèn)題是相關(guān)沖突，主要包括資源相關(guān)、數(shù)據(jù)相關(guān)、和控制相關(guān)4、Cache的地址映射方式有全相連方式、直接方式和組相連方式映射方式。5、128K*8的DRAM芯片內(nèi)部采用行列相等的雙譯碼結(jié)構(gòu)，則共

33、有10行和10列，若單元刷新間隔不超過(guò)2mm，采用異步刷新方式，則刷新信號(hào)的間隔是1.95S。6、虛擬存貯器通常由主存和外存兩級(jí)存貯系統(tǒng)組成。為了在一臺(tái)特定的機(jī)器上執(zhí)行程序，必須把邏輯地址映射到這臺(tái)機(jī)器主存貯器的物理地址空間上，這個(gè)過(guò)程稱(chēng)為地址映射。7、并行處理技術(shù)已經(jīng)成為計(jì)算機(jī)技術(shù)發(fā)展的主流。從原理上概括，主要有三種形式：時(shí)間并行、空間并行和時(shí)間并行+空間并行。8、操作控制器依據(jù)指令操作譯碼信號(hào)、時(shí)序信號(hào)和狀態(tài)條件信號(hào)來(lái)產(chǎn)生控制命令信號(hào)的。9、指令的尋指方式有順序?qū)ぶ负吞S尋指兩種。10、為了兼顧速度、容量和價(jià)格的要求，計(jì)算機(jī)存儲(chǔ)體系一般由高速緩存器、主存儲(chǔ)器和外存儲(chǔ)器組成三級(jí)存儲(chǔ)系統(tǒng)。11

34、、硬布線(xiàn)控制器的基本思想是:某一微操作控制信號(hào)是指令操作碼譯碼輸出,時(shí)序信號(hào)和狀態(tài)條件信號(hào)的邏輯函數(shù).12、 CPU周期也稱(chēng)為機(jī)器周期；一個(gè)CPU周期包含若干個(gè)時(shí)鐘周期。任何一條指令的指令周期至少需要兩個(gè)CPU周期。13、移碼表示法主要用于表示.浮點(diǎn)數(shù)的階碼，以利于比較兩個(gè)的大小和操作。14、微程序設(shè)計(jì)技術(shù)是利用軟件方法設(shè)計(jì)硬件的一門(mén)技術(shù)。具有規(guī)整性、可維護(hù)性、靈活性等一系列優(yōu)點(diǎn)。15、廣泛使用的SRAM和DRAM都是半導(dǎo)體隨機(jī)讀寫(xiě)存儲(chǔ)器。前者的速度比后者快，但集成度不如后者高。16、形成指令地址的方式，稱(chēng)為指令尋址方式，有順序?qū)ぶ泛吞S尋址。17、CPU從內(nèi)存取出一條指令并執(zhí)行這條指令的時(shí)間

35、和稱(chēng)為指令周期。由于各種指令的操作功能不同，各種指令的指令周期是不盡相同的。18 、個(gè)定點(diǎn)數(shù)由符合和尾數(shù)兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有純小數(shù)和純整數(shù)之分。19、總線(xiàn)是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通道。20、主存與cache的地址映射有全相連方式、直接方式、組相連方式三種方式。其中組相連方式適度地兼顧了前二者的優(yōu)點(diǎn)，又盡量避免其缺點(diǎn)，從靈活性、命中率、硬件投資來(lái)說(shuō)較為理想。21、并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)步驟和階段。概括起來(lái)，主要有三種形式時(shí)間并行；空間并行；時(shí)間+空間并行。22、Cache是一種高速存儲(chǔ)器，是

36、為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，指令與數(shù)據(jù)分設(shè)體系。23、設(shè)D為指令中的形式地址，I為基址寄存器，PC為程序計(jì)數(shù)器。若有效地址E=（PC）+D，則為相對(duì)尋址方式；若E=（I）+D，則為基址；若為相對(duì)間接尋址方式，則有效地址為E=(PC)+D。24、在進(jìn)行浮點(diǎn)加減法運(yùn)算時(shí)，需要完成0操作數(shù)檢查、尾數(shù)求和、比較階碼并完成對(duì)階、合入處理和結(jié)果規(guī)格化等步驟。25、動(dòng)態(tài)半導(dǎo)體存貯器的刷新一般有.集中式、分散式和異步式三種方式。26、CPU中至少有如下六類(lèi)寄存器指令寄存器，程序計(jì)數(shù)器，地址寄存器，通用寄存器，狀態(tài)條件寄存器，緩沖寄存器。27、CPU從

37、存放程序的內(nèi)存中取出一條指令并執(zhí)行這條指令的時(shí)間和稱(chēng)為指令周期。由于各種指令的操作功能不同，各種指令的時(shí)間和是不同的，但在流水線(xiàn)CPU中要力求做到。28、在計(jì)算機(jī)系統(tǒng)中，CPU對(duì)外圍設(shè)備的管理處程序查詢(xún)方式、程序中斷方式外，還有直接內(nèi)存（DMA）方式，通道方式，和外圍處理機(jī)方式。29、微程序控制器主要由控制存儲(chǔ)器、微指令寄存器、地址轉(zhuǎn)移邏輯三大部分組成。30、CPU中，保存當(dāng)前正在執(zhí)行的指令的寄存器為指令寄存器，保存當(dāng)前正在執(zhí)行的指令的地址的寄存器為程序計(jì)算器，保存CPU訪(fǎng)存地址的寄存器為地址寄存器。31、（26）16（63）16（135）8的值是BAH。32、正數(shù)補(bǔ)碼算術(shù)移位時(shí)，符號(hào)位不變，

38、空位補(bǔ)0。負(fù)數(shù)補(bǔ)碼算術(shù)左移時(shí)，符號(hào)位不變，低位補(bǔ)0。負(fù)數(shù)補(bǔ)碼算術(shù)右移時(shí)，符號(hào)位不變，高位補(bǔ)1，低位舍去。33、按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括 保護(hù)現(xiàn)場(chǎng) 、 開(kāi)中斷 、 設(shè)備服務(wù)|。 恢復(fù)現(xiàn)場(chǎng) 和中斷返回幾部分。第1章 計(jì)算機(jī)系統(tǒng)概論1. 什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個(gè)更重要？解：計(jì)算機(jī)系統(tǒng)：由計(jì)算機(jī)硬件系統(tǒng)和軟件系統(tǒng)組成的綜合體。計(jì)算機(jī)硬件：指計(jì)算機(jī)中的電子線(xiàn)路和物理裝置。計(jì)算機(jī)軟件：計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。2. 如何理解計(jì)算機(jī)的層次結(jié)構(gòu)？答：計(jì)算機(jī)硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計(jì)算機(jī)系統(tǒng)的三個(gè)層次

39、結(jié)構(gòu)。（1）硬件系統(tǒng)是最內(nèi)層的，它是整個(gè)計(jì)算機(jī)系統(tǒng)的基礎(chǔ)和核心。（2）系統(tǒng)軟件在硬件之外，為用戶(hù)提供一個(gè)基本操作界面。（3）應(yīng)用軟件在最外層，為用戶(hù)提供解決具體問(wèn)題的應(yīng)用系統(tǒng)界面。通常將硬件系統(tǒng)之外的其余層稱(chēng)為虛擬機(jī)。各層次之間關(guān)系密切，上層是下層的擴(kuò)展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對(duì)的。3. 說(shuō)明高級(jí)語(yǔ)言、匯編語(yǔ)言和機(jī)器語(yǔ)言的差別及其聯(lián)系。答：機(jī)器語(yǔ)言是計(jì)算機(jī)硬件能夠直接識(shí)別的語(yǔ)言，匯編語(yǔ)言是機(jī)器語(yǔ)言的符號(hào)表示，高級(jí)語(yǔ)言是面向算法的語(yǔ)言。高級(jí)語(yǔ)言編寫(xiě)的程序（源程序）處于最高層，必須翻譯成匯編語(yǔ)言，再由匯編程序匯編成機(jī)器語(yǔ)言（目標(biāo)程序）之后才能被執(zhí)行。5. 馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

40、解：馮諾依曼計(jì)算機(jī)的特點(diǎn)是：P8l 計(jì)算機(jī)由運(yùn)算器、控制器、存儲(chǔ)器、輸入設(shè)備、輸出設(shè)備五大部件組成；l 指令和數(shù)據(jù)以同同等地位存放于存儲(chǔ)器內(nèi)，并可以按地址訪(fǎng)問(wèn)；l 指令和數(shù)據(jù)均用二進(jìn)制表示；l 指令由操作碼、地址碼兩大部分組成，操作碼用來(lái)表示操作的性質(zhì)，地址碼用來(lái)表示操作數(shù)在存儲(chǔ)器中的位置；l 指令在存儲(chǔ)器中順序存放，通常自動(dòng)順序取出執(zhí)行；l 機(jī)器以運(yùn)算器為中心（原始馮諾依曼機(jī)）。 計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有： 機(jī)器字長(zhǎng)：指CPU一次能處理的數(shù)據(jù)的位數(shù)。通常與CPU的寄存器的位數(shù)有關(guān)，字長(zhǎng)越長(zhǎng)，數(shù)的表示范圍越大，精度也越高。機(jī)器字長(zhǎng)也會(huì)影響計(jì)算機(jī)的運(yùn)算速度。數(shù)據(jù)通路寬度：數(shù)據(jù)總線(xiàn)一次能并行傳送

41、的數(shù)據(jù)位數(shù)。存儲(chǔ)容量：指能存儲(chǔ)信息的最大容量，通常以字節(jié)來(lái)衡量。一般包含主存容量和輔存容量。運(yùn)算速度：通常用MIPS（每秒百萬(wàn)條指令）、MFLOPS（每秒百萬(wàn)次浮點(diǎn)運(yùn)算）或CPI（執(zhí)行一條指令所需的時(shí)鐘周期數(shù)）來(lái)衡量。CPU執(zhí)行時(shí)間是指CPU對(duì)特定程序的執(zhí)行時(shí)間。主頻：機(jī)器內(nèi)部主時(shí)鐘的運(yùn)行頻率，是衡量機(jī)器速度的重要參數(shù)。吞吐量：指流入、處理和流出系統(tǒng)的信息速率。它主要取決于主存的存取周期。響應(yīng)時(shí)間：計(jì)算機(jī)系統(tǒng)對(duì)特定事件的響應(yīng)時(shí)間，如實(shí)時(shí)響應(yīng)外部中斷的時(shí)間等。7. 解釋下列概念：主機(jī)、CPU、主存、存儲(chǔ)單元、存儲(chǔ)元件、存儲(chǔ)基元、存儲(chǔ)元、存儲(chǔ)字、存儲(chǔ)字長(zhǎng)、存儲(chǔ)容量、機(jī)器字長(zhǎng)、指令字長(zhǎng)。解：P9-1

42、0 主機(jī)：是計(jì)算機(jī)硬件的主體部分，由CPU和主存儲(chǔ)器MM合成為主機(jī)。 CPU：中央處理器，是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器和控制器組成；（早期的運(yùn)算器和控制器不在同一芯片上，現(xiàn)在的CPU內(nèi)除含有運(yùn)算器和控制器外還集成了CACHE）。 主存：計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲(chǔ)器，為計(jì)算機(jī)的主要工作存儲(chǔ)器，可隨機(jī)存?。挥纱鎯?chǔ)體、各種邏輯部件及控制電路組成。 存儲(chǔ)單元：可存放一個(gè)機(jī)器字并具有特定存儲(chǔ)地址的存儲(chǔ)單位。 存儲(chǔ)元件：存儲(chǔ)一位二進(jìn)制信息的物理元件，是存儲(chǔ)器中最小的存儲(chǔ)單位，又叫存儲(chǔ)基元或存儲(chǔ)元，不能單獨(dú)存取。 存儲(chǔ)字：一個(gè)存儲(chǔ)單

43、元所存二進(jìn)制代碼的邏輯單位。 存儲(chǔ)字長(zhǎng)：一個(gè)存儲(chǔ)單元所存儲(chǔ)的二進(jìn)制代碼的總位數(shù)。 存儲(chǔ)容量：存儲(chǔ)器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開(kāi)描述）。 機(jī)器字長(zhǎng)：指CPU一次能處理的二進(jìn)制數(shù)據(jù)的位數(shù)，通常與CPU的寄存器位數(shù)有關(guān)。 指令字長(zhǎng)：機(jī)器指令中二進(jìn)制代碼的總位數(shù)。8. 解釋下列英文縮寫(xiě)的中文含義：CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS解：全面的回答應(yīng)分英文全稱(chēng)、中文名、功能三部分。CPU：Central Processing Unit，中央處理機(jī)（器），是計(jì)算機(jī)硬件的核心部件，主

44、要由運(yùn)算器和控制器組成。PC：Program Counter，程序計(jì)數(shù)器，其功能是存放當(dāng)前欲執(zhí)行指令的地址，并可自動(dòng)計(jì)數(shù)形成下一條指令地址。IR：Instruction Register，指令寄存器，其功能是存放當(dāng)前正在執(zhí)行的指令。CU：Control Unit，控制單元（部件），為控制器的核心部件，其功能是產(chǎn)生微操作命令序列。ALU：Arithmetic Logic Unit，算術(shù)邏輯運(yùn)算單元，為運(yùn)算器的核心部件，其功能是進(jìn)行算術(shù)、邏輯運(yùn)算。ACC：Accumulator，累加器，是運(yùn)算器中既能存放運(yùn)算前的操作數(shù)，又能存放運(yùn)算結(jié)果的寄存器。MQ：Multiplier-Quotient Reg

45、ister，乘商寄存器，乘法運(yùn)算時(shí)存放乘數(shù)、除法時(shí)存放商的寄存器。X：此字母沒(méi)有專(zhuān)指的縮寫(xiě)含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來(lái)存放操作數(shù)；MAR：Memory Address Register，存儲(chǔ)器地址寄存器，在主存中用來(lái)存放欲訪(fǎng)問(wèn)的存儲(chǔ)單元的地址。MDR：Memory Data Register，存儲(chǔ)器數(shù)據(jù)緩沖寄存器，在主存中用來(lái)存放從某單元讀出、或要寫(xiě)入某存儲(chǔ)單元的數(shù)據(jù)。I/O：Input/Output equipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱(chēng)，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送。MIPS：Million Instruct

46、ion Per Second，每秒執(zhí)行百萬(wàn)條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位。第3章 存儲(chǔ)器1. 解釋概念：主存、輔存、Cache、RAM、SRAM、DRAM、ROM、PROM、EPROM、EEPROM、CDROM、Flash Memory。答：主存：主存儲(chǔ)器，用于存放正在執(zhí)行的程序和數(shù)據(jù)。CPU可以直接進(jìn)行隨機(jī)讀寫(xiě)，訪(fǎng)問(wèn)速度較高。輔存：輔助存儲(chǔ)器，用于存放當(dāng)前暫不執(zhí)行的程序和數(shù)據(jù)，以及一些需要永久保存的信息。Cache：高速緩沖存儲(chǔ)器，介于CPU和主存之間，用于解決CPU和主存之間速度不匹配問(wèn)題。RAM：半導(dǎo)體隨機(jī)存取存儲(chǔ)器，主要用作計(jì)算機(jī)中的主存。SRAM：靜態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)

47、器。DRAM：動(dòng)態(tài)半導(dǎo)體隨機(jī)存取存儲(chǔ)器。ROM：掩膜式半導(dǎo)體只讀存儲(chǔ)器。由芯片制造商在制造時(shí)寫(xiě)入內(nèi)容，以后只能讀出而不能寫(xiě)入。PROM：可編程只讀存儲(chǔ)器，由用戶(hù)根據(jù)需要確定寫(xiě)入內(nèi)容，只能寫(xiě)入一次。EPROM：紫外線(xiàn)擦寫(xiě)可編程只讀存儲(chǔ)器。需要修改內(nèi)容時(shí)，現(xiàn)將其全部?jī)?nèi)容擦除，然后再編程。擦除依靠紫外線(xiàn)使浮動(dòng)?xùn)艠O上的電荷泄露而實(shí)現(xiàn)。EEPROM：電擦寫(xiě)可編程只讀存儲(chǔ)器。CDROM：只讀型光盤(pán)。Flash Memory：閃速存儲(chǔ)器。或稱(chēng)快擦型存儲(chǔ)器。2. 計(jì)算機(jī)中哪些部件可以用于存儲(chǔ)信息？按速度、容量和價(jià)格/位排序說(shuō)明。答：計(jì)算機(jī)中寄存器、Cache、主存、硬盤(pán)可以用于存儲(chǔ)信息。按速度由高至低排序?yàn)椋?/p>

48、寄存器、Cache、主存、硬盤(pán)；按容量由小至大排序?yàn)椋杭拇嫫?、Cache、主存、硬盤(pán)；按價(jià)格/位由高至低排序?yàn)椋杭拇嫫?、Cache、主存、硬盤(pán)。3. 存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？答：存儲(chǔ)器的層次結(jié)構(gòu)主要體現(xiàn)在Cache-主存和主存-輔存這兩個(gè)存儲(chǔ)層次上。Cache-主存層次在存儲(chǔ)系統(tǒng)中主要對(duì)CPU訪(fǎng)存起加速作用，即從整體運(yùn)行的效果分析，CPU訪(fǎng)存速度加快，接近于Cache的速度，而尋址空間和位價(jià)卻接近于主存。主存-輔存層次在存儲(chǔ)系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲(chǔ)器其容量和位價(jià)接近于輔存，而速度接近于主存。綜合上述兩個(gè)存儲(chǔ)

49、層次的作用，從整個(gè)存儲(chǔ)系統(tǒng)來(lái)看，就達(dá)到了速度快、容量大、位價(jià)低的優(yōu)化效果。主存與CACHE之間的信息調(diào)度功能全部由硬件自動(dòng)完成。而主存與輔存層次的調(diào)度目前廣泛采用虛擬存儲(chǔ)技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部分通過(guò)軟硬結(jié)合的技術(shù)組成虛擬存儲(chǔ)器，程序員可使用這個(gè)比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時(shí)，再由軟、硬件自動(dòng)配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個(gè)層次上的調(diào)度或轉(zhuǎn)換操作對(duì)于程序員來(lái)說(shuō)都是透明的。4. 說(shuō)明存取周期和存取時(shí)間的區(qū)別。解：存取周期和存取時(shí)間的主要區(qū)別是：存取時(shí)間僅為完成一次操作的時(shí)間，而存取周期不僅包含操作時(shí)間，還包含操

50、作后線(xiàn)路的恢復(fù)時(shí)間。即：存取周期 = 存取時(shí)間 + 恢復(fù)時(shí)間5. 什么是存儲(chǔ)器的帶寬？若存儲(chǔ)器的數(shù)據(jù)總線(xiàn)寬度為32位，存取周期為200ns，則存儲(chǔ)器的帶寬是多少？解：存儲(chǔ)器的帶寬指單位時(shí)間內(nèi)從存儲(chǔ)器進(jìn)出信息的最大數(shù)量。存儲(chǔ)器帶寬 = 1/200ns ×32位 = 160M位/秒 = 20MB/秒 = 5M字/秒注意：字長(zhǎng)32位，不是16位。（注：1ns=10-9s）4章 指令系統(tǒng)。1. 零地址指令的操作數(shù)來(lái)自哪里？各舉一例說(shuō)明。答：零地址指令的操作數(shù)來(lái)自ACC，為隱含約定2. 對(duì)于二地址指令而言，操作數(shù)的物理地址可安排在什么地方？舉例說(shuō)明。答：對(duì)于二地址指令而言，操作數(shù)的物理地址可安

51、排在寄存器內(nèi)、指令中或內(nèi)存單元內(nèi)等。第5章 CPU的結(jié)構(gòu)和功能1. CPU有哪些功能？畫(huà)出其結(jié)構(gòu)框圖并簡(jiǎn)要說(shuō)明各個(gè)部件的作用。答：參考P328和圖8.2。2. 什么是指令周期？指令周期是否有一個(gè)固定值？為什么？解：指令周期是指取出并執(zhí)行完一條指令所需的時(shí)間。由于計(jì)算機(jī)中各種指令執(zhí)行所需的時(shí)間差異很大，因此為了提高CPU運(yùn)行效率，即使在同步控制的機(jī)器中，不同指令的指令周期長(zhǎng)度都是不一致的，也就是說(shuō)指令周期對(duì)于不同的指令來(lái)說(shuō)不是一個(gè)固定值。特權(quán)指令是由（  ）執(zhí)行的機(jī)器指令。    A  中斷程序    B 

52、 用戶(hù)程序    C  操作系統(tǒng)核心程序    D  I/O程序第6章 系統(tǒng)總線(xiàn)1. 什么是總線(xiàn)？總線(xiàn)傳輸有何特點(diǎn)？為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)具備什么特點(diǎn)？答：P41.總線(xiàn)是一種能由多個(gè)部件分時(shí)共享的公共信息傳送線(xiàn)路?？偩€(xiàn)傳輸?shù)奶攸c(diǎn)是：某一時(shí)刻只允許有一個(gè)部件向總線(xiàn)發(fā)送信息，但多個(gè)部件可以同時(shí)從總線(xiàn)上接收相同的信息。為了減輕總線(xiàn)負(fù)載，總線(xiàn)上的部件應(yīng)通過(guò)三態(tài)驅(qū)動(dòng)緩沖電路與總線(xiàn)連通。2. 總線(xiàn)如何分類(lèi)？什么是系統(tǒng)總線(xiàn)？系統(tǒng)總線(xiàn)又分為幾類(lèi)，它們各有何作用，是單向的，還是雙向的，它們與機(jī)器字長(zhǎng)、存儲(chǔ)字長(zhǎng)、存儲(chǔ)單元有何

53、關(guān)系？答：按照連接部件的不同，總線(xiàn)可以分為片內(nèi)總線(xiàn)、系統(tǒng)總線(xiàn)和通信總線(xiàn)。系統(tǒng)總線(xiàn)是連接CPU、主存、I/O各部件之間的信息傳輸線(xiàn)。系統(tǒng)總線(xiàn)按照傳輸信息不同又分為地址線(xiàn)、數(shù)據(jù)線(xiàn)和控制線(xiàn)。地址線(xiàn)是單向的，其根數(shù)越多，尋址空間越大，即CPU能訪(fǎng)問(wèn)的存儲(chǔ)單元的個(gè)數(shù)越多；數(shù)據(jù)線(xiàn)是雙向的，其根數(shù)與存儲(chǔ)字長(zhǎng)相同，是機(jī)器字長(zhǎng)的整數(shù)倍。3. 常用的總線(xiàn)結(jié)構(gòu)有幾種？不同的總線(xiàn)結(jié)構(gòu)對(duì)計(jì)算機(jī)的性能有什么影響？舉例說(shuō)明。答：略。見(jiàn)P52-55。4. 為什么要設(shè)置總線(xiàn)判優(yōu)控制？常見(jiàn)的集中式總線(xiàn)控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時(shí)間最快？哪種方式對(duì)電路故障最敏感？答：總線(xiàn)判優(yōu)控制解決多個(gè)部件同時(shí)申請(qǐng)總線(xiàn)時(shí)的使用權(quán)分配問(wèn)題

54、；常見(jiàn)的集中式總線(xiàn)控制有三種：鏈?zhǔn)讲樵?xún)、計(jì)數(shù)器定時(shí)查詢(xún)、獨(dú)立請(qǐng)求；特點(diǎn)：鏈?zhǔn)讲樵?xún)方式連線(xiàn)簡(jiǎn)單，易于擴(kuò)充，對(duì)電路故障最敏感；計(jì)數(shù)器定時(shí)查詢(xún)方式優(yōu)先級(jí)設(shè)置較靈活，對(duì)故障不敏感，連線(xiàn)及控制過(guò)程較復(fù)雜；獨(dú)立請(qǐng)求方式速度最快，但硬件器件用量大，連線(xiàn)多，成本較高。5. 解釋下列概念：總線(xiàn)寬度、總線(xiàn)帶寬、總線(xiàn)復(fù)用、總線(xiàn)的主設(shè)備（或主模塊）、總線(xiàn)的從設(shè)備（或從模塊）、總線(xiàn)的傳輸周期和總線(xiàn)的通信控制。答：P46?？偩€(xiàn)寬度：通常指數(shù)據(jù)總線(xiàn)的根數(shù)；總線(xiàn)帶寬：總線(xiàn)的數(shù)據(jù)傳輸率，指單位時(shí)間內(nèi)總線(xiàn)上傳輸數(shù)據(jù)的位數(shù)；總線(xiàn)復(fù)用：指同一條信號(hào)線(xiàn)可以分時(shí)傳輸不同的信號(hào)?？偩€(xiàn)的主設(shè)備（主模塊）：指一次總線(xiàn)傳輸期間，擁有總線(xiàn)控制權(quán)的

55、設(shè)備（模塊）；總線(xiàn)的從設(shè)備（從模塊）：指一次總線(xiàn)傳輸期間，配合主設(shè)備完成數(shù)據(jù)傳輸?shù)脑O(shè)備（模塊），它只能被動(dòng)接受主設(shè)備發(fā)來(lái)的命令；總線(xiàn)的傳輸周期：指總線(xiàn)完成一次完整而可靠的傳輸所需時(shí)間；總線(xiàn)的通信控制：指總線(xiàn)傳送過(guò)程中雙方的時(shí)間配合方式。6. 試比較同步通信和異步通信。答：同步通信：指由統(tǒng)一時(shí)鐘控制的通信，控制方式簡(jiǎn)單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，總線(xiàn)工作效率明顯下降。適合于速度差別不大的場(chǎng)合。異步通信：指沒(méi)有統(tǒng)一時(shí)鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時(shí)，有利于提高總線(xiàn)工作效率。7. 畫(huà)圖說(shuō)明異步通信中請(qǐng)求與回答有

56、哪幾種互鎖關(guān)系？答：見(jiàn)P61-62，圖3.86。8. 為什么說(shuō)半同步通信同時(shí)保留了同步通信和異步通信的特點(diǎn)？答：半同步通信既能像同步通信那樣由統(tǒng)一時(shí)鐘控制，又能像異步通信那樣允許傳輸時(shí)間不一致，因此工作效率介于兩者之間。13. 什么是總線(xiàn)的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？答：總線(xiàn)數(shù)據(jù)傳輸率即總線(xiàn)帶寬，指單位時(shí)間內(nèi)總線(xiàn)上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來(lái)衡量。它與總線(xiàn)寬度和總線(xiàn)頻率有關(guān)，總線(xiàn)寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。14. 設(shè)總線(xiàn)的時(shí)鐘頻率為8MHZ，一個(gè)總線(xiàn)周期等于一個(gè)時(shí)鐘周期。如果一個(gè)總線(xiàn)周期中并行傳送16位數(shù)據(jù)，試問(wèn)總線(xiàn)的帶寬是多少？解：由于：f=8MHz,T=1/f=1/8M秒，一個(gè)總線(xiàn)周期等于一個(gè)時(shí)鐘周期所以：總線(xiàn)帶寬=16/（1/8M） = 128Mbps15. 在一個(gè)32位的總線(xiàn)系統(tǒng)中，總線(xiàn)的