徐紅艷實驗八

1、實驗八LED 數(shù)碼顯示時鐘實驗一、實驗目的1、運用數(shù)字系統(tǒng)的設計方法進行數(shù)字系統(tǒng)設計。2、能進行較復雜的數(shù)字系統(tǒng)設計。3、數(shù)字鐘的工作原理, 數(shù)字鐘的工作流程圖與原理方框圖, 自頂向下的數(shù)字系統(tǒng)設計方法。二、實驗原理1、數(shù)字鐘的基本工作原理：數(shù)字鐘以其顯示時間的直觀性、走時準確性而受到了人們的歡迎并很快走進了千 家萬戶。作為一種計時工具，數(shù)字鐘的基本組成部分離不開計數(shù)器，在控制邏輯電路的控制下完成預定的各項功能。數(shù)字鐘的基本原理方框圖如下：分頻整形時基 T 產生電路位選信號發(fā)生電路控制邏輯電路時基 T 產生電路：由晶振產生的頻率非常穩(wěn)定的脈沖，經整形、穩(wěn)定電路后，產生一個頻率為 1Hz 的、非

2、常穩(wěn)定的計數(shù)時鐘脈沖?？刂七壿嬰娐罚寒a生調時、調分信號及位選信號。調時、調分信號的產生：由計數(shù)器的計數(shù)過程可知，正常計數(shù)時，當秒計數(shù)器（ 60 進制）計數(shù)到 59 時，再來一個脈沖，則秒計數(shù)器清零，重新開始新一輪的計數(shù)，而進位則作為分計數(shù)器的計數(shù)脈沖，使分計數(shù)器計數(shù)加 1?，F(xiàn)在把電路稍做變動：把秒計數(shù)器的進位脈沖和一個頻率為 2Hz 的脈沖信號同時接到一個 2 選 1 數(shù)據選擇器的兩個數(shù)據輸入端，而位選信號則接一個脈沖按鍵開關，當按鍵開關不按下去時（即為 0），則數(shù)據選擇器將秒計數(shù)器的進位脈沖送到分計數(shù)器，此時，數(shù)字鐘正常工作；當按鍵開關按下去時（即為 1），則數(shù)據選擇器將另外一個 2Hz 的

3、信號作為分計數(shù)器的計數(shù)脈沖，使其計數(shù)頻率加快，調時、調分控制電路計數(shù)器 電路顯示譯碼門控雙穩(wěn)脈沖計數(shù)晶振1Hz當達到正確時間時，松開按鍵開關，從而達到調時的目的。調節(jié)小時的時間也一樣的實現(xiàn)。（3）計數(shù)顯示電路：由計數(shù)部分、數(shù)據選擇器、譯鍵部分。計數(shù)部分： 由兩個 60 進制計數(shù)器和一個 24 進制計數(shù)器組成，其中 60 進制計數(shù)器可用 6 進制計數(shù)器和 10 進制計數(shù)器 ；24 進制的小時計數(shù)同樣可用 6 進制計數(shù)器和 10 進制計數(shù)器得到：當計數(shù)器計數(shù)到 24 時，“2”和“4”同時進行清零，則可實現(xiàn) 24 進制計數(shù)。數(shù)據選擇器：84 輸入 14 輸出的多路數(shù)據選擇器，因為本實驗用到了 8

4、個數(shù)碼管（有兩個用來產生 符號）。組成，是時鐘的關譯：七段譯。譯必須能譯出，由實驗二中譯真值表可得：字母 F 的 8421BCD 碼為“1111”，譯碼后為“1000111”，現(xiàn)在如果只譯出，即字母 F 的中間一橫，則譯碼后應為“0000001”，這樣，在數(shù)碼管上顯示的就為。2、自頂向下設計分割圖： 譯三、實驗連線1、將 EP2C5 適配板左下角的 JTAG 用十芯排線和萬用區(qū)左下角的 SOPCJTAG 口連接起來，萬用區(qū)右下角的電源開關撥到 SOPC的一邊。2、請將 JPLED1 短路帽右插，JPLED 的短路帽全部上插，實驗板右下方頻率源 CLK1 接任意頻率作為掃描頻率。3、將實驗板左端

5、的 JP103 全部用短路帽接上（共八個）。四、實驗步驟與內容按照步驟三正確連線，參考實驗二步驟，完成項目的建立，文件名，文數(shù)據選擇器計數(shù)器位選信號發(fā)生器2 選1 數(shù)據選擇器計數(shù)顯示電路控制邏輯電路數(shù) 字 鐘件的編輯，語法檢查，引腳分配，編譯，。代碼LIBRARY IEEE;USE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_SIGNED.ALL; IEEE.STD_LOGIC_ARILL;ENTITY CNT2ISPORT(CLK :INRST :IN CIN:INSTD_LO

6、GIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT2;ARCHITECTURE ADO3 OF CNT2 ISSIGNAL CNT_T:STD_LOGIC_VECTOR (3 DOWNTO 0); BEGINPROS(CLK,RST) BEGINIF RST=1 THENCNT_T=0000;ELSIF CLKEVENT AND CLK=1 IFCIN=1 THENIF CNT_T1 THEN CNT_T=CNT_T+1;ELSECNT_T=0000;

7、END IF;END IF;ELSECNT_T=CNT_T;END IF;END PROS;COUT=1 WHEN CNT_T=1 AND CIN=1 ELSE 0; CNT_VAL=CNT_T;END ADO3; LIBRARY IEEE;THENUSE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_SIGNED.ALL;IEEE.STD_LOGIC_ARILL;ENTITY CNT3ISPORT(CLK :INRST :IN CIN:INSTD_LOGIC; STD_LOGIC

8、; STD_LOGIC;CNT_VAL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT3;ARCHITECTURE ADO3 OF CNT3 ISSIGNAL CNT_T:STD_LOGIC_VECTOR (3 DOWNTO 0); BEGINPROS(CLK,RST) BEGINIF RST=1 THENCNT_T=0000;ELSIF CLKEVENT AND CLK=1 IFCIN=1 THENIF CNT_T2 THEN CNT_T=CNT_T+1;ELSECNT_T=0000; END IF;END IF;

9、ELSECNT_T=CNT_T;END IF;END PROS;THENCOUT=1 WHEN CNT_T=2 AND CIN=1 ELSE CNT_VAL=CNT_T;END ADO3; LIBRARY IEEE;0;USE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_SIGNED.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_ARILL;ENTITY CNT10 ISPORT(CLKRST CIN:IN:IN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CN

10、T_VAL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT10;ARCHITECTURE BEHAVE OF CNT10 ISSIGNAL CNT_T:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROS(CLK)BEGINIF RST=1 THENCNT_T=0000;ELSIF CLKEVENT AND CLK=1 THEN IF CIN=1 THENIF CNT_T/= 9 THEN CNT_T=CNT_T+1;ELSECNT_T=0000; END IF;END IF;ELSECNT_

11、T=CNT_T; END IF;END PROS;COUT=1 WHEN CNT_T=9 AND CIN=1 ELSE CNT_VAL=CNT_T;END BEHAVE; LIBRARY IEEE;0;USE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_SIGNED.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_ARILL;ENTITY CNT101 ISPORT(CLKRST CIN:IN:IN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OU

12、T STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT101;ARCHITECTURE BEHAVE OF CNT101 ISSIGNAL CNT_T:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROS(CLK)BEGINIF RST=1 THENCNT_T=0000; TEMP=0000;ELSIF CLKEVENT AND CLK=1 THEN IF CIN=1 THENIF CNT_T/=9THENCNT_T=CN

13、T_T+1; ELSECNT_T=0000; END IF;IF CNT_T=9THEN IF TEMP 2 THENTEMP=TEMP+1; END IF;ELSEIF CNT_T=3 AND TEMP=2 CNT_T=0000; TEMP=0000;END IF; END IF;END IF;THENELSECNT_T=CNT_T; END IF;S;END PROCOUT=1 WHEN (CNT_T=9 AND TEMP2) OR (CNT_T=3 AND TEMP=2) CIN=1) ELSE 0 ;ANDCNT_VAL=CNT_T; END BEHAVE;LIBRARY IEEE;U

14、SE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_SIGNED.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_ARILL;ENTITY CNT102 ISPORT(CLKRST CIN:IN:IN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OUT STD_LOGIC_VECTOR(3 DOWNTO 0); COUT:OUT STD_LOGIC); END CNT102;ARCHITECTURE BEHAVE OF CNT102 ISSIGNAL

15、 CNT_T:STD_LOGIC_VECTOR(3 DOWNTO 0); SIGNAL TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROS(CLK)BEGINIFRST=1 THENCNT_T=0000; TEMP=0000;ELSIFCLKEVENT AND CLK=1 THEN IF CIN=1 THENIF CNT_T/=9THENCNT_T=CNT_T+1; ELSECNT_T=0000; END IF;IF CNT_T=9THEN IF TEMP 1 THENTEMP=TEMP+1; END IF;ELSEIF CNT_T=2 AND TEMP=1

16、 CNT_T=0000; TEMP=0000;END IF; END IF;END IF;THENELSECNT_T=CNT_T; END IF;S;END PROCOUT=1 WHEN (CNT_T=9 AND TEMP1) OR (CNT_T=2 AND TEMP=1) CIN=1) ELSE 0 ;ANDCNT_VAL=CNT_T; END BEHAVE;LIBRARY IEEE;USE USE USE USEIEEE.STD_LOGIC_1164.ALL; IEEE.STD_LOGIC_UNSIGNED.ALL; IEEE.STD_LOGIC_SIGNED.ALL;IEEE.STD_L

17、OGIC_ARILL;ENTITY TIMER ISPORT( CLK5:IN STD_LOGIC; CLK3:IN STD_LOGIC;RST1:IN SEG_SEL:OUT SEG_DA :OUTSTD_LOGIC;STD_LOGIC_VECTOR(2 DOWNTO 0);STD_LOGIC_VECTOR(7 DOWNTO 0); END TIMER;ARCHITECTURE ADO OF TIMER IS COMPONENT CNT10PORT(CLK:INRST:IN CIN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OUT STD_LOGIC

18、_VECTOR(3 COUT :OUT STD_LOGIC);END COMPONENT; COMPONENT CNT101DOWNTO0);PORT(CLK:INRST:IN CIN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OUT STD_LOGIC_VECTOR(3 COUT :OUT STD_LOGIC);END COMPONENT; COMPONENT CNT102DOWNTO0);PORT(CLK:INRST:IN CIN:INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:OUT STD_LOGIC_VEC

19、TOR(3 COUT :OUT STD_LOGIC);END COMPONENT; COMPONENT CNT2DOWNTO0);PORT(CLK:RST: CIN:IN IN INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:INOUT STD_LOGIC_VECTOR(3 COUT :OUT STD_LOGIC);END COMPONENT; COMPONENT CNT3DOWNTO0);PORT(CLK:RST: CIN:IN IN INSTD_LOGIC; STD_LOGIC; STD_LOGIC;CNT_VAL:INOUT STD_LOGIC_VEC

20、TOR(3 COUT :OUT STD_LOGIC);END COMPONENT;DOWNTO0);SIGNAL SEG_BUF1,SEG_BUF2,SEG_BUF3,SEG_BUF4:STD_LOGIC_VECTOR(3DOWNTO0); SIGNAL 0); SIGNAL SIGNAL SIGNAL SIGNALSEG_BUF5,SEG_BUF6,SEG_BUF7,SEG_BUF8:STD_LOGIC_VECTOR(3DOWNTOT :STD_LOGIC_VECTOR(2 DOWNTO SEG_TEMP:STD_LOGIC_VECTOR(3 DOWNTO COUT:STD_LOGIC_VE

21、CTOR(7 DOWNTO 0); CLK:STD_LOGIC;0);0);BEGIN PROS (CLK3)BEGINIF CLK3EVENT AND CLK3=1 THEN CLK=NOT CLK ;END IF;END PRO S (CLK, BEGINS; RST1)PROIF CLKEVENT AND CLK=1THENIFRST1=1THENT=000;ELSETT+1;END IF;END IF; S;T;END PRO SEG_SEL-SEG_BUF3=1111; SEG_BUF8=SEG_TEMP=SEG_BUF1; SEG_TEMP=SEG_BUF2; SEG_TEMP=S

22、EG_BUF3; SEG_TEMP=SEG_BUF4; SEG_TEMP=SEG_BUF5; SEG_TEMP=SEG_BUF6; SEG_TEMP=SEG_BUF7; SEG_TEMP=OTHERS =END CASE;END PROS;PROS (SEG_TEMP)BEGINCASE SEG_TEMP ISWHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN WHEN0000000100100011010001010110011110001001101010111100110111101111=

23、SEG_DA=x3F; SEG_DA=x06; SEG_DA=x5B; SEG_DA=x4F; SEG_DA=x66; SEG_DA=x6D; SEG_DA=x7D; SEG_DA=x07; SEG_DA=x7F; SEG_DA=x6F; SEG_DA=x77; SEG_DA=x7B; SEG_DA=x39; SEG_DA=x3E; SEG_DA=x79; SEG_DACLK5,RST= U2 (CLK=CLK5,RST= U3 (CLK=CLK5,RST=T_VAL=SEG_BUF1,COUT=COUT(0),CIN=1);:CNT3PORTMAPT_VAL=SEG_BUF2,COUT=CO

24、UT(1),CIN=COUT(0);:CNT102PORTMAPT_VAL=SEG_BUF3,COUT=COUT(2),CIN=COUT(1);U4:CNT2PORTMAP(CLK=CLK5,RST= U5 (CLK=CLK5,RST=T_VAL=SEG_BUF4,COUT=COUT(3),CIN=COUT(2);:CNT10PORTMAPT_VAL=SEG_BUF5,COUT=COUT(4),CIN=COUT(3);U6:CNT10PORTMAP(CLK=CLK5,RST=T_VAL=SEG_BUF6,COUT=COUT(5),CIN=COUT(4);U7:CNT10PORTMAP(CLK=

25、CLK5,RST=T_VAL=SEG_BUF7,COUT=COUT(6),CIN=COUT(5);-U8:CNT10PORTMAP(CLK=CLK5,RST= END ADO;1、引腳分配T_VAL=SEG_BUF8,COUT=COUT(7),CIN=COUT(6);seg_d0-P3、seg_d1-P5、seg_d2-P6、seg_d3-P8、seg_d4-P10、seg_d5-P11、 seg_d6-P12，sel0-P141、sel1-P142、sel2-P143，clk3-P130，rst-P43,clk5-P145管腳標號 seg_d0 到 seg_d 6 分別接到 LED 的 8 位段碼中的 7 位上（由于實驗中不需要在 LED 上顯示“.”，因此 8 位段碼中顯示“.”的數(shù)據沒有接入，其默認為低電平，有的同學可以自己修改一下程序，其管腳分配如附