半導(dǎo)體襯底-集成電路工藝技術(shù)課件

1、集成電路工藝技術(shù)集成電路工藝技術(shù)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY第一章 半導(dǎo)體襯底 第二章 氧化第三章 擴(kuò)散第四章 離子注入 第五章 光刻第六章 刻蝕第七章 化學(xué)氣相沉積 第八章 化學(xué)機(jī)械化平坦 第九章 金屬化工藝第十章 CMOS工藝流程集成電路工藝第一章 半導(dǎo)體襯底 第二章 氧化 集成電路工藝教材：1、半導(dǎo)體制造技術(shù)，作者 Michael Quirk，電子工業(yè)出版社。參考 2、微電子制造科學(xué)原理與工程技術(shù)，作者 Stephen A. Campbell，電子INTEGRATED CIRCUIT TECHNOLOGY工業(yè)出版社。 集成電路工藝教材：INTEG

2、RATED CIRCUIT 晶體生長(zhǎng)、晶圓片制造及硅晶圓片的基本特性Crystal Growth, Wafer Fabrication and Basic Properties of Silicon Wafers集成電路工藝第一章 半導(dǎo)體襯底INTEGRATED CIRCUIT TECHNOLOGY晶體生長(zhǎng)、晶圓片制造及硅晶圓片的基本特性第一章 半導(dǎo)體襯底I1、集成電路發(fā)展歷程回顧2、描述天然硅原料如何加工提煉成半導(dǎo)體級(jí)硅 (semiconductor-grade silicon, SGS)。3、解釋晶體結(jié)構(gòu)與單晶硅的生長(zhǎng)技術(shù)。4、討論硅晶體的主要缺陷。5、簡(jiǎn)單敘述由硅晶錠加工成為硅晶圓的基本

3、步 驟。6、說明并討論晶圓供應(yīng)商所需進(jìn)行的7項(xiàng)品質(zhì)測(cè)量 項(xiàng)目。7、外延層及其重要性。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY課程內(nèi)容1、集成電路發(fā)展歷程回顧7、外延層及其重要性。集成電路工藝課集成電路發(fā)展歷程回顧集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY1、1906年2、1925年3、1948年4、1950年5、1958年6、1960年第一只三極管“Audion” 場(chǎng)效應(yīng)晶體管的提出 點(diǎn)接觸晶體管面接觸晶體管 第一塊集成電路MOS場(chǎng)效應(yīng)晶體管集成電路發(fā)展歷程回顧集成電路工藝1、1906年第一只三極管“集成電路工藝INTEGRATED C

4、IRCUIT TECHNOLOGY18000個(gè)電子管，占地150m2，重30噸，計(jì)算速度每秒5000次，存儲(chǔ)容量千位。集成電路工藝18000個(gè)電子管，占地150m2，重30噸，計(jì)集成電路工藝第一臺(tái)計(jì)算機(jī)中 使用的晶體管。INTEGRATED CIRCUIT TECHNOLOGY集成電路工藝第一臺(tái)計(jì)算機(jī)中 使用的晶體管。INTEGRATE集成電路工藝集成電路的劃分LSIVLSIMSISSI小規(guī)模，100個(gè)晶體管中規(guī)模，100 1000個(gè)晶體管1000 100000個(gè)晶體管100000個(gè)晶體管INTEGRATED CIRCUIT TECHNOLOGY集成電路工藝集成電路的劃分LSIMSISSI小規(guī)

5、模，1001971年Intel公司推出的 微處理器芯片上只有2300個(gè) 晶體管;1982年Intel80286微處理 器上有13萬4千個(gè)晶體管;1 MHz, 5V5k Components集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY1959年開始了集成電路時(shí)代1971年Intel公司推出的 微處理器芯片上只有2300個(gè)Intel Pentium (III) Microprocessor集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY1994100 MHz, 3.3V3M ComponentsIntel Pentium (III) Micropro

6、ceIntel Pentium (IV) Microprocessor19991.2 GHz, 1.8V 42M Components集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYIntel Pentium (IV) Microproces集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYLilienfeld FET Transistor (1930)Julius Edgar Lilienfeld ， 利 林 費(fèi) 爾 德 (1882-1963) ：德國(guó)人，曾在萊比錫大學(xué)任 教，后由于德國(guó)日益增長(zhǎng)的迫害猶太人的形式 而移居美國(guó)，是公司的電容工程師。他于

7、1925 年第一個(gè)提出了場(chǎng)效應(yīng)晶體管的概念并于1930 年獲得專利。1935 年, 德國(guó)物理學(xué)家海爾（ Oskar Heil）描述了一種類似于結(jié)型場(chǎng)效應(yīng)晶 體 管 的 結(jié) 構(gòu) (O.Heil, British Patent 439,457,1935). 然而，由于材料的困難實(shí)際 制備晶體管在 1960 年以前是不可能的。 Shockley最初的場(chǎng)效應(yīng)晶體管的專利申請(qǐng)被完 全駁回； Bardeen，巴丁(美國(guó)物理學(xué)家, 1956,1972兩度獲諾貝爾物理學(xué)獎(jiǎng))的點(diǎn)接觸晶 體管的專利也因?yàn)橛蠰ilienfeld的專利在前， 而有超過半數(shù)的人認(rèn)為不能通過。集成電路工藝Lilienfeld FET T

8、ransisto集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYJohn Bardeen and Walter Brattain(沃爾特 布拉頓) at Bell Laboratories constructed the first solid-state transistor. This PNP point-contact germanium transistor operated with a power gain of 18 on Dec. 23, 1947. With their manager, William Shockley, they won the No

9、bel Prize in 1956.第一個(gè)晶體管集成電路工藝John Bardeen and Walter 集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY這個(gè)有世以來的第一個(gè)晶體管是將一片金箔帶用刀劃開 一條約為50微米間隔的小縫，用一塊三角形的石英晶體 將其壓到n型半導(dǎo)體鍺材料上作為發(fā)射極和集電極，形成 點(diǎn)接觸PNP晶體管。當(dāng)一個(gè)接觸正偏另一個(gè)反偏時(shí)，可以 觀測(cè)到把輸入信號(hào)放大的晶體管效應(yīng)。集成電路工藝這個(gè)有世以來的第一個(gè)晶體管是將一片金箔帶用刀劃開INTEGRATED CIRCUIT TECHNOLOGY肖克萊在點(diǎn)接觸 晶體管發(fā)明后，提出 了可以利用兩個(gè)p型 層中間

10、夾一n型層作為半導(dǎo)體放大結(jié)構(gòu)的 構(gòu)想。并與M.Sparks 和G. K.Teal一起發(fā)明 了單晶鍺NPN 結(jié)型 晶體管。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY肖集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY1958 年， 德州儀器 公司（TI）的杰克基爾比（ Jack Kilby），研制出 了世界上第一塊集成電 路。該電路是在鍺襯底上 制作的相移振蕩器和觸發(fā) 器，共有12個(gè)器件。器件 之間是介質(zhì)隔離，器件間 互連線采用的是引線焊接 方法。集成電路的誕生集成電路工藝1958 年， 德州儀器 公司（TI）的杰克基集成電路工藝INTEGRATE

11、D CIRCUIT TECHNOLOGY羅伯特諾伊斯（Robert Noyce）杰克.基爾比和羅伯特諾伊斯兩個(gè)集成電路的獨(dú)立發(fā)明人集成電路工藝羅伯特諾伊斯（Robert Noyce）杰克ITYJILIN UNIVERS集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY人類智力的一次飛躍瑞典皇家科學(xué)院將2000年諾貝 爾物理獎(jiǎng)授予俄羅斯圣彼得堡約飛 物理技術(shù)研究所的阿爾弗洛夫博士, 美國(guó)加州大學(xué)圣巴巴拉分校的克羅 默教授和美國(guó)TI公司的基爾比教授,他 們是因?yàn)楦咚倬w管,激光二極管 和集成電路而榮獲此項(xiàng)獎(jiǎng)勵(lì)的.其 中,阿爾弗洛夫和克羅默將分享獎(jiǎng) 金的1/2,而基爾比教授則獨(dú)得

12、獎(jiǎng)金 的另一半.ITYJILIN UNIVERS集成電路工藝人類智力的一次飛集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY制備半導(dǎo)體級(jí)硅 (SGS) 的過程步驟過程描述反應(yīng)方程式1用碳加熱硅石來制備冶金級(jí) 硅 (MGS)。SiC (s) + SiO2 (s) Si (l) + SiO(g) + CO (g)2通過化學(xué)反應(yīng)將冶金級(jí)硅提 純以生成三氯硅烷氣體。Si (s) + 3HCl (g) SiHCl3 (g) + H2 (g) + 熱3利用西門子方法，通過三氯 硅烷和氫氣反應(yīng)來生產(chǎn)半導(dǎo) 體級(jí)硅 (SGS)。2SiHCl3 (g) + 2H2 (g) 2Si (s) +

13、 6HCl (g)半導(dǎo)體級(jí)硅集成電路工藝制備半導(dǎo)體級(jí)硅 (SGS) 的過程步驟過程描述反集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY用來做芯片高純硅稱為半導(dǎo)體級(jí)硅（ semiconductor-grade silicon)，或SGS。得到SGS的第一步是在還原氣體環(huán)境中，通過加熱含碳的硅石（SiO2)，一種純沙，來生產(chǎn)冶金級(jí)硅。在反應(yīng)式右邊所得到的冶金級(jí)硅的純度有98。由于冶金級(jí)硅的 沾污程度相當(dāng)高，所以它對(duì)半導(dǎo)體制造沒有任何用處。通常將冶金 級(jí)硅壓碎并通過化學(xué)反應(yīng)生成含硅的三氯硅烷氣體。含硅的三氯硅烷氣體經(jīng)過再一次化學(xué)過程并用氫氣還原制備出純 度為99.999999

14、9 的半導(dǎo)體級(jí)硅。這種生產(chǎn)純SGS的工藝稱為西門子工藝。三氯硅烷和氫氣被注入到 西門子反應(yīng)器中，然后在加熱的超純硅棒上進(jìn)行化學(xué)反應(yīng)。幾天后 工藝過程結(jié)束，將淀積的SGS棒切成用于硅晶體生長(zhǎng)的小片。集成電路工藝用來做芯片高純硅稱為半導(dǎo)體級(jí)硅（ semicon集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCondense SiOSiO+COSiO2+C1500Form SiCFrom SiO and C Melt SiO2SiO+2CSiC+CO1780SIO2+CSiO+CO SiC+SiO2Si+SiO+COLiquid SiDischarge SiQuartziteC

15、oke (焦炭) Wood chipCO, SiO, H2OEffluentinput元素濃度（ppma)Al12001400Fe16003000B3745P2730Ca590Cr50140Cu2490Mn7080Mo10Ni4080Ti150200Zr30MGS一般雜質(zhì)種類與濃度埋弧電爐生產(chǎn)冶金級(jí)硅集成電路工藝Condense SiOSiO+COSiO2+集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY靠近爐子底部，在電極的電弧區(qū)，此處的溫度超過2000，按下式產(chǎn)生硅：SiC+SiO2Si+SiO+CO在此部位的上方，溫度稍低一些，達(dá)17001500，上升的副產(chǎn)品氣體發(fā)

16、生反應(yīng)形成中間產(chǎn)物碳化硅，如下式：SiO+CSiC+CO靠近頂部，這里的溫度低于1500，根據(jù)熱力學(xué)，預(yù)計(jì)逆向反應(yīng)占主導(dǎo)地 位：SiO+COSiO2+C爐料是從爐頂加入爐內(nèi)的，而液態(tài)硅從爐底周期性的放出，鑄成錠 條。如果鑄錠是定向的，符合被稱為正常凝固的條件，其雜質(zhì)再分 布可利用來進(jìn)行一定提純：Cs=keffC0(1-g)keff-1，為了使電弧爐反應(yīng) 進(jìn)行得順利，要保持爐料的多孔性，使得SiO和CO能有均勻的氣 流，并能使CO，SiO和H2O能散出到爐頂，為此，加入一些木塊在 爐料中，而硅石的狀態(tài)必須是在爐上部加熱時(shí)不易碎化，否則會(huì)過 早熔融，結(jié)殼，導(dǎo)致爐內(nèi)氣壓過高有爆炸的危險(xiǎn)。集成電路工藝

17、靠近爐子底部，在電極的電弧區(qū)，此處的溫度超過2集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY廢氣回收廢棄物 分離處 理蒸餾/ 冷凝 純化收集反 應(yīng) 器金屬氯化廢棄物三氯硅烷，TCS純度高于99.9999999鹽酸萃取純化Si+3HClSiHCl3+H2三氯硅烷, TCS300集成電路工藝廢氣回收廢棄物 分離處 理蒸餾/ 冷凝 純化收集集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY加熱體電極9001100 SiHCl3+H2Si(SGS)+3HCl石英鐘罩反應(yīng)腔含硅的三氯硅烷氣體經(jīng)過再一次化學(xué)過程并用氫氣還原 制備出純度為99.9999999 的半

18、導(dǎo)體級(jí)硅。集成電路工藝加熱體電極9001100 含硅的三氯硅烷氣為什么生產(chǎn)集成電路必須使用單晶硅？集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY這是因?yàn)槠骷脑S多電學(xué)和機(jī)械性質(zhì)都 與它的原子級(jí)結(jié)構(gòu)有關(guān)。這就要求原子具有 重復(fù)性結(jié)構(gòu)，從而使得芯片與芯片之間的性 能具有重復(fù)性。為什么生產(chǎn)集成電路必須使用單晶硅？集成電路工藝這是因?yàn)槠骷腤hy Silicon?集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYAbundant, cheapSilicon dioxide is very stable, strong dielectric, and it i

19、s easy to grow in thermal process.Large band gap, wide operation temperature range.Why Silicon?集成電路工藝Abundant, ch集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY集成電路工藝沙子 SiO2硅單晶制造流程三氯硅烷 SiHCl電弧爐，焦炭還原冶金級(jí)多晶硅 MGSHCl溶解純化塊狀多晶硅制造 粒狀多晶硅制造集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY硅單晶電子級(jí)多晶硅 EGSCz法與區(qū)熔法硅單晶制造流程三氯硅烷 SiHCl電弧爐，焦炭還原塊狀

20、多晶硅單晶硅生長(zhǎng)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCZ 方法CZ 晶體拉升器摻雜雜質(zhì)控制區(qū)熔法發(fā)展大直徑晶錠的理由單晶硅生長(zhǎng)集成電路工藝CZ 方法公共郵箱：集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY密碼：ictechnology 康 博 南 ： kangbn共郵箱：集成電路工藝密碼：ictechnology 康 CZ法定義集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCzochralski(CZ)查克洛斯基法生長(zhǎng) 單晶硅，把熔化了的半導(dǎo)體級(jí)硅液體 變?yōu)橛姓_晶向并且被摻雜成n型或p

21、 型的固體硅錠。85以上的單晶硅是 采用CZ法生長(zhǎng)出來的。CZ法定義集成電路工藝Czochralski(CZ)查克洛CZ法特點(diǎn)：硅片含氧量高。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY低功率IC的主要原料。占有80的市場(chǎng)。制備成本較低。CZ法特點(diǎn)：硅片含氧量高。集成電路工藝低功率IC的主要原料籽晶熔融多晶 硅熱屏蔽水套集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY單晶硅石英坩鍋碳加熱部件晶體拉伸與轉(zhuǎn) 動(dòng)機(jī)械CZ拉單晶爐籽晶熔融多晶 硅熱屏蔽水套集成電路工藝單晶硅石英坩鍋碳加熱部用CZ方法生長(zhǎng)的硅錠Photograph courtesy of

22、Kayex Corp., 300 mm Si ingot集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY用CZ方法生長(zhǎng)的硅錠Photograph courtesy CZ法主要工藝工程:籽晶熔接:加大加熱功率，使多晶硅完全熔化，并揮發(fā)一伸。頸一般要長(zhǎng)于20mm。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY定時(shí)間后，將籽晶下降與液面接近，使籽晶預(yù)熱幾分鐘， 俗稱“烤晶”，以除去表面揮發(fā)性雜質(zhì)同時(shí)可減少熱沖擊。 引晶和縮頸：當(dāng)溫度穩(wěn)定時(shí)，可將籽晶與熔體接觸。此時(shí) 要控制好溫度，當(dāng)籽晶與熔體液面接觸，浸潤(rùn)良好時(shí)，可 開始緩慢提拉，隨著籽晶上升硅在籽晶頭部

23、結(jié)晶，這一步 驟叫“引晶”，又稱“下種”?！翱s頸”是指在引晶后略為降低 溫度，提高拉速，拉一段直徑比籽晶細(xì)的部分。其目的是 排除接觸不良引起的多晶和盡量消除籽晶內(nèi)原有位錯(cuò)的延CZ法主要工藝工程:伸。頸一般要長(zhǎng)于20mm。集成電路工藝定放肩：縮頸工藝完成后，略降低溫度，讓晶體逐漸長(zhǎng)大到 所需的直徑為止。這稱為“放肩”。在放肩時(shí)可判別晶體是 否是單晶，否則要將其熔掉重新引晶。單晶體外形上的特 征棱的出現(xiàn)可幫助我們判別，方向應(yīng)有對(duì)稱三條 棱，方向有對(duì)稱的四條棱。體直徑逐漸變小，此過程稱為收尾。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY等徑生長(zhǎng)：當(dāng)晶體直徑到達(dá)所需尺寸后，提

24、高拉速，使晶 體直徑不再增大，稱為收肩。收肩后保持晶體直徑不變， 就是等徑生長(zhǎng)。此時(shí)要嚴(yán)格控制溫度和拉速不變。收尾： 隨著晶體生長(zhǎng)結(jié)束，采用稍升溫，降拉速，使晶放肩：縮頸工藝完成后，略降低溫度，讓晶體逐漸長(zhǎng)大到 所需的直Czochralski (CZ) Crystal Growth1. Polysilicon charge in silica crucible.集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY3. Shoulder growth, after neck is complete.5. Body growth.2. Start of neck. Seed is

25、 dipped to 1400 C melt.4. Start of body, after completion of shoulder.5. Conical tail growth after completion of body.Czochralski (CZ) Crystal Growt集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCZ拉單晶爐Photograph courtesy of Kayex Corp., 300 mm Si crystal puller影響直拉法的兩個(gè)主要 參數(shù)是拉伸速率和晶體 旋轉(zhuǎn)速率。集成電路工藝CZ拉單晶爐Photograph c

26、ourtes硅摻雜濃度術(shù)語集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY濃度(原子數(shù)/cm3)雜質(zhì)材料 類型1019(重?fù)诫s)五價(jià)nn-n-nn+三價(jià)pp-p-pp+硅摻雜濃度術(shù)語集成電路工藝濃度(原子數(shù)/cm3)雜質(zhì)材料 類區(qū)熔法晶體生長(zhǎng)RF氣體入口 (惰性)熔融區(qū)可移動(dòng) RF線圖多晶棒 (硅)籽晶惰性氣體出口卡盤卡盤集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY區(qū)熔法晶體生長(zhǎng)RF氣體入口 (惰性)熔融區(qū)可移動(dòng) RF線圖區(qū)熔法（Floating Zone method）特點(diǎn)：集成電路工藝低阻值硅晶棒、摻雜均勻度較差。INTEGRATED CIR

27、CUIT TECHNOLOGY硅片含氧量低、純度高。主要用于高功率IC。制備成本比CZ法高。難生長(zhǎng)大直徑硅晶棒。區(qū)熔法（Floating Zone method）特點(diǎn)：集成集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY單晶生長(zhǎng)(Crystal growth)切斷(Cropping)外徑磨削(Gringing)平邊或V槽磨削(Flat or V-notch)切片(Slicing)磨圓邊(Edge Profiling)研磨(Lapping)刻蝕(Etching)拋光(Polishing)清洗(Cleaning)品質(zhì)檢驗(yàn)(Inspection)包裝(packaging)硅片制

28、造流程集成電路工藝單晶生長(zhǎng)切斷外徑磨削平邊或V槽磨削切片磨圓邊研集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCropping切斷目的：取樣測(cè)量電阻值及確定結(jié)晶方向， 并切割出符合阻值規(guī)格的長(zhǎng)度范圍。Grinding外徑磨削目的：磨削至客戶所需的硅片尺寸大小。Flat or V-notch平邊或V槽磨削目的：定位硅片結(jié)晶方向（平邊或V 型槽）硅單晶棒磨削加工集成電路工藝硅單晶棒磨削加工集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY鋸刃Slicing切片目的：硅單晶棒切片Edge profiling磨圓邊目的：將硅片邊緣銳角或微缺陷去除，以減少制造

29、過程中產(chǎn)生微粒、防止晶 片邊緣破裂及晶格缺陷產(chǎn)生，增加外延層及光刻膠層的平坦度。集成電路工藝鋸刃Slicing切片目的：硅單晶棒切片Edg集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYLapping研磨目的：通過研磨能除去 切片和輪磨所造的鋸痕 及表面損傷層，有效改 善單晶硅片的曲度、平 坦度與平行度，達(dá)到一 個(gè)拋光過程可以處理的 規(guī)格。研磨漿 料入口集成電路工藝INTEGRATED CIRCUIT TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY打氣泡酸刻蝕槽清洗水槽1清洗水槽2Etching刻蝕目的 :經(jīng)切片及研磨等機(jī)械加工后，晶片表

30、面受加工應(yīng)力而形成的 損傷層，通常采用化學(xué)腐蝕去除。Step I: Si + 2HNO3SiO2 + 2HNO2 2HNO2 NO+ NO2 + H2OStep II: SiO2 + 6HF H2SiF6 + 2H2O集成電路工藝打氣泡酸刻蝕槽清洗水槽1清洗水槽2Etching集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYPolishing拋光目的：?jiǎn)尉Ч杵砻嫘枰纳?微缺陷，從而獲得高平坦度晶 片的拋光。粗拋：主要作用去除損傷層， 一般去除量約在1020m；精拋：主要作用改善晶片表面 的微粗糙程度，一般去除量 1m以下主要原料：拋光液由具有SiO2的微細(xì)懸硅酸膠及N

31、aOH（或KOH或NH4OH）組成，分為粗拋漿和精拋漿。集成電路工藝INTEGRATED CIRCUIT TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYCleaning清洗目的：去除硅片表面的污染物，微、屬離子、有機(jī)物、原生 氧化層等。SC1: NH4OH+H2O2+H2O (1:1:5 1:2:7)SC2: HCl+H2O2+H2O (1:1:6 1:2:8)集成電路工藝Cleaning清洗目的：去除硅片表面的污染物集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYAfter Edge Rounding (邊緣圓滑化）After Lapp

32、ing (粗磨）After Etch (刻蝕）After CMP(化學(xué)機(jī)械研磨）After Wafer Sawing (切片）集成電路工藝After Edge Rounding (邊緣集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY控制污染有三道防線:環(huán)境凈化（clean room）硅片清洗（wafer cleaning）吸雜（gettering）實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝控制污染有三道防線:實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY1、空氣凈化From Intel Museum實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝INTE

33、GRATED CIRCUIT TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY凈化級(jí)別：每立方英尺空氣中含有尺度大于0.5m的粒子總數(shù)不超過X個(gè)。0.5um實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝凈化級(jí)別：每立方英尺空氣中含有尺度大于0.5um集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYParticle Diameter（m）Class5.013531103503010100300100100010007100001000070100000100000700實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝INTEGRATED CIRCUIT

34、TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY高效過濾排氣除塵超細(xì)玻璃纖 維構(gòu)成的多 孔過濾膜： 過濾大顆 粒，靜電吸 附小顆粒泵循環(huán)系統(tǒng)2022C4046RH實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝高效過濾排氣除塵超細(xì)玻璃纖 維構(gòu)成的多 孔過濾膜由于集成電路內(nèi)各元件及連線相當(dāng)微 細(xì)，因此制造過程中，如果遭到灰塵、金 屬的污染，很容易造成芯片內(nèi)電路功能的 損壞，形成短路或斷路，導(dǎo)致集成電路的 失效！在現(xiàn)代的VLSI工廠中，75%的產(chǎn) 品率下降都來源于硅芯片上的顆粒污染。 成品率提高3.8，年利率增加1000萬美 元。集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗INTEGRATED

35、 CIRCUIT TECHNOLOGY由于集成電路內(nèi)各元件及連線相當(dāng)微 細(xì)，因此制造過程中，如果遭集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗Contaminants may consist of particles, organic films (photoresist), heavy metals or alkali ions.INTEGRATED CIRCUIT TECHNOLOGY集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗Contaminants m集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY外來雜質(zhì)的危害性例2. MOS閾值電壓受堿金屬離子的影響MoxoxqQCCVth VFB

36、2 f2 sqNA (2 f )當(dāng)tox10 nm，QM6.51011 cm-2（10 ppm)時(shí)，Vth0.1 V例3. MOS DRAM的刷新時(shí)間對(duì)重金屬離子含量Nt的要求1015 cm2，vth=107 cm/s若要求G100 s，則Nt1012 cm-3=0.02 ppb !Gvth Nt1實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝外來雜質(zhì)的危害性MoxoxqQCCVth 集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗顆粒粘附所有可以落在硅片表面的都稱作顆粒。顆粒來源：空氣人體設(shè)備化學(xué)品超級(jí)凈化空氣風(fēng)淋吹掃、防護(hù)服、面 罩、手套等，機(jī)器手/人特殊設(shè)計(jì)及

37、材料 定期清洗超純化學(xué)品 去離子水集成電路工藝INTEGRATED CIRCUIT TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗0.2m0.5mNH4OH130-24015-30H2O220-1005-20HF0-10HCl2-71-2H2SO4180-115010-80在ULSI級(jí)化學(xué)試劑中的顆粒濃度（數(shù)目/ml）集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗0.2m0.5mNHINTEGRATED CIRCUIT TECHNOLOGY各種可能落在芯片表面的顆粒集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗INTEGRATED CIRCUIT TECHNOLOGY

38、各集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY粒子附著的機(jī)理：靜電力，范德華力，化學(xué)鍵等去除的機(jī)理有四種：氧化分解溶解對(duì)硅片表面輕微的腐蝕去除粒子和硅片表面的電排斥去除方法：SC-1, megasonic（超聲清洗）實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝粒子附著的機(jī)理：靜電力，范德華力，化學(xué)鍵等氧化分集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗金屬的玷污來源：化學(xué)試劑，離子注入、反應(yīng)離子刻蝕等工藝量級(jí)：1010原子/cm2FFee,CCuu,NNii,CCrr,WW,TTii NNaa,KK,LLii影響：在界面形成缺陷，影響器

39、件性能，成品率下降增加p-n結(jié)的漏電流，減少少數(shù)載流子的壽命集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗金屬的玷污來源：化學(xué)試劑，離集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY不同工藝過程引 入的金屬污染干法刻蝕離子注入去膠水汽氧化910111213Log (concentration/cm2)FeNiCu實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝INTEGRATED CIRCUIT TECHN集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗金屬雜質(zhì)沉淀到硅表面的機(jī)理通過金屬離子和硅表面終端的氫原子之間的電荷 交換，和硅結(jié)合。（難以去除）氧化時(shí)發(fā)生

40、：硅在氧化時(shí)，雜質(zhì)會(huì)進(jìn)入去除方法：使金屬原子氧化變成可溶性離子MMz+ + z e-還原去除溶液：SC-1, SC-2（H2O2：強(qiáng)氧化劑）氧化集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗金屬雜質(zhì)沉淀到硅表面的機(jī)理M電路工藝集成INTEGRATED CIRCUIT TECHNOLOGY電負(fù)性實(shí)驗(yàn)室凈化及硅片清洗電路工藝集成CUIT TECHNOLOGY電負(fù)性實(shí)驗(yàn)室凈化及集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗有機(jī)物的玷污來源：環(huán)境中的有機(jī)蒸汽存儲(chǔ)容器光刻膠的殘留物去除方法：強(qiáng)氧化臭氧干法Piranha：H2SO4-H2O2臭氧注入純水集成電路工藝實(shí)驗(yàn)室凈化

41、及硅片清洗有機(jī)物的玷污來源：集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY自然氧化層（Native Oxide）在空氣、水中迅速生長(zhǎng)帶來的問題：接觸電阻增大難實(shí)現(xiàn)選擇性的CVD或外延成為金屬雜質(zhì)源難以生長(zhǎng)金屬硅化物清洗工藝：HFH2O（ca. 1: 50）實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝自然氧化層（Native Oxide）實(shí)驗(yàn)室凈化集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY2、硅片清洗有機(jī)物/光刻 膠的兩種清除 方法：氧等離子體干法刻蝕：把光刻膠分解 為氣態(tài)CO2H2O（適用于大多數(shù)高分子膜）注意：高溫工藝過程會(huì)使污染物擴(kuò)散進(jìn)入硅片或薄膜

42、前端工藝（FEOL）的清洗尤為重要SPM：sulfuric/peroxide mixture H2SO4(98):H2O2(30)=2:14:1把光刻膠分解為CO2H2O（適合于幾乎所有有機(jī)物）實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝2、硅片清洗有機(jī)物/光刻 膠的兩種清除 方法：氧集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYNH4OH對(duì)硅有腐蝕作用RCA標(biāo)準(zhǔn)清洗SC-1（APM，Ammonia Peroxide Mixture）： NH4OH(28%):H2O2(30%):DIH2O=1:1:51:2:77080C, 10min堿性（pH值7）可以氧化有機(jī)膜和金屬形成絡(luò)合物緩

43、慢溶解原始氧化層，并再氧化可以去除顆粒OHOHOHOHOHOHRCA clean is “standard process” used to remove organics,heavy metals and alkali ions.實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝NH4OH對(duì)硅有腐蝕作用RCA標(biāo)準(zhǔn)清洗OH集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗SC-2: HCl(73%):H2O2(30%):DIH2O=1:1:61:2:87080C, 10min酸性（pH值7）可以將堿金屬離子及Al3、Fe3和Mg2在SC-1溶 液中形成的不溶的氫氧化物反應(yīng)

44、成溶于水的絡(luò)合物可以進(jìn)一步去除殘留的重金屬污染（如Au）RCA與超聲波振動(dòng)共同作用，可以有更好的去顆粒作用 2050kHz 或 1MHz左右。平行于硅片表面的聲壓波使粒子浸 潤(rùn)，然后溶液擴(kuò)散入界面，最后粒子 完全浸潤(rùn)，并成為懸浮的自由粒子。集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗SC-2: HCl(73%集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY現(xiàn)代CMOS的硅片清洗工藝清洗溫度化學(xué)溶劑清除的污染物1H2SO4+H2O2(4:1)120C,10min有機(jī)污染物D.I. H2O室溫NH4OH+H2O2+H2O80C,10min微塵(1:1:5) (SC1)D.I. H2O室溫

45、HCl+H2O2+H2O80C,10min金屬離子(1:1:6) (SC2)D.I. H2O室溫HF+H2O (1:50)室溫氧化層D.I. H2O室溫23456789干燥實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝現(xiàn)代CMOS的硅片清洗工藝清洗溫度化學(xué)溶劑清除集成電路工藝其它先進(jìn)濕法清洗工藝，如OhmiFrom IMEC (Interuniversity Microelectronic Center)(1) H2O + O3 (18M-cm)實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝其它先進(jìn)濕法清洗工藝，如OhmiINTEGRAT把重金屬離子和堿金屬離子從有源區(qū)引導(dǎo)到不重要 的區(qū)域。器件正面的堿金屬離子被吸雜到介

46、質(zhì)層（鈍化 層），如PSG、Si3N4硅片中的金屬離子則被俘獲到體硅中（本征吸 雜）或硅片背面（非本征吸雜）集成電路工藝3、吸雜INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗把重金屬離子和堿金屬離子從有源區(qū)引導(dǎo)到不重要 的區(qū)域。3、吸INTE集成電路工藝GRATED CIRCUIT TECHNOLOGY硅中深能級(jí)雜質(zhì)（SRH中心）擴(kuò)散系數(shù)大容易被各種機(jī)械缺陷和化學(xué)陷阱區(qū)域俘獲實(shí)驗(yàn)室凈化及硅片清洗集成電路工藝硅中深能級(jí)雜質(zhì)（SRH中心）擴(kuò)散系數(shù)大實(shí)驗(yàn)室凈化集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY實(shí)驗(yàn)室凈化及硅片清洗雜質(zhì)元素從原有陷阱中

47、被釋放，成為可動(dòng)原子 吸雜三步驟：雜質(zhì)元素?cái)U(kuò)散到吸雜中心雜質(zhì)元素被吸雜中心俘獲集成電路工藝實(shí)驗(yàn)室凈化及硅片清洗雜質(zhì)元素從原有陷阱中被釋放，INTEGRATED CIRCUIT TECHNOLOGY通過金屬離子與硅片表面的氫離子交換而被束 縛在硅片表面。被淀積到硅片表面。一粒食鹽足以在5000片硅片上淀積每平方厘米1012個(gè)鈉離子。集成電路工藝金屬沾污途徑：INTEGRATED CIRCUIT TECHNOLOGY通集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY清洗設(shè)備兆聲清洗采用接近 1MHz的 超聲能量， 這種工藝能在更低 的溶液溫度下實(shí)現(xiàn) 更 有 效 的 顆 粒 去

48、 除。集成電路工藝清洗設(shè)備兆聲清洗采用接近 1MHz的 超聲能量集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY清洗設(shè)備在噴霧清洗技術(shù)中，濕法 清洗化學(xué)品被噴射到置于 旋轉(zhuǎn)密封腔內(nèi)片架的硅片 上，每隔清洗步驟后，去 離子水清洗液噴射到硅片 上，并對(duì)去離子水的電阻 率進(jìn)行監(jiān)測(cè)，以確定何時(shí) 所有的化學(xué)物都被去除。集成電路工藝清洗設(shè)備在噴霧清洗技術(shù)中，濕法 清洗化學(xué)品被噴射集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY清洗設(shè)備刷子用聚乙烯醇(PVA) 制成，PVA柔軟、像海 綿一樣可壓縮。 PVA刷 子能有效的去除顆粒而 不損傷硅片表面。集成電路工藝清洗

49、設(shè)備刷子用聚乙烯醇(PVA) 制成，PVA集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY清洗設(shè)備傳統(tǒng)上絕大多數(shù)的去離子水清洗都使用溢流清洗器。去 離子水被送入清洗系統(tǒng)流經(jīng)并環(huán)繞硅片。溢流清洗器的 流體運(yùn)動(dòng)用來去除從硅片表面擴(kuò)散到水流中的沾污。集成電路工藝清洗設(shè)備傳統(tǒng)上絕大多數(shù)的去離子水清洗都使用溢流清集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY300 mm200 mm150 mm125 mm100 mm75 mm3456812硅片直徑趨勢(shì)集成電路工藝300 mm200 mm345681300mm硅片比200mm硅片面積大2.25 倍，這樣就會(huì)在

50、一塊硅片上生產(chǎn)更多的芯 片。每塊芯片加工和處理時(shí)間都減少了， 設(shè)備生產(chǎn)效率提高了。使用300mm直徑的 硅片可以把每塊芯片的成本減少30。節(jié) 省成本是驅(qū)使半導(dǎo)體業(yè)轉(zhuǎn)向使用更大直徑 硅片的主要原因。集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY300mm硅片比200mm硅片面積大2.25 倍，這樣就會(huì)硅片尺寸和參數(shù)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY直徑(mm)厚度(m)面積(cm2)重量(克/磅)25 塊硅片重 (磅)150675 20176.7128 / 0.061.5200725 20314.1653.08 / 0.12330077

51、5 20706.86127.64 / 0.287400825 201256.64241.56 / 0.5313硅片尺寸和參數(shù)集成電路工藝直徑厚度面積重量25 塊硅片重 (集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY88塊芯片200mm晶圓232塊芯片300mm晶圓更大直徑硅片上芯片數(shù)的增長(zhǎng)集成電路工藝88塊芯片232塊芯片更大直徑硅片上芯片數(shù)的增長(zhǎng)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY300mm硅片尺寸和晶向要求的發(fā)展說明參數(shù)單位數(shù)值容許誤差直徑mm300.00 0.20厚度 (中心點(diǎn))m775 25翹曲（最大）m100九點(diǎn)厚度差異（最

52、大）m10定位槽深度mm1.00+ 0.25, -0.00定位槽角度度90+5, -1背面修整明亮腐蝕拋光邊緣輪廓表面完成拋光FQA(固定質(zhì)量區(qū)域硅片表面半徑允許范圍)mm147From H. Huff, R. Foodall, R. Nilson, and S. Griffiths, “Thermal Processing Issues for 300-mm Silicon Wafers: Challenges and Opportunities,” ULSI Science and Technology (New Jersey: The Electrochemical Society, 1

53、997), p. 139.集成電路工藝300mm硅片尺寸和晶向要求的發(fā)展說明參數(shù)單位數(shù)硅中的晶體缺陷集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY晶體缺陷 (微缺陷) 是指任何妨礙單位晶胞在 晶體中重復(fù)性地出現(xiàn)。晶體缺陷依其形式可分為3大類： 1.點(diǎn)缺陷：原子級(jí)的局部缺陷(Frenkel缺陷)。2.位錯(cuò)：?jiǎn)挝痪Оe(cuò)位。3.層錯(cuò)：晶體結(jié)構(gòu)的缺陷。硅中的晶體缺陷集成電路工藝晶體缺陷 (微缺陷) 是指任何妨礙硅片上的成品率成品率 =66 塊好芯片88 塊總芯片= 75%集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY硅片上的成品率成品率 =66 塊好芯片

54、88 塊總芯片= 75集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY點(diǎn)缺陷(a)空位缺陷(b)間隙原子缺陷(c) Frenkel缺陷當(dāng)一個(gè)原子從其格點(diǎn) 位置移動(dòng)到晶體表面 時(shí)出現(xiàn)的缺陷。間隙原子存在于晶體結(jié)構(gòu)的空隙中。當(dāng)一個(gè)原子離開其格點(diǎn)位置并 產(chǎn)生一個(gè)空位時(shí)，會(huì)產(chǎn)生原子空位對(duì)。集成電路工藝點(diǎn)缺陷(a)空位缺陷(b)間隙原子缺陷(c) F位錯(cuò)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGY位錯(cuò)集成電路工藝層錯(cuò)(a)(b)(c)集成電路工藝INTEGRATED CIRCUIT TECHNOLOGYRedrawn from Sorab K. Ghandi, VLSI Fabrication Principles: Sili