chapter-5-存儲器原理與擴(kuò)展(LZY)課件

1、第5章存儲器原理與擴(kuò)展10/10/20221西安郵電學(xué)院 計算機(jī)學(xué)院第5章存儲器原理與擴(kuò)展10/9/20221西安郵電學(xué)院 第五章 存儲器原理與擴(kuò)展5.1 概述5.2 隨機(jī)存儲器5.3 只讀存儲器5.4 Flash存儲器5.5 存儲器與CPU連接 5.6 存儲器擴(kuò)展 10/10/20222西安郵電學(xué)院 計算機(jī)學(xué)院第五章 存儲器原理與擴(kuò)展5.1 概述10/9/20222西5.1 概述 存儲器是計算機(jī)系統(tǒng)的主要組成部件，用來存放程序和數(shù)據(jù)信息，是計算機(jī)記憶設(shè)備。材料：存儲器主要采用磁性材料、半導(dǎo)體器件和光學(xué)存儲材料等介質(zhì)來實現(xiàn)。分類：根據(jù)存儲器的存儲材料、性能和用途不同，存儲器可有多種不同的分類方

2、法。10/10/20223西安郵電學(xué)院 計算機(jī)學(xué)院5.1 概述 存儲器是計算機(jī)系統(tǒng)的主要組成部件 存儲器及半導(dǎo)體存儲器的分類存儲器是計算機(jī)用來存儲信息的部件。存儲器總的分類按存取速度和用途可把存儲器分為兩大類：內(nèi)存儲器和外存儲器。內(nèi)存：把通過系統(tǒng)總線直接與CPU相連的存儲器稱為內(nèi)存儲器，簡稱內(nèi)存。 特點：具有一定容量、存取速度快，且掉電數(shù)據(jù)將丟失。作用：計算機(jī)要執(zhí)行的程序和要處理的數(shù)據(jù)等都必須事先調(diào)入內(nèi)存后方可被CPU讀取并執(zhí)行。10/10/20224西安郵電學(xué)院 計算機(jī)學(xué)院 存儲器及半導(dǎo)體存儲器的分類存儲器是計算機(jī)用來存儲信息的部件外存：把通過接口電路與系統(tǒng)相連的存儲器稱為外存儲器，簡稱外存

3、，如硬盤、軟盤和光盤等。特點：存儲容量大而存取速度較慢，且掉電數(shù)據(jù)不丟失。作用：外存用來存放當(dāng)前暫不被CPU處理的程序或數(shù)據(jù)，以及一些需要永久性保存的信息。通常將外存歸入計算機(jī)外部設(shè)備，外存中存放的信息必須調(diào)入內(nèi)存后才能被CPU使用。早期的內(nèi)存使用磁芯。隨著大規(guī)模集成電路的發(fā)展，半導(dǎo)體存儲器集成度大大提高，成本迅速下降，存取速度大大加快，所以在微型計算機(jī)中，目前內(nèi)存一般都使用半導(dǎo)體存儲器。10/10/20225西安郵電學(xué)院 計算機(jī)學(xué)院外存：把通過接口電路與系統(tǒng)相連的存儲器稱為外存儲器，簡稱外存（1）根據(jù)存儲介質(zhì)可分為： 半導(dǎo)體存儲器：用半導(dǎo)體器件組成的存儲器。 磁介質(zhì)存儲器：用磁性材料做成的存

4、儲器。 光介質(zhì)存儲器：用光存儲材料做成的存儲器。（2）根據(jù)存取方式可分為： 隨機(jī)存儲器：保存在存儲介質(zhì)上的信息，可以 隨機(jī)存取，與物理位置無關(guān)。 順序存儲器：只能按某種順序來存取，存取時 間與信息的物理位置有關(guān)。10/10/20226西安郵電學(xué)院 計算機(jī)學(xué)院（1）根據(jù)存儲介質(zhì)可分為： 10/9/20226西安郵電學(xué)院（3）根據(jù)存儲器的讀寫功能可分為： 只讀存儲器（ROM）：存放的內(nèi)容已固定，只 能讀出不能寫入的半導(dǎo)體存儲器。 隨機(jī)讀寫存儲器（RAM）：既可讀出又可寫入 的半導(dǎo)體存儲器。（4）根據(jù)信息的可保存性可分為： 易失性存儲器：斷電后保存的信息即可消失的存 儲器。 非易失性存儲器：斷電后保

5、存的信息不丟失的存 儲器。10/10/20227西安郵電學(xué)院 計算機(jī)學(xué)院（3）根據(jù)存儲器的讀寫功能可分為：10/9/20227西安郵（5）根據(jù)處理器所訪問的方式可分為： 內(nèi)存儲器：存放CPU要執(zhí)行的程序和數(shù)據(jù)，CPU 可對其直接訪問。 高速緩沖存儲器：提高CPU訪問內(nèi)存的速度， CPU可對其直接訪問。 外存儲器：保存計算機(jī)系統(tǒng)的信息和數(shù)據(jù)，CPU 不能直接訪問。圖5.1 計算機(jī)系統(tǒng)的三級存儲結(jié)構(gòu)圖10/10/20228西安郵電學(xué)院 計算機(jī)學(xué)院（5）根據(jù)處理器所訪問的方式可分為：圖5.1 計算機(jī)系統(tǒng)的5.1.1 半導(dǎo)體存儲器的分類 半導(dǎo)體存儲器主要采用MOS型工藝制造，MOS型存儲器具有集成度高

6、、功耗低、價格便宜等特點，適合用作計算機(jī)內(nèi)存等。半導(dǎo)體存儲器根據(jù)保存信息的原理不同可分為： 隨機(jī)讀寫存儲器 RAM 只讀存儲器 ROM 閃速存儲器Flash Memory10/10/20229西安郵電學(xué)院 計算機(jī)學(xué)院5.1.1 半導(dǎo)體存儲器的分類 半導(dǎo)體存儲 半導(dǎo)體存儲器的分類從應(yīng)用角度可將半導(dǎo)體存儲器分為兩大類：隨機(jī)存取存儲器RAM(Random Access Memory)和只讀存儲器ROM(Read Only Memory)。RAM是可讀、可寫的存儲器，CPU可以對RAM的內(nèi)容隨機(jī)地讀寫訪問，RAM中的信息斷電后即丟失。ROM的內(nèi)容只能隨機(jī)讀出而不能寫入，斷電后信息不會丟失，常用來存放不

7、需要改變的信息(如某些系統(tǒng)程序)，信息一旦寫入就固定不變了。10/10/202210西安郵電學(xué)院 計算機(jī)學(xué)院 半導(dǎo)體存儲器的分類10/9/202210西安郵電學(xué)院 根據(jù)制造工藝的不同，隨機(jī)讀寫存儲器RAM主要有雙極型和MOS型兩類。雙極型存儲器存取速度快、集成度較低、功耗較大、成本較高等特點，適用于對速度要求較高的高速緩沖存儲器,低阻抗、電流控制的器件 ；MOS型存儲器具有集成度高、功耗低、價格便宜等特點，適用于內(nèi)存儲器，高輸入阻抗、電壓控制的器件 。 MOS型存儲器按信息存放方式又可分為靜態(tài)RAM(Static RAM，簡稱SRAM)和動態(tài)RAM(Dynamic RAM，簡稱DRAM)。10

8、/10/202211西安郵電學(xué)院 計算機(jī)學(xué)院根據(jù)制造工藝的不同，隨機(jī)讀寫存儲器RAM主要有雙極型和MOS 只讀存儲器ROM目前常見的有：掩膜式ROM，用戶不可對其編程，其內(nèi)容已由廠家設(shè)定好，不能更改；可編程ROM(Programmable ROM，簡稱PROM)，用戶只能對其進(jìn)行一次編程，寫入后不能更改；可擦除的PROM(Erasable PROM，簡稱EPROM)，其內(nèi)容可用紫外線擦除，用戶可對其進(jìn)行多次編程；電擦除的PROM(Electrically Erasable PROM，簡稱EEPROM或E2PROM)，能以字節(jié)為單位擦除和改寫。 10/10/202212西安郵電學(xué)院 計算機(jī)學(xué)院

9、只讀存儲器ROM目前常見的有：10/9/202212靜態(tài)RAM動態(tài)RAMMOS型雙極型不可編程掩膜存儲器 MROM可編程存儲器PROM可擦除、可再編程存儲器紫外線擦除的EPROM電擦除的E2PROM隨機(jī)讀寫存儲器RAM只讀存儲器ROM半導(dǎo)體存儲器半導(dǎo)體存儲器的分類 10/10/202213西安郵電學(xué)院 計算機(jī)學(xué)院靜態(tài)RAM動態(tài)RAMMOS型雙極型不可編程掩膜存儲器 MRO圖5.2 半導(dǎo)體存儲器的分類10/10/202214西安郵電學(xué)院 計算機(jī)學(xué)院圖5.2 半導(dǎo)體存儲器的分類10/9/202214西安郵電5.1.2 半導(dǎo)體存儲器的名詞含義 半導(dǎo)體存儲器中最小的存儲單位是存儲元，它可存儲一個二進(jìn)制

10、信息代碼。由若干個存儲元組成一個存儲單元，由許多存儲單元組成一個存儲器。存儲單元是存儲器的最小訪問單位，即對存儲器的讀寫訪問是針對其中的任一個存儲單元進(jìn)行。 存儲器中的一個存儲單元上含有的存儲元個數(shù)稱為存儲器字長，若一個存儲單元上有8個存儲元，則稱為1個字節(jié)。一個存儲器包含許多個存儲單元，每個存儲單元都有一個編號，即存儲單元的地址，一般用十六進(jìn)制表示。有關(guān)存儲器的名詞含義如圖5.3所示。10/10/202215西安郵電學(xué)院 計算機(jī)學(xué)院5.1.2 半導(dǎo)體存儲器的名詞含義 半導(dǎo)體存儲器圖5.3 存儲器的名詞含義示意圖10/10/202216西安郵電學(xué)院 計算機(jī)學(xué)院圖5.3 存儲器的名詞含義示意圖1

11、0/9/202216西安5.1.3 半導(dǎo)體存儲器的主要性能指標(biāo)存儲容量(1) 用字?jǐn)?shù)位數(shù)表示，以位為單位。常用來表示存儲芯片的容量，如1K4位，表示該芯片有1K個單元(1K=1024)，每個存儲單元的長度為4位。(2) 用字節(jié)數(shù)表示，以字節(jié)為單位，如128B，表示該芯片有 128個單元，每個存儲單元的長度為8位。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1TB240B1024GB。顯然，存儲容量越大，所能存儲的信息越多，計算機(jī)系統(tǒng)的功能便越強(qiáng)。 10/10/202217西安郵電學(xué)院 計算機(jī)學(xué)院5.1.3 半導(dǎo)體存儲器的主要性能指標(biāo)存儲容量10/9/

12、25.1.3 半導(dǎo)體存儲器的主要性能指標(biāo) 存取速度 存儲器的存取速度是用存取時間來衡量的，存取時間是指從啟動一次存儲器操作到完成該操作所經(jīng)歷的時間。 存儲器功耗 存儲器功耗是指它在正常工作時所消耗的電功率。 可靠性和工作壽命 可靠性一般指存儲器對外界電磁場及溫度等變化的抗干擾能力。存儲器的可靠性用平均無故障間隔時間MTBF來衡量。 集成度 指在一塊芯片上能夠集成的晶體管數(shù)目。 性能/價格比性能/價格比(簡稱性價比)是衡量存儲器經(jīng)濟(jì)性能好壞的綜合指標(biāo)，它關(guān)系到存儲器的實用價值。10/10/202218西安郵電學(xué)院 計算機(jī)學(xué)院5.1.3 半導(dǎo)體存儲器的主要性能指標(biāo) 10/9/20225.2 隨機(jī)讀

13、寫存儲器 隨著大規(guī)模集成電路技術(shù)的發(fā)展，半導(dǎo)體存儲器集成度不斷提高，存取速度加快，成本下降，體積縮小，容量增大。目前，計算機(jī)中的主存都是采用半導(dǎo)體存儲器RAM。根據(jù)存儲信息的原理不同，半導(dǎo)體存儲器RAM可分為： 靜態(tài)存儲器 SRAM 動態(tài)存儲器 DRAM 10/10/202219西安郵電學(xué)院 計算機(jī)學(xué)院5.2 隨機(jī)讀寫存儲器 隨著大規(guī)模集成電路技5.2.1 靜態(tài)存儲器 1. SRAM基本存儲元 基本存儲元是組成存儲器的基礎(chǔ)和核心，它用來存儲一位二進(jìn)制信息“0”或“1”。圖5.4所示是用六個MOS管構(gòu)成的SRAM基本存儲元的電路結(jié)構(gòu)示意圖。該存儲元是由兩個MOS反相器交叉耦合而成的觸發(fā)器，一個存

14、儲元存儲一位二進(jìn)制代碼。這種電路結(jié)構(gòu)狀態(tài)穩(wěn)定，并且A，B兩點的電位總是互為相反的，因此它能表示一位二進(jìn)制的“0”或“1”。下面我們詳細(xì)分析說明該存儲元的工作原理和讀寫操作過程。10/10/202220西安郵電學(xué)院 計算機(jī)學(xué)院5.2.1 靜態(tài)存儲器 1. SRAM基本存儲元 圖6.5 六管靜態(tài)RAM存儲電路 電路中V1、V2為工作管，V3、V4為負(fù)載管，V5、V6為控制管。其中，由V1、V2、V3及V4管組成了雙穩(wěn)態(tài)觸發(fā)器電路，V1和V2的工作狀態(tài)始終為一個導(dǎo)通，另一個截止。V1截止、V2導(dǎo)通時，A點為高電平，B點為低電平；V1導(dǎo)通、V2截止時，A點為低電平，B點為高電平。10/10/20222

15、1西安郵電學(xué)院 計算機(jī)學(xué)院圖6.5 六管靜態(tài)RAM存儲電路 電路中V1、V2為工作管2. SRAM的組成結(jié)構(gòu) 在了解基本存儲元電路的基礎(chǔ)上，下面分析靜態(tài)RAM的結(jié)構(gòu)。靜態(tài)RAM由地址譯碼器、存儲矩陣、雙向數(shù)據(jù)緩沖器、存儲器讀/寫控制邏輯等組成，圖5.5所示為其基本組成結(jié)構(gòu)示意圖。10/10/202222西安郵電學(xué)院 計算機(jī)學(xué)院2. SRAM的組成結(jié)構(gòu) 在了解基本存儲元電路的基礎(chǔ)半導(dǎo)體存儲器芯片的基本結(jié)構(gòu) 地址譯碼器存儲矩陣控制邏輯A0A1An三態(tài)數(shù)據(jù)緩沖器D0D1DNW/RCS半導(dǎo)體存儲器組成框圖 10/10/202223西安郵電學(xué)院 計算機(jī)學(xué)院半導(dǎo)體存儲器芯片的基本結(jié)構(gòu) 地址譯碼器存儲矩陣控

16、制邏輯A0A地址譯碼方式 單譯碼方式圖5.6 單譯碼方式地址譯碼器012315A0A1A2A3選擇線存儲體數(shù)據(jù)緩沖器控制電路4位I/O0I/O3CSWR10/10/202224西安郵電學(xué)院 計算機(jī)學(xué)院地址譯碼方式圖5.6 單譯碼方式地址譯碼器012315雙譯碼方式三態(tài)雙向緩沖器32321024存儲矩陣10241控制電路Y向譯碼器CSWRRDA5A6A7A8A9Y0Y1Y31X0X1X2X31X向譯碼器A0A1A2A3A4I/O(1位)圖5.7 雙譯碼方式 10/10/202225西安郵電學(xué)院 計算機(jī)學(xué)院雙譯碼方式三態(tài)雙向緩沖器32321024存儲矩陣1023. 靜態(tài)RAM的讀寫時序靜態(tài)RAM通

17、?？膳cCPU直接連接，作為內(nèi)存使用。 圖5.8 SRAM的讀操作時序圖 圖5.9 SRAM的寫操作時序圖10/10/202226西安郵電學(xué)院 計算機(jī)學(xué)院3. 靜態(tài)RAM的讀寫時序靜態(tài)RAM通常可與CPU直接連接4. 靜態(tài)RAM芯片介紹 常用的6264芯片是高速SRAM芯片，它采用雙列直插式（DIP）封裝，共有28個引腳，各引腳功能說明如下： A12A0：13根地址線； D7 D0 ：8根數(shù)據(jù)線； CS1，/CS2：2根片選線； /WE：1根讀寫線； /OE：1根輸出使能線； Vcc和Gnd ：電源和地線； 10/10/202227西安郵電學(xué)院 計算機(jī)學(xué)院4. 靜態(tài)RAM芯片介紹 常用的6264

18、芯片表5.1 6264芯片的工作方式選擇。工作方式CS2/CS1/OE/WED7 D0讀1001輸出寫10 x0輸入未選通x1xx高阻未選通0 xxx高阻注：“x”表示可以是“0”或“1”圖5.11 6264芯片的邏輯電路示意圖10/10/202228西安郵電學(xué)院 計算機(jī)學(xué)院表5.1 6264芯片的工作方式選擇。工作方式CS2/CS5.2.2 動態(tài)存儲器1. 四管動態(tài)存儲元上面介紹了靜態(tài)RAM的一個基本存儲元是由6個MOS管構(gòu)成的。 在計算機(jī)系統(tǒng)中，一般都希望存儲器容量越大越好。因此，在相同的面積上放置更多的存儲元，能夠提高存儲器的集成度。下面介紹四個MOS管和單個MOS管構(gòu)成的DRAM基本存

19、儲元電路。 四管DRAM基本存儲元是在六管SRAM基本存儲元電路基礎(chǔ)上，經(jīng)過電路優(yōu)化而成的。 下面主要分析說明該存儲元的工作原理、讀寫操作和定時刷新操作過程。 10/10/202229西安郵電學(xué)院 計算機(jī)學(xué)院5.2.2 動態(tài)存儲器1. 四管動態(tài)存儲元上面圖5.12 四管動態(tài)RAM基本存儲元10/10/202230西安郵電學(xué)院 計算機(jī)學(xué)院圖5.12 四管動態(tài)RAM基本存儲元10/9/202230 DRAM的刷新是在位線上增加一個預(yù)充MOS管來自動刷新所存儲的信息值。刷新過程如下：(1)、預(yù)充MOS管導(dǎo)通，電源ED給數(shù)據(jù)線上的電容CD進(jìn)行充電后，預(yù)充管截止。(2)、行選擇線有效，讓T5和T6兩個開

20、關(guān)管導(dǎo)通，然后，數(shù)據(jù)線上的電容CD給柵極電容C1或C2補充電荷。(3)、行選擇線無效，刷新結(jié)束。 通過上述刷新步驟可以看出，每次只是行選擇線有效，而列選擇線無效。所以，存儲器刷新采用讀操作方式進(jìn)行，每次可刷新所選擇行上的所有存儲元的內(nèi)容。10/10/202231西安郵電學(xué)院 計算機(jī)學(xué)院 DRAM的刷新是在位線上增加一個預(yù)充MOS管2. 單管動態(tài)存儲元圖5.13 單管動態(tài)RAM基本存儲元 為了更進(jìn)一步縮小存儲器的體積，提高單片存儲器的集成度，DRAM一般采用單管動態(tài)基本存儲元電路來實現(xiàn)。單管動態(tài)RAM基本存儲元電路由一個電容和一個MOS管構(gòu)成。10/10/202232西安郵電學(xué)院 計算機(jī)學(xué)院2.

21、 單管動態(tài)存儲元圖5.13 單管動態(tài)RAM基本存儲元 名 稱 優(yōu) 點 缺 點四管存儲元電路外圍電路比較簡單，刷新時不需要另加外部邏輯管子多，占用的芯片面積大單管存儲元電路元件數(shù)量少，集成度高需要有高鑒別能力的讀出放大器配合工作，外圍電路比較復(fù)雜單管存儲元電路和四管存儲元電路對比10/10/202233西安郵電學(xué)院 計算機(jī)學(xué)院 名 稱 優(yōu) 點 缺3. 動態(tài)RAM芯片介紹 2164是動態(tài)存儲器DRAM芯片，它采用雙列直插式封裝，共有16個引腳，工作電源+5V，各引腳功能說明如下：A7A0：8根地址線；Din，Dout：輸入和輸出數(shù)據(jù)線；/RAS：1根行地址選擇線；/CAS：1根列地址選擇線；/WE

22、：1根寫信號線；VDD，Vss：電源和地線；NC：無用線。圖5.14 2164芯片的引腳分配圖10/10/202234西安郵電學(xué)院 計算機(jī)學(xué)院3. 動態(tài)RAM芯片介紹 2164是動態(tài)存儲4. DRAM與CPU的連接 DRAM集成度很高，但需硬件刷新電路支持工作。圖5.16為DRAM與CPU的連接邏輯框圖。圖中的虛線框內(nèi)稱之為DRAM控制器。它是CPU與DRAM中間的接口電路，即將CPU的信號變換成適合DRAM的連接信號。CPU借助這個DRAM控制器，可把DRAM看做像SRAM一樣去使用。圖5.16 DRAM與CPU的連接邏輯框圖10/10/202235西安郵電學(xué)院 計算機(jī)學(xué)院4. DRAM與C

23、PU的連接 DRAM集成度很高，但5. 動態(tài)RAM的讀寫時序圖5.17 DRAM的讀操作時序圖 圖5.17 DRAM的讀操作時序圖10/10/202236西安郵電學(xué)院 計算機(jī)學(xué)院5. 動態(tài)RAM的讀寫時序圖5.17 DRAM的讀操作時序5.3 只讀存儲器ROM的分類只讀存儲器簡稱ROM，它只能讀出，不能寫入。它的最大優(yōu)點是具有不易失性。 根據(jù)編程方式不同，ROM通常分為三類： 掩模式ROM： 又稱 mask ROM 一次編程ROM： 又稱 PROM 多次編程ROM： 又稱 EPROM,EEPROM10/10/202237西安郵電學(xué)院 計算機(jī)學(xué)院5.3 只讀存儲器ROM的分類10/9/20223

24、7西安郵5.3.1 掩膜式ROM Mask ROM是生產(chǎn)廠家按用戶定制的要求，在芯片的生產(chǎn)過程中寫入固定信息值，因而使用時只可讀出，不能修改。 Mask ROM的優(yōu)點是可靠性高，集成度高，批量生產(chǎn)成本低，適宜于大批量的定型專用產(chǎn)品。缺點是不可重寫，不適用于需要多次修改的研究開發(fā)過程。10/10/202238西安郵電學(xué)院 計算機(jī)學(xué)院5.3.1 掩膜式ROM Mask RO5.3.2 一次編程式ROM 一次編程式只讀存儲器PROM出廠時所有存儲單元內(nèi)容全為“1”或“0”，用戶可用專用的PROM編程器將信息寫入。這種寫入是破壞性的，也就是說只能進(jìn)行一次編程，無法進(jìn)行更改。根據(jù)編程原理PROM可分為兩

25、種結(jié)構(gòu)類型： 一種是熔絲燒斷型 一種是PN結(jié)擊穿型 由于PROM可靠性差，加上只能一次性編程，所以產(chǎn)品已經(jīng)淘汰。10/10/202239西安郵電學(xué)院 計算機(jī)學(xué)院5.3.2 一次編程式ROM 一次編程式只讀5.3.3 多次編程式ROM PROM雖然可供用戶進(jìn)行一次編程，但仍有局限性。為了便于研究工作，實驗各種ROM程序方案，可擦除、可多次編程式ROM在實際中得到了廣泛應(yīng)用。這種存儲器利用專用的編程器進(jìn)行信息擦除和信息再寫入，寫入信息后的芯片便可作為只讀存儲器來使用。目前，根據(jù)擦除芯片內(nèi)信息的方式不同，可擦除、可多次編程式ROM分為兩種類型： 紫外線擦除方式、可多次編程式，即EPROM 電擦除方式

26、、可多次編程式，即EEPROM10/10/202240西安郵電學(xué)院 計算機(jī)學(xué)院5.3.3 多次編程式ROM PROM雖然可1. EPROM存儲器 圖5.19為一個P溝道實現(xiàn)的EPROM的基本存儲元物理構(gòu)造示意圖。它是在N型基體片上生長了兩個高濃度的P型區(qū)，通過歐姆接觸，分別引出源極(S)和漏極(D)。在S極和D極之間，有一個多晶硅做的柵極，它的周圍被二氧化硅絕緣物所包圍，柵極是浮空的。這樣的管子制造好時，多晶硅柵極上沒有電荷，所以D極和S極之間是不導(dǎo)通的。圖5.19 EPROM的基本存儲元物理構(gòu)造示意圖 圖5.20 EPROM基本存儲元電路結(jié)構(gòu)示意圖10/10/202241西安郵電學(xué)院 計算機(jī)

27、學(xué)院1. EPROM存儲器 圖5.19為一個P溝道實現(xiàn) 由這種EPROM做成的存儲器芯片，在封裝上與一般集成電路不同，其頂部中間部分有一個石英玻璃窗口，用于對存儲器的擦除操作。當(dāng)用紫外線近距離直射窗口大約20分鐘時，電路中的浮空多晶硅柵極上的積聚電子全部形成光電流泄漏掉，D極和S極之間不再導(dǎo)通，即讀出值為“1”，恢復(fù)到初始狀態(tài)。 存放用戶信息的EPROM存儲器為了防止因光線長期照射而引起的信息破壞，需用遮光膠紙貼于石英窗口上。一個EPROM的封裝外形如圖5.21(a)所示。圖5.21 Intel 2764芯片的封裝外形圖 10/10/202242西安郵電學(xué)院 計算機(jī)學(xué)院 由這種EPROM做成的

28、存儲器芯片，在封裝上與一般集2. EEPROM存儲器介紹 EEPROM是一種采用金屬氮氧化硅工藝生產(chǎn)的可電擦除，可再編程的只讀存儲器，具有在線（或稱在系統(tǒng)，即不用從電路板上拔出來）對單個存儲單元電擦除和再編程的能力。擦除時只需加高電壓對指定單元產(chǎn)生電流，形成“電子隧道”，即可將該單元信息擦除，其他未通電流的單元內(nèi)容保持不變。10/10/202243西安郵電學(xué)院 計算機(jī)學(xué)院2. EEPROM存儲器介紹 EEPROM是一3Intel 2716 EPROM芯片 EPROM芯片有多種型號，常用的有2716(2K8)2732(4K8)2764(8K8)27128(16K8)27256(32K8)等。1)

29、 2716的內(nèi)部結(jié)構(gòu)和外部引腳2716 EPROM芯片采用NMOS工藝制造，雙列直插式24引腳封裝。其引腳、邏輯符號及內(nèi)部結(jié)構(gòu)如圖6.15所示。10/10/202244西安郵電學(xué)院 計算機(jī)學(xué)院3Intel 2716 EPROM芯片10/9/2022Intel2716123456789101112131415161718192021222324A7A6A5A4A3A2A1A0O0O1O2GNDO3O4O5O6O7PD/PGMA10VCCA8A9VPPCS(a)Intel2716石英窗口A0A1A2A3A4A5A6A7A8A9A10PD/PGMO0O1O2O3O4O5O6O7CS(b)列譯碼行譯碼

30、A10A0地址輸入讀出放大2 K8位存儲矩陣輸出緩沖器數(shù)據(jù)輸出端O7O0片選，功率下降和編程邏輯CSPD/PGM(c)VPPGNDVCC圖6.12 Intel 2716的引腳、邏輯符號及內(nèi)部結(jié)構(gòu)(a) 引腳；(b) 邏輯符號；(c) 內(nèi)部結(jié)構(gòu) 10/10/202245西安郵電學(xué)院 計算機(jī)學(xué)院Intel2716123456789101112131415表 常用的EPROM芯片 型號容量結(jié)構(gòu)最大讀出時間/ns制造工藝需用電源/V管腳數(shù)27081K8bit350450NMOS5，+122427162K8bit300450NMOS+5242732A4K8bit200450NMOS+52427648 K

31、8bit200450HMOS+5282712816K8bit250450HMOS+5282725632K8bit200450HMOS+5282751264K8bit250450HMOS+52827513464K8 bit250450HMOS+52810/10/202246西安郵電學(xué)院 計算機(jī)學(xué)院表 常用的EPROM芯片 型號容量結(jié)構(gòu)最大讀出時間/ns制造 4. Intel 2816 E2PROM芯片 Intel 2816是2K8位的E2PROM芯片，有24條引腳，單一+5 V電源。其引腳配置見圖6.16。 圖6.16 Intel 2816的引腳 10/10/202247西安郵電學(xué)院 計算機(jī)學(xué)院

32、 4. Intel 2816 E2PROM芯片圖表6.5 常用的E2PROM芯片 型號 參數(shù)28162816A28172817A2864A取數(shù)時間/ns250200250250200250250讀電壓VPP/V55555寫/擦電壓VPP/V2152155字節(jié)擦寫時間/ms10915101010寫入時間/ms10915101010封裝DIP24DIP24DIP28DIP28DIP2810/10/202248西安郵電學(xué)院 計算機(jī)學(xué)院表6.5 常用的E2PROM芯片 5.4 Flash存儲器 閃速存儲器又稱Flash存儲器，它是一種非易失性存儲器（Non-Volatile Memory，NVM），是

33、在EPROM與EEPROM 基礎(chǔ)上發(fā)展起來的。Flash存儲器集其它類非易失性存儲器的特點于一身。與EPROM相比較，閃速存儲器具有明顯的優(yōu)勢在系統(tǒng)中可電擦除和可重復(fù)編程，而不需要特殊的高電壓；與EEPROM相比較，閃速存儲器具有編程速度快，成本低、密度大的特點。Flash存儲器以其集成度高、制造成本低、使用方便等諸多優(yōu)點廣泛地應(yīng)用于辦公設(shè)備、通信設(shè)備、醫(yī)療設(shè)備、家用電器等領(lǐng)域。10/10/202249西安郵電學(xué)院 計算機(jī)學(xué)院5.4 Flash存儲器 閃速存儲器又稱Fl5.4.1 Flash存儲器類型及特點1. Flash存儲器的類型 Flash存儲器有多種實現(xiàn)技術(shù)，目前主要有兩種技術(shù)類型：

34、NOR型Flash存儲器 NAND型Flash存儲器10/10/202250西安郵電學(xué)院 計算機(jī)學(xué)院5.4.1 Flash存儲器類型及特點1. Flash存2. 基本工作原理 兩種類型的Flash存儲器都是用三端器件作為存儲單元，分別為源極、漏極和柵極。它們與場效應(yīng)管的工作原理相同，主要是利用電場效應(yīng)來控制源極與漏極之間的通與斷。不同點是，場效應(yīng)管為單柵極結(jié)構(gòu)，而Flash為雙柵極結(jié)構(gòu)，即在柵極與硅襯底之間增加了一個浮置柵極。浮置柵極是由氮化物夾在兩層二氧化硅材料之間構(gòu)成，圖5.22所示為Flash存儲器的基本存儲元物理構(gòu)造示意圖 10/10/202251西安郵電學(xué)院 計算機(jī)學(xué)院2. 基本工作

35、原理 兩種類型的Flash存儲圖5.22 Flash存儲器的存儲元物理構(gòu)造示意圖 與場效應(yīng)管一樣，F(xiàn)lash存儲器也是一種電壓控制型器件。NAND型Flash存儲器內(nèi)容的擦除和寫入均是基于隧道效應(yīng)。圖5.22中，電流穿過N型基體與浮置柵極之間的SiO2絕緣層，對浮置柵極進(jìn)行充電，則完成數(shù)據(jù)寫操作。相反，浮置柵極進(jìn)行放電，則實現(xiàn)數(shù)據(jù)擦除操作。同理，NOR型Flash存儲器數(shù)據(jù)的擦除也是通過浮置柵極的放電操作實現(xiàn)。但NOR型Flash存儲器在寫入數(shù)據(jù)時則是采用熱電子注入方式，即電流從浮置柵極到源極。10/10/202252西安郵電學(xué)院 計算機(jī)學(xué)院圖5.22 Flash存儲器的存儲元物理構(gòu)造示意圖

36、3. NOR型Flash存儲器的特點 以Intel和AMD為代表的NOR型Flash存儲器是最早出現(xiàn)的一類，具有以下特點： 程序和數(shù)據(jù)可存放在一塊芯片上，擁有獨立的數(shù)據(jù)總線和地址總線，能快速隨機(jī)讀取，允許系統(tǒng)直接從Flash中讀取代碼執(zhí)行。 可以單字節(jié)或單字編程，但不能單字節(jié)擦除，必須以塊為單位或?qū)φ瑘?zhí)行擦除操作，NOR技術(shù)的Flash存儲器的擦除和編程速度較慢。4. NAND型Flash存儲器的特點 以三星和東芝為代表的NAND型Flash存儲器，有以下特點： 以頁為單位進(jìn)行讀和編程操作，以塊為單位進(jìn)行擦除操作，具有快編程和快擦除功能，塊擦除時間是2ms，而NOR技術(shù)的塊擦除時間達(dá)幾百ms

37、。 數(shù)據(jù)、地址采用同一總線，實現(xiàn)串行讀取。隨機(jī)讀取速度相對比較慢，且不能按字節(jié)隨機(jī)編程。適合于純數(shù)據(jù)和文件存儲。 芯片尺寸小，引腳少，是位成本（bit cost）最低的固態(tài)存儲器。 芯片包含有失效塊，失效塊不會影響有效塊的性能，但需要屏蔽。10/10/202253西安郵電學(xué)院 計算機(jī)學(xué)院3. NOR型Flash存儲器的特點 以Int5.4.2 Flash芯片介紹1. SST39VF160芯片2. FlashK9F2808U0C芯片SST39VF160是SST公司的CMOS多功能Flash存儲器，由SST特有的高性能SuperFlash技術(shù)制造而成。具有固定的擦除和編程時間，存儲容量為1M16位

38、，工作電壓為2.7V3.6V，擦除/編程壽命10萬次。該芯片屬于NOR型Flash存儲器，具有SRAM接口，采用48腳TSOP封裝。 K9F2808U0C是三星公司生產(chǎn)的NAND型Flash存儲器，存儲容量為16M8位，工作電壓為2.7V3.6V。528字節(jié)的頁編程時間為200us，16K字節(jié)的塊擦除時間為2ms，頁面的數(shù)據(jù)以每字50ns的速度被讀出。數(shù)據(jù)輸入/輸出、地址輸入和操作指令輸入均是通過共用的8位I/O總線完成，所以NAND型Flash存儲器的操作比較復(fù)雜。芯片內(nèi)寫控制自動實現(xiàn)所有編程和擦除功能，擦除/編程壽命10萬次。 10/10/202254西安郵電學(xué)院 計算機(jī)學(xué)院5.4.2 F

39、lash芯片介紹1. SST39VF1605.5 存儲器與CPU連接 在微機(jī)系統(tǒng)中，CPU對存儲器讀/寫操作，是通過CPU總線讀/寫周期完成的。CPU總線包括：地址總線，數(shù)據(jù)總線，控制總線，又稱三總線。CPU總線的讀/寫操作，首先由地址總線給出地址信號，然后發(fā)出讀/寫控制信號，最后在數(shù)據(jù)總線上進(jìn)行數(shù)據(jù)的讀/寫操作。所以，存儲器必須正確的連接到CPU總線上，才能進(jìn)行讀/寫訪問。 10/10/202255西安郵電學(xué)院 計算機(jī)學(xué)院5.5 存儲器與CPU連接 在微機(jī)系統(tǒng)中，C5.5.1 連接時應(yīng)注意的問題存儲器在與CPU總線連接時，應(yīng)注意下述幾點問題:1. CPU總線的帶負(fù)載能力 CPU在設(shè)計時，一般

40、輸出線的帶負(fù)載能力是有限的。采用MOS管的半導(dǎo)體存儲器，直流負(fù)載很小，主要是電容負(fù)載。所以，在簡單系統(tǒng)中，CPU可直接與存儲器相連，而在復(fù)雜系統(tǒng)中，CPU需要通過驅(qū)動器來增強(qiáng)輸出帶負(fù)載的能力。2. CPU與存儲器之間的時序配合 CPU對存儲器讀寫訪問都有固定的時序要求。具體地說，當(dāng)CPU讀操作時，從CPU發(fā)出地址和讀命令后，存儲器必須在限定時間內(nèi)輸出有效數(shù)據(jù)；而當(dāng)CPU寫操作時，存儲器必須在寫脈沖規(guī)定的時間內(nèi)將數(shù)據(jù)寫入指定存儲單元上。否則，就無法保證準(zhǔn)確地傳送數(shù)據(jù)。所以，需要選擇能夠滿足CPU讀/寫時序要求的存儲器芯片來使用。10/10/202256西安郵電學(xué)院 計算機(jī)學(xué)院5.5.1 連接時應(yīng)

41、注意的問題存儲器在與CPU總線連接時，3. CPU與DRAM的連接 當(dāng)采用SRAM芯片做系統(tǒng)存儲器時，可以直接與CPU總線連接；而采用DRAM芯片時，因為DRAM存儲器需要定時刷新，所以，一般需要通過DRAM控制器連接到CPU總線上。 4. 存儲器的組織方式 在各種微機(jī)系統(tǒng)中，數(shù)據(jù)總線可能是8位、16位或32位等，存儲容量可能需要64K、640K或4M等。因此，就可能需要使用多片存儲器進(jìn)行組織，構(gòu)成微機(jī)系統(tǒng)所需的存儲容量。例：用8片16K8位RAM構(gòu)成 64K16位存儲器。5. 地址空間劃分及存儲器連接 微機(jī)系統(tǒng)的地址空間上，包含有ROM區(qū)、RAM區(qū)等。ROM區(qū)用來存放基本程序（如：BIOS）

42、，RAM區(qū)用來存放工作程序和數(shù)據(jù)。而RAM區(qū)又分為系統(tǒng)區(qū)和用戶區(qū)。所以合理劃分內(nèi)存地址空間，正確連接各種類型的存儲器到指定的地址空間是必要的。10/10/202257西安郵電學(xué)院 計算機(jī)學(xué)院3. CPU與DRAM的連接10/9/202257西安郵電5.5.2 地址空間劃分及存儲器連接1. 地址空間的劃分 CPU在設(shè)計時，地址空間劃分和地址編碼，是靠地址線來實現(xiàn)。在微機(jī)系統(tǒng)中，CPU型號不同，其地址總線數(shù)目不同，可尋址的空間大小也不一樣。 表5.5 各型號CPU可尋址的空間表CPU型號數(shù)據(jù)總線地址總線尋址空間Intel 80888位20位1 MBIntel 8028616位24位16 MBInt

43、el 8038632位32位4 GBIntel 8058664位36位64 GBARM7TDMI32位32位4 GBARM9TDMI32位32位4 GB10/10/202258西安郵電學(xué)院 計算機(jī)學(xué)院5.5.2 地址空間劃分及存儲器連接1. 地址空間的劃分圖5.25 LPC2200芯片的地址空間分配圖 LPC2200芯片的CPU采用ARM7TDMI核，共有32條地址線，可尋址的地址空間為0 x0000_00000 xFFFF_FFFF，共4GB。 系統(tǒng)的地址空間主要劃分為：片內(nèi)存儲區(qū)、片外儲存區(qū)和外設(shè)地址區(qū)。片內(nèi)和片外又可分為ROM區(qū)和RAM區(qū)。 10/10/202259西安郵電學(xué)院 計算機(jī)學(xué)

44、院圖5.25 LPC2200芯片的地址空間分配圖 2. 存儲器的連接對于一個指定的存儲器地址空間，如何將選定的存儲器芯片連接到該地址空間上去，通常是采用片選信號線，同時附加不同數(shù)目的地址線配合來完成。片選信號線用于選通指定的存儲器地址空間范圍，而地址線是用于對指定存儲器地址空間內(nèi)部的存儲單元尋址。產(chǎn)生片選信號的方法一般是: 線選法 譯碼法10/10/202260西安郵電學(xué)院 計算機(jī)學(xué)院2. 存儲器的連接對于一個指定的存儲器地址空間，如何（1）線選法 線選法就是用CPU的低位地址線對存儲器模塊內(nèi)的存儲單元進(jìn)行尋址，所需地址線數(shù)目就是存儲器模塊的地址線數(shù)目，而高位地址線（或經(jīng)過反相器后）直接用做片

45、選信號，可分別連接到各存儲器模塊的片選端。 用線選法構(gòu)成的存儲器系統(tǒng)，優(yōu)點是不需增加邏輯電路，線路簡單；缺點是各模塊間的地址不連續(xù)，存儲單元的地址不唯一，即存在地址重疊。重疊的空間不準(zhǔn)使用，因而會造成系統(tǒng)存儲空間的浪費。線選法適合于地址空間劃分簡單的微機(jī)系統(tǒng)。10/10/202261西安郵電學(xué)院 計算機(jī)學(xué)院（1）線選法10/9/202261西安郵電學(xué)院 計算機(jī)學(xué)（2）譯碼法 譯碼法就是用CPU的低位地址線對存儲器模塊內(nèi)的存儲單元進(jìn)行尋址，所需地址線數(shù)目就是存儲器模塊的地址線數(shù)目，而高位地址線經(jīng)過譯碼器譯碼后，輸出用做各模塊的片選信號。譯碼法可以分為全譯碼和部分譯碼兩種。 全譯碼：高位地址線全部

46、進(jìn)行譯碼后，輸出做片選信號的方法。采用全譯碼時各模塊的地址范圍是唯一的，沒有地址重疊，地址空間可以得到充分利用。 部分譯碼：高位地址線其中的一部分進(jìn)行譯碼后，輸出做片選信號的方法。采用部分譯碼時，會產(chǎn)生地址碼重疊的存儲區(qū)域。與全譯碼法比較，部分譯碼法電路比較簡單。10/10/202262西安郵電學(xué)院 計算機(jī)學(xué)院（2）譯碼法10/9/202262西安郵電學(xué)院 計算機(jī)學(xué)全譯碼示例A15 A14A13A16CBAE3138 2764A19A18A17A12A0CEY6E2E1IO/M1C000H1DFFFH全0全10 0 0 1 1 1 00 0 0 1 1 1 0地址范圍A12 A0A19A18A

47、17A16A15A14 A1310/10/202263西安郵電學(xué)院 計算機(jī)學(xué)院全譯碼示例A15A16CE3138 2764A19A12A部分譯碼示例138A17 A16A11A0A14 A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19 A15A14 A12A11 A0一個可用地址123410101010000001010011全0 全1全0 全1全0 全1全0 全120000H 20FFFH21000H 21FFFH22000H 22FFFH23000H 23FFFH10/10/202264西安郵電學(xué)院 計算機(jī)

48、學(xué)院部分譯碼示例138A17 A11A0A14 (4)(3)(線選譯碼示例A14A12A0A13(1)2764(2)2764 CECEA19 A15A14 A13A12 A0一個可用地址121 00 1全0 全1全0 全104000H 05FFFH02000H 03FFFH切記： A14 A1300的情況不能出現(xiàn)00000H01FFFH的地址不可使用10/10/202265西安郵電學(xué)院 計算機(jī)學(xué)院線選譯碼示例A14A12A0A13(1)2764(2)273. 譯碼器芯片介紹常用的譯碼器有74LS138、74LS139、74LS154等。74LS138是一種38譯碼器芯片，74LS139是一種雙

49、24譯碼器芯片，74LS154是一種416譯碼器芯片，各譯碼器用法基本類似。在此簡單介紹74LS138芯片。 74LS138是一種38譯碼器、共有16個引腳，3個芯片控制使能輸入端，3個譯碼輸入端，以及8個譯碼輸出端。譯碼操作時，某一時刻只有一個輸出端輸出低電平，其余都是高電平。74LS138的引腳分配及其譯碼邏輯電路如下圖所示。10/10/202266西安郵電學(xué)院 計算機(jī)學(xué)院3. 譯碼器芯片介紹常用的譯碼器有74LS138、7圖5.26 74LS138引腳分配圖 圖5.27 74LS138譯碼邏輯電路圖 由圖可看到，譯碼器74LS138的工作條件是同時滿足：G1=1、/G2A=0、/G2B=

50、0。譯碼輸入為C、B、A三個信號，譯碼輸出有八種狀態(tài)，輸出是低電平有效。當(dāng)不滿足編譯條件時，輸出全為高電平，相當(dāng)于譯碼器未工作。10/10/202267西安郵電學(xué)院 計算機(jī)學(xué)院圖5.26 74LS138引腳分配圖 圖5.27 G1C B A譯碼輸出： 1000 0 00 1 1 1 1 1 1 11000 0 11 0 1 1 1 1 1 11000 1 01 1 0 1 1 1 1 11000 1 11 1 1 0 1 1 1 11001 0 01 1 1 1 0 1 1 11001 0 11 1 1 1 1 0 1 11001 1 01 1 1 1 1 1 0 11001 1 11 1 1

51、 1 1 1 1 00 xxx x x1 1 1 1 1 1 1 1x1xx x x1 1 1 1 1 1 1 1xx1x x x1 1 1 1 1 1 1 1表5.6 74LS138譯碼器真值表10/10/202268西安郵電學(xué)院 計算機(jī)學(xué)院 G1C B A譯碼輸出： 1000 0 00 1 1 4. 應(yīng)用示例 示例1： IBM-PC/XT機(jī)是早期一款最流行的微機(jī)系統(tǒng)，采用intel8088做CPU，共有20條地址線，可尋址的地址空間為00000HFFFFFH，共1 MB。系統(tǒng)地址劃分是將低640 KB空間用做主存儲器區(qū)，而把其后的384 KB空間用做內(nèi)存保留區(qū)。內(nèi)存保留區(qū)包括256 KB的

52、ROM空間和128 KB的I/O通道保留空間。該微機(jī)系統(tǒng)的地址空間分配如圖5.28所示。10/10/202269西安郵電學(xué)院 計算機(jī)學(xué)院4. 應(yīng)用示例 示例1： IBM-PC/圖5.28 IBM-PC/XT系統(tǒng)的地址空間分配圖10/10/202270西安郵電學(xué)院 計算機(jī)學(xué)院圖5.28 IBM-PC/XT系統(tǒng)的地址空間分配圖10/9 由圖可知，系統(tǒng)分配給主板上的主存空間是00000H7FFFFH，尋址范圍512K；分配給IO通道主存空間是80000H9FFFFH，尋址范圍128K；分配給保留顯示用存儲空間是A0000HBFFFFH，尋址范圍128K。 線選法和譯碼法的電路設(shè)計如下圖所示。10/1

53、0/202271西安郵電學(xué)院 計算機(jī)學(xué)院 由圖可知，系統(tǒng)分配給主板上的主存空間是000 C B A A19 A18 A17譯碼器譯碼輸出譯碼地址空間空間內(nèi)地址線及尋址范圍結(jié)果0 0 0/Y0=0，其余為100000H1FFFFH00000H7FFFFH選中主存空間每根線選擇128K空間共計：512K0 0 1/Y1=0，其余為120000H3FFFFH0 1 0/Y2=0，其余為140000H5FFFFH0 1 1/Y3=0，其余為160000H7FFFFH1 0 0/Y4=0，其余為180000H9FFFFH00000H1FFFFH選中IO通道空間：128K1 0 1/Y5=0，其余為1A0

54、000HBFFFFH00000H1FFFFH選中顯示用空間：128K 上圖中，使用了一片74LS138進(jìn)行譯碼，其地址空間譯碼說明如下表所示。表5.7 譯碼器地址空間譯碼說明10/10/202272西安郵電學(xué)院 計算機(jī)學(xué)院 C B A譯碼器譯碼地址空間空間內(nèi)地址線結(jié)果0 0 0 計算機(jī)系統(tǒng)中，CPU地址總線為16位(A15A10)，數(shù)據(jù)總線為8位(D7D0)。系統(tǒng)主存地址空間分配如下：0 8191為系統(tǒng)程序區(qū)，由只讀存儲器芯片組成；8192 32767為用戶程序區(qū)；最后的2K地址空間留個系統(tǒng)程序工作區(qū)。現(xiàn)有存儲器芯片型號如下： EPROM: 8K8位； SRAM: 1K8位, 2K8位, 4K

55、8位, 8K8位； 需要從已有的型號中選擇適當(dāng)芯片，設(shè)計配置該微機(jī)的存儲系統(tǒng)，并畫出存儲系統(tǒng)的邏輯連接電路圖。示例2：10/10/202273西安郵電學(xué)院 計算機(jī)學(xué)院 計算機(jī)系統(tǒng)中，CPU地址總線為16位(A15A1 微機(jī)系統(tǒng)地址空間分配如圖5.31所示。其中，用戶程序區(qū)和系統(tǒng)程序工作區(qū)，都屬于隨機(jī)讀寫操作的存儲空間，所以需要配置為RAM存儲器。圖5.31微機(jī)系統(tǒng)地址空間分配圖 根據(jù)微機(jī)存儲系統(tǒng)的需求，選用8K8位的1片EPROM做系統(tǒng)程序區(qū)存儲器；選用3片8K8位的SRAM做用戶程序區(qū)存儲器；選用1片2K8位的SRAM做系統(tǒng)程序工作區(qū)存儲器。 10/10/202274西安郵電學(xué)院 計算機(jī)學(xué)院

56、 微機(jī)系統(tǒng)地址空間分配如圖5.31所示。其中，圖5.32 存儲器連接邏輯電路圖10/10/202275西安郵電學(xué)院 計算機(jī)學(xué)院圖5.32 存儲器連接邏輯電路圖10/9/202275西安 使用38譯碼器分配存儲器地址空間，其地址空間譯碼說明如下表所示。 C B A A19 A18 A17譯碼器譯碼輸出譯碼地址空間二次譯碼各空間內(nèi)地址線及尋址范圍結(jié)果0 0 0/Y0=0，其余為10000H1FFFH無A12A00000H1FFFH 選中1號芯片:8K0 0 1/Y1=0，其余為12000H3FFFH無A12A00000H1FFFH 選中2號芯片:8K0 1 0/Y2=0，其余為14000H5FFF

57、H無A12A00000H1FFFH 選中3號芯片:8K0 1 1/Y3=0，其余為16000H7FFFH無A12A00000H1FFFH 選中4號芯片:8K1 1 1/Y7=0，其余為1E000HFFFFHA10A00000H07FFH 選中5號芯片:2K10/10/202276西安郵電學(xué)院 計算機(jī)學(xué)院 使用38譯碼器分配存儲器地址空間，其地址空間譯碼5.6 存儲器擴(kuò)展 存儲器芯片的存儲容量都是有限的，要構(gòu)成所需容量的存儲器，往往單個芯片不能滿足存儲單元數(shù)目或字長的需求，甚至存儲單元和字長數(shù)都不能滿足需求。所以，需要用多個存儲器芯片進(jìn)行組合來滿足存儲容量需求。針對不同容量需求所進(jìn)行的存儲器芯片

58、組合稱為存儲器的擴(kuò)展。存儲器芯片的擴(kuò)展方式包括： 位擴(kuò)展 字?jǐn)U展 字位同時擴(kuò)展 10/10/202277西安郵電學(xué)院 計算機(jī)學(xué)院5.6 存儲器擴(kuò)展 存儲器芯片的存儲容量都是5.6.1 位擴(kuò)展 單塊存儲芯片上的存儲單元數(shù)目滿足存儲器需求，而字長不能滿足需求，需進(jìn)行的存儲器擴(kuò)展稱為位擴(kuò)展。例如：已有8K1的SRAM芯片，需要組成8K8的存儲器，這里芯片的存儲單元數(shù)目與存儲器需求一致，但字長不夠，需要進(jìn)行位擴(kuò)展來實現(xiàn)。圖5.33所示為8K1 SRAM芯片，采用位擴(kuò)展組成8K8的存儲器電路連接示意圖。 10/10/202278西安郵電學(xué)院 計算機(jī)學(xué)院5.6.1 位擴(kuò)展 單塊存儲芯片上的存儲單元圖5.3

59、3 位擴(kuò)展組成的8K8存儲器電路連接示意圖 由圖看出，位擴(kuò)展方式存儲器的電路連接特點是：所有芯片的地址線和讀/寫線都連接到總線的對應(yīng)位上，所有芯片共用一個片選信號，而各芯片的數(shù)據(jù)線需要分別連接到數(shù)據(jù)總線的D7D0位上。10/10/202279西安郵電學(xué)院 計算機(jī)學(xué)院圖5.33 位擴(kuò)展組成的8K8存儲器電路連接示意圖 5.6.2 字?jǐn)U展 單塊存儲芯片上的存儲字長滿足存儲器需求，而存儲單元數(shù)目不能滿足需求，需進(jìn)行的存儲器擴(kuò)展稱為字?jǐn)U展，字?jǐn)U展就是存儲單元數(shù)量的擴(kuò)展。圖5.34所示為16K8 SRAM芯片，采用字?jǐn)U展方式，組成64K8的存儲器電路連接示意圖。 由圖看出，字?jǐn)U展方式存儲器的電路連接特點

60、是：所有芯片的數(shù)據(jù)線、地址線和讀/寫線都連接到總線的對應(yīng)位上，而由片選信號來指定各片地址范圍。10/10/202280西安郵電學(xué)院 計算機(jī)學(xué)院5.6.2 字?jǐn)U展 單塊存儲芯片上的存儲字長滿足圖5.34 字?jǐn)U展組成的64K8存儲器電路連接示意圖 圖中每個16K8位SRAM芯片，都有14位地址線，經(jīng)過字?jǐn)U展后，組成64K8位的存儲器，則需要16位地址線。其中，這16位地址線的低14位（A13A0）直接與各芯片的地址線連接，用于進(jìn)行片內(nèi)尋址。另外的高2位地址線（A15和A14）經(jīng)24譯碼器譯出4位片選線，分別與4個芯片的片選信號相連接，用來選定各芯片在整個存儲空間中所屬的地址范圍。10/10/202