電工學(xué)課件：第14章 觸發(fā)器和時(shí)序邏輯電路

1、第14章 觸發(fā)器和時(shí)序邏輯電路 電路的輸出狀態(tài)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且與電路原來的狀態(tài)有關(guān)，當(dāng)輸入信號(hào)消失后，電路狀態(tài)仍維持不變。這種具有存貯記憶功能的電路稱為時(shí)序邏輯電路。時(shí)序邏輯電路的特點(diǎn)： 下面介紹雙穩(wěn)態(tài)觸發(fā)器，它是構(gòu)成時(shí)序電路的基本邏輯單元。14.1 雙穩(wěn)態(tài)觸發(fā)器 主從JK 觸發(fā)器 維持阻塞D 觸發(fā)器 觸發(fā)器邏輯功能轉(zhuǎn)換 RS 觸發(fā)器14.1 雙穩(wěn)態(tài)觸發(fā)器特點(diǎn)：1、有兩個(gè)穩(wěn)定狀態(tài)“0”態(tài)和“1”態(tài)；2、能根據(jù)輸入信號(hào)將觸發(fā)器置成“0”或“1”態(tài)；3、輸入信號(hào)消失后，被置成的“0”或“1”態(tài)能 保存下來，即具有記憶功能。雙穩(wěn)態(tài)觸發(fā)器： 是一種具有記憶功能的邏輯單元電路，它能儲(chǔ)存一位

2、二進(jìn)制碼。14.1.1 RS 觸發(fā)器兩互補(bǔ)輸出端1. 基本 RS 觸發(fā)器兩輸入端&QQ.G1&.G2SDRD 正常情況下，兩輸出端的狀態(tài)保持相反。通常以Q端的邏輯電平表示觸發(fā)器的狀態(tài)，即Q=1，Q=0時(shí)，稱為“1”態(tài)；反之為“0”態(tài)。反饋線 觸發(fā)器輸出與輸入的邏輯關(guān)系1001設(shè)觸發(fā)器原態(tài)為“1”態(tài)。翻轉(zhuǎn)為“0”態(tài)(1) SD=1，RD = 01010QQ.G1&.&G2SDRD設(shè)原態(tài)為“0”態(tài)1001110觸發(fā)器保持“0”態(tài)不變復(fù)位0 結(jié)論: 不論 觸發(fā)器原來 為何種狀態(tài)， 當(dāng) SD=1， RD=0時(shí)， 將使觸發(fā)器 置“0”或稱 為復(fù)位。QQ.G1&.&G2SDRD01設(shè)原態(tài)為“0”態(tài)0111

3、00翻轉(zhuǎn)為“1”態(tài)(2) SD=0，RD = 1QQ.G1&.&G2SDRD設(shè)原態(tài)為“1”態(tài)0110001觸發(fā)器保持“1”態(tài)不變置位1 結(jié)論: 不論 觸發(fā)器原來 為何種狀態(tài)， 當(dāng) SD=0， RD=1時(shí)， 將使觸發(fā)器 置“1”或稱 為置位。QQ.G1&.&G2SDRD11設(shè)原態(tài)為“0”態(tài)010011保持為“0”態(tài)(3) SD=1，RD = 1QQ.G1&.&G2SDRD設(shè)原態(tài)為“1”態(tài)1110001觸發(fā)器保持“1”態(tài)不變1 當(dāng) SD=1， RD=1時(shí)， 觸發(fā)器保持 原來的狀態(tài)， 即觸發(fā)器具 有保持、記 憶功能。QQ.G1&.&G2SDRD110011111110若G1先翻轉(zhuǎn)，則觸發(fā)器為“0”態(tài)

4、“1”態(tài)(4) SD=0，RD = 0 當(dāng)信號(hào)SD= RD = 0同時(shí)變?yōu)?時(shí)，由于與非門的翻轉(zhuǎn)時(shí)間不可能完全相同，觸發(fā)器狀態(tài)可能是“1”態(tài)，也可能是“0”態(tài)，不能根據(jù)輸入信號(hào)確定。QQ.G1&.&G2SDRD10若先翻轉(zhuǎn)基本 RS 觸發(fā)器狀態(tài)表邏輯符號(hào)RD(Reset Direct)-直接置“0”端(復(fù)位端)SD(Set Direct)-直接置“1”端(置位端)QQSDRDSDRDQ1 0 0 置00 1 1 置11 1 不變 保持0 0 同時(shí)變 1后不確定功能低電平有效基本 RS 觸發(fā)器狀態(tài)表邏輯符號(hào)RD(Reset Direct)-直接置“0”端(復(fù)位端)SD(Set Direct)-直

5、接置“1”端(置位端)QQSDRDSDRDQ1 0 0 置00 1 1 置11 1 不變 保持0 0 同時(shí)變 1后不確定功能低電平有效2. 可控 RS 觸發(fā)器基本R-S觸發(fā)器導(dǎo)引電路&G4SR&G3C.&G1&G2.SDRDQQ時(shí)鐘脈沖當(dāng)C=0時(shí)011 R，S 輸入狀態(tài) 不起作用。 觸發(fā)器狀態(tài)不變11.&G1&G2.SDRDQQ&G4SR&G3C SD，RD 用于預(yù)置觸發(fā)器的初始狀態(tài)， 工作過程中應(yīng)處于高電平，對(duì)電路工作狀態(tài)無影響。被封鎖被封鎖當(dāng) C = 1 時(shí)1打開觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。11打開觸發(fā)器的翻轉(zhuǎn)時(shí)刻受C控制（C高電平時(shí)翻轉(zhuǎn)），而觸發(fā)器的狀態(tài)由R，S的狀態(tài)決定。.&G1

6、&G2.SDRDQQ&G4SR&G3C當(dāng) C = 1 時(shí)1打開(1) S=0, R=00011觸發(fā)器保持原態(tài)觸發(fā)器狀態(tài)由R，S 輸入狀態(tài)決定。11打開.&G1&G2.SDRDQQ&G4SR&G3C1101010(2) S = 0, R= 1觸發(fā)器置“0”(3) S =1, R= 0觸發(fā)器置“1”11.&G1&G2.SDRDQQ&G4SR&G3C1110011110若先翻若先翻Q=1Q=011(4) S =1, R= 1當(dāng)時(shí)鐘由 1變 0 后 觸發(fā)器狀態(tài)不定11.&G1&G2.SDRDQQ&G4SR&G3C可控RS狀態(tài)表0 0 SR0 1 01 0 11 1 不定Qn+1QnQn時(shí)鐘到來前觸發(fā)器

7、的狀態(tài)Qn+1時(shí)鐘到來后觸發(fā)器的狀態(tài)邏輯符號(hào)QQSR CSDRDC高電平時(shí)觸發(fā)器狀態(tài)由R、S確定跳轉(zhuǎn)例：畫出可控 RS 觸發(fā)器的輸出波形RSC不定不定可控 RS狀態(tài)表C高電平時(shí)觸發(fā)器狀態(tài)由R、S確定QQ010 0 SR0 1 01 0 11 1 不定Qn+1Qn存在問題：時(shí)鐘脈沖不能過寬，否則出現(xiàn)空翻現(xiàn)象，即在一個(gè)時(shí)鐘脈沖期間觸發(fā)器翻轉(zhuǎn)一次以上。C克服辦法：采用 JK 觸發(fā)器或 D 觸發(fā)器0 0 SR 0 1 0 1 0 1 1 1 不定Qn+1QnQ=SQ=R14.4.2 主從JK觸發(fā)器1.電路結(jié)構(gòu)從觸發(fā)器主觸發(fā)器反饋線C C CF主JKRS CF從QQQSDRD1互補(bǔ)時(shí)鐘控制主、從觸發(fā)器不

8、能同時(shí)翻轉(zhuǎn)2. 工作原理01F主打開F主狀態(tài)由J、K決定，接收信號(hào)并暫存。F從封鎖F從狀態(tài)保持不變。01CRS CF從QQQSDRD1 CF主JKC C0110狀態(tài)保持不變。從觸發(fā)器的狀態(tài)取決于主觸發(fā)器，并保持主、從狀態(tài)一致，因此稱之為主從觸發(fā)器。F從打開F主封鎖0RS CF從QQQSDRD1 CF主JKC C01C01010010C高電平時(shí)觸發(fā)器接收信號(hào)并暫存（即F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)保持不變）。要求C高電平期間J、K的狀態(tài)保持不變。C下降沿( )觸發(fā)器翻轉(zhuǎn)（ F從狀態(tài)與F主狀態(tài)一致）。C低電平時(shí),F主封鎖J、K不起作用CRS CF從QQQSDRD1 CF主JKC 01RS CF從Q

9、QQSDRD1 CF主JKC C010分析JK觸發(fā)器的邏輯功能(1)J=1, K=1 設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)110110101001狀態(tài)不變主從狀態(tài)一致狀態(tài)不變01RS CF從QQQSDRD1 CF主JKC C010(1)J=1,K=110設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”狀態(tài)J=1, K=1時(shí)，每來一個(gè)時(shí)鐘脈沖，狀態(tài)翻轉(zhuǎn)一次，即具有計(jì)數(shù)功能。(1)J=1, K=1跳轉(zhuǎn)01RS CF從QQQSDRD1 CF主JKC C010(2)J=0，K=1 設(shè)觸發(fā)器原態(tài)為“1”態(tài)翻轉(zhuǎn)為“0”態(tài)01100101011001設(shè)觸發(fā)器原態(tài)為“0”態(tài)為“？”態(tài)01RS CF從QQQSDRD1 CF主JK

10、C C010(3)J=1，K=0 設(shè)觸發(fā)器原態(tài)為“0”態(tài)翻轉(zhuǎn)為“1”態(tài)10011010100101設(shè)觸發(fā)器原態(tài)為“1”態(tài)為“？”態(tài)RS CF從QQQSDRD1 CF主JKC C010(4)J=0，K=0 設(shè)觸發(fā)器原態(tài)為“0”態(tài)保持原態(tài)00010001保持原態(tài)保持原態(tài)RS CF從QQQSDRD1 CF主JKC C01001結(jié)論：C高電平時(shí)F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿( )觸發(fā)器翻轉(zhuǎn)（ F從狀態(tài)與F主狀態(tài)一致）。3. JK觸發(fā)器的邏輯功能Qn10 0 1 1 1 0 0Qn0 0 0 1 01 0 1Qn+1QnSR 0 1C高電平時(shí)F主狀態(tài)由J、K決定，F(xiàn)從狀態(tài)不變。C下降沿(

11、)觸發(fā)器翻轉(zhuǎn)（ F從狀態(tài)與F主狀態(tài)一致）。 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK觸發(fā)器狀態(tài)表0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK觸發(fā)器狀態(tài)表(保持功能) (置“0”功能) (置“1”功能) (計(jì)數(shù)功能)C下降沿觸發(fā)翻轉(zhuǎn)SD 、 RD為直接置 1、置 0 端，不受時(shí)鐘控制，低電平有效，觸發(fā)器工作時(shí)SD 、 RD應(yīng)接高電平。邏輯符號(hào) CQJKSDRDQ例：JK 觸發(fā)器工作波形CJKQ下降沿觸發(fā)翻轉(zhuǎn)14.1.3 維持阻塞 D 觸發(fā)器D觸發(fā)器狀態(tài)表D Qn+1 0101上升沿觸發(fā)翻轉(zhuǎn)邏輯符號(hào)DCQQRDSDC

12、上升沿前接收信號(hào)，上降沿時(shí)觸發(fā)器翻轉(zhuǎn)，（ 其Q的狀態(tài)與D狀態(tài)一致；但Q的狀態(tài)總比D的狀態(tài)變化晚一步，即Qn+1 =Dn；上升沿后輸入 D不再起作用，觸發(fā)器狀態(tài)保持。 即(不會(huì)空翻)結(jié)論：例：D 觸發(fā)器工作波形圖CDQ上升沿觸發(fā)翻轉(zhuǎn)14.2 寄存器 寄存器是數(shù)字系統(tǒng)常用的邏輯部件，它用來存放數(shù)碼或指令等。它由觸發(fā)器和門電路組成。一個(gè)觸發(fā)器只能存放一位二進(jìn)制數(shù)，存放 n 位二進(jìn)制時(shí)，要 n個(gè)觸發(fā)器。按功能分?jǐn)?shù)碼寄存器移位寄存器14.2.1 數(shù)碼寄存器僅有寄存數(shù)碼的功能。 清零寄存指令通常由D觸發(fā)器或R-S觸發(fā)器組成并行輸入方式RD.QDF0d0Q0.Q.DF1d1Q1.d2Q.DF2Q2QDF3d

13、3Q300001101寄存數(shù)碼1101觸發(fā)器狀態(tài)不變動(dòng)畫RDSDd3RDSDd2RDSDd1RDSDd010清零1100寄存指令&Q0&Q1&Q2&Q3取數(shù)指令1100并行輸出方式&QQQQ00000011狀態(tài)保持不變1010111114.2.2 移位寄存器不僅能寄存數(shù)碼，還有移位的功能。 所謂移位，就是每來一個(gè)移位脈沖，寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動(dòng)一位。按移位方式分類單向移位寄存器雙向移位寄存器寄存數(shù)碼1.單向移位寄存器清零D1移位脈沖23410111QQ3Q1Q2RD0000000100101011010110111011QJKF0Q1QJKF2QJKF1QJKF3數(shù)據(jù)依次向左

14、移動(dòng)，稱左移寄存器，輸入方式為串行輸入。QQQ從高位向低位依次輸入動(dòng)畫1110010110011000輸出再輸入四個(gè)移位脈沖，1011由高位至低位依次從Q3端輸出。串行輸出方式清零D10111QQ3Q1Q2RD10111011QJKF0Q1QJKF2QJKF1QJKF3QQQ5移位脈沖786動(dòng)畫左移寄存器波形圖12345678C1111011DQ0Q3Q2Q11110待存數(shù)據(jù)1011存入寄存器0111從Q3取出四位左移移位寄存器狀態(tài)表0001123移位脈沖Q2 Q1 Q0移位過程Q3寄 存 數(shù) 碼 D001110000清 零110左移一位001011左移二位01011左移三位10114左移四位

15、101并 行 輸 出再繼續(xù)輸入四個(gè)移位脈沖,從Q3端串行輸出1011數(shù)碼動(dòng)畫右移移位寄存器1清零0寄存指令并行輸入串行輸出DQ2SDRDd2&F2Q1SDRDd1&F1Q0SDRDd0&F0DDQ3SDRDd3&F3D串行輸入移位脈沖DC2.并行、串行輸入/串行輸出寄存器寄存器分類并行輸入/并行輸出串行輸入/并行輸出并行輸入/串行輸出串行輸入/串行輸出F3F2F1F0d0d1d2d3Q0Q1Q2Q3F3F2F1F0dQ0Q1Q2Q3F3F2F1F0d0d1d2d3Q3Q3F3F2F1F0d3. 雙向移位寄存器：既能左移也能右移。DQ2DQ1DQ01&111&1&.RDCS左移輸入 待輸數(shù)據(jù)由

16、低位至高 位依次輸入待輸數(shù)據(jù)由高位至低位依次輸入101右移輸入移位控制端000000&010動(dòng)畫右移串行輸入左移串行輸入U(xiǎn)CCQ0Q1Q2Q3S1S0 C16151413121110913456782D0D1D2D3DSRDSL RDGNDCT74LS194并行輸入011110 00 11 01 1直接清零(異步)保 持右移(從Q0向右移動(dòng))左移(從Q3向左移動(dòng))并行輸入 RD CS1 S0功 能 CT74LS194功能表UCCQ0Q1Q2Q3S1S0 C161514131211109CT74LS19413456782D0D1D2D3DSRDSL RDGND14.3 計(jì)數(shù)器 計(jì)數(shù)器是數(shù)字電路和

17、計(jì)算機(jī)中廣泛應(yīng)用的一種邏輯部件，可累計(jì)輸入脈沖的個(gè)數(shù)，可用于定時(shí)、分頻、時(shí)序控制等。分類加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器 (按計(jì)數(shù)功能 )異步計(jì)數(shù)器同步計(jì)數(shù)器(按計(jì)數(shù)脈沖引入方式) 二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 N 進(jìn)制計(jì)數(shù)器(按計(jì)數(shù)制)14.3.1 二進(jìn)制計(jì)數(shù)器 按二進(jìn)制的規(guī)律累計(jì)脈沖個(gè)數(shù)，它也是構(gòu)成其它進(jìn)制計(jì)數(shù)器的基礎(chǔ)。要構(gòu)成 n位二進(jìn)制計(jì)數(shù)器，需用 n個(gè)具有計(jì)數(shù)功能的觸發(fā)器。二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進(jìn)制數(shù)0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 0

18、012345678910表14.3.1 4位二進(jìn)制加法計(jì)數(shù)狀態(tài)表1. 異步二進(jìn)制加法計(jì)數(shù)器異步計(jì)數(shù)器：計(jì)數(shù)脈沖C不是同時(shí)加到各位觸發(fā)器。最低位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā)翻轉(zhuǎn)，其他各位觸發(fā)器有時(shí)需由相鄰低位觸發(fā)器輸出的進(jìn)位脈沖來觸發(fā)，因此各位觸發(fā)器狀態(tài)變換的時(shí)間先后不一，只有在前級(jí)觸發(fā)器翻轉(zhuǎn)后,后級(jí)觸發(fā)器才能翻轉(zhuǎn)。 二 進(jìn) 制 數(shù) Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脈沖數(shù)(C)二進(jìn)制加法計(jì)數(shù)器狀態(tài)表 從狀態(tài)表可看出： 最低位觸發(fā)器來 一個(gè)脈沖就翻轉(zhuǎn) 一次，每個(gè)觸發(fā) 器由 1變?yōu)?0

19、時(shí)， 要產(chǎn)生進(jìn)位信號(hào), 這個(gè)進(jìn)位信號(hào)應(yīng) 使相鄰的高位觸 發(fā)器翻轉(zhuǎn)。1010 當(dāng)J、K=1時(shí)，具有計(jì)數(shù)功能，每來一個(gè)脈沖觸發(fā)器就翻轉(zhuǎn)一次.清零RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計(jì)數(shù)脈沖三位異步二進(jìn)制加法計(jì)數(shù)器在電路圖中J、懸空表示J、K=1下降沿觸發(fā)翻轉(zhuǎn)每來一個(gè)C翻轉(zhuǎn)一次 當(dāng)相鄰低位觸發(fā)器由1變 0 時(shí)翻轉(zhuǎn)異步二進(jìn)制加法器工作波形2分頻4分頻8分頻 每個(gè)觸發(fā)器翻轉(zhuǎn)的時(shí)間有先后，與計(jì)數(shù)脈沖不同步C12345678Q0Q1Q22. 同步二進(jìn)制加法計(jì)數(shù)器異步二進(jìn)制加法計(jì)數(shù)器線路聯(lián)接簡(jiǎn)單。各觸發(fā)器是逐級(jí)翻轉(zhuǎn)，因而工作速度較慢。同步計(jì)數(shù)器：計(jì)數(shù)脈沖同時(shí)接到各位觸發(fā)器，各觸發(fā)器狀態(tài)的變換

20、與計(jì)數(shù)脈沖同步。同步計(jì)數(shù)器由于各觸發(fā)器同步翻轉(zhuǎn)，因此工作速度快。但接線較復(fù)雜。同步計(jì)數(shù)器組成原則: 根據(jù)翻轉(zhuǎn)條件,確定觸發(fā)器級(jí)間連接方式找出J、K輸入端的聯(lián)接方式。 二 進(jìn) 制 數(shù) Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脈沖數(shù)(C)二進(jìn)制加法計(jì)數(shù)器狀態(tài)表 從狀態(tài)表可看出：最低位觸發(fā)器F0每來一個(gè)脈沖就翻轉(zhuǎn)一次；F1：當(dāng)Q0=1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次；F2：當(dāng)Q0=Q1= 1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。四位二進(jìn)制同步加法計(jì)數(shù)器級(jí)間連接的邏輯關(guān)系 觸發(fā)器翻轉(zhuǎn)條件 J、K端邏輯表達(dá)

21、式J、K端邏輯表達(dá)式F0每輸入一C翻一次F1F2F3J0 =K0 =1Q0 =1J1 =K1 = Q0Q0 = Q1 = 1J2 =K2 = Q1 Q0Q0 = Q1 = Q2 = 1J3 =K3= Q1 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0 由J、K端邏輯表達(dá)式，可得出四位同步二進(jìn)制計(jì)數(shù)器的邏輯電路。（只畫出三位同步二進(jìn)制計(jì)數(shù)器的邏輯電路）（加法）（減法）三位同步二進(jìn)制加法計(jì)數(shù)器 計(jì)數(shù)脈沖同時(shí)加到各位觸發(fā)器上，當(dāng)每個(gè)到 來后觸發(fā)器狀態(tài)是否改變要看J、K的狀態(tài)。 最低位觸發(fā)器F0每一個(gè)脈沖就翻轉(zhuǎn)一次；F1：當(dāng)Q0=1時(shí)

22、，再來一個(gè)脈沖則翻轉(zhuǎn)一次；F2：當(dāng)Q0=Q1= 1時(shí)，再來一個(gè)脈沖則翻轉(zhuǎn)一次。RDQJKQQ0F0QJKQQ1F1QJKQQ2F2C計(jì)數(shù)脈沖C12345678Q0Q1Q2 各觸發(fā)器狀態(tài)的變換和計(jì)數(shù)脈沖同步二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進(jìn)制數(shù)0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890十進(jìn)制加法計(jì)數(shù)器狀態(tài)表14.3.2 二進(jìn)制計(jì)數(shù)器Q0Q1Q2Q3C12345678910十進(jìn)制計(jì)數(shù)器工作波形 觸發(fā)器翻轉(zhuǎn)條件 J、K端邏輯表達(dá)式F0每輸

23、入一C翻一次F1F2F3J0 =K0 =1Q0 =1翻轉(zhuǎn)，但Q3 = 1 不能翻轉(zhuǎn)J1 = Q0 Q3 K1 = Q0Q0 = Q1 = 1J2 =K2 = Q1 Q0Q0 = Q1 = Q2 = 1來脈沖翻轉(zhuǎn)第十個(gè)脈沖時(shí)由1翻轉(zhuǎn)為零J3 =Q1 Q1 Q0， K3= Q0RDQJKQF0QJKQF1C計(jì)數(shù)脈沖QJKQF2QJKQQ3F3Q2Q1Q0十進(jìn)制同步加法計(jì)數(shù)器21.3.3 中規(guī)模數(shù)字集成電路計(jì)數(shù)器1. CT74LS290(T1290)二-五-十進(jìn)制集成計(jì)數(shù)器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0輸入

24、計(jì)數(shù)脈沖8421異步十進(jìn)制計(jì)數(shù)器十分頻輸出(進(jìn)位輸出)計(jì)數(shù)狀態(tài)計(jì)數(shù)器輸出2. CT74LS290的應(yīng)用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引線排列圖17814S92S91Q3Q0Q2Q1R01R02C1C0CT74LS290 功能表輸 入輸 出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計(jì)數(shù)清零置921.3.3 中規(guī)模數(shù)字集成電路計(jì)數(shù)器1. CT74LS290(T1290)二-五-十進(jìn)制集成計(jì)數(shù)器Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2

25、QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0邏輯功能及外引線排列110 10清零0000Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1） R01 、 R02 ： 置“0”輸入端邏輯功能邏輯功能及外引線排列0置“9”1100Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF0（1） S91 、 S92 ： 置“9”輸入端邏輯功能1 1邏輯功能及外引線排列Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3

26、Q3RDRDRDSDSDC1Q0QJKQF0計(jì)數(shù)功能0011Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011輸入脈沖輸出二進(jìn)制輸入脈沖輸出五進(jìn)制Q1RDC0&R02R01S91S92&QJKQF1QJKQF2Q2QJKQF3Q3RDRDRDSDSDC1Q0QJKQF00011輸入脈沖輸出十進(jìn)制CT74LS290 功能表輸 入輸 出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一為“0”有任一為“0”計(jì)數(shù)清零置9輸入計(jì)數(shù)脈沖8421異步十進(jìn)制計(jì)數(shù)器十分

27、頻輸出(進(jìn)位輸出)計(jì)數(shù)狀態(tài)計(jì)數(shù)器輸出2. CT74LS290的應(yīng)用S91NCT74LS290S92Q2Q1NUCCR01R02C0C1Q0Q3地外引線排列圖17814S92S91Q3Q0Q2Q1R01R02C1C0輸入脈沖十分頻輸出5421異步十進(jìn)制計(jì)數(shù)器Q1Q2Q3Q0C12345678910工作波形S92S91Q0Q3Q1Q2R01R02C1C0S92S91Q3Q0Q2Q1R01R02C1C0五進(jìn)制輸出計(jì)數(shù)脈沖輸入異步五進(jìn)制計(jì)數(shù)器C12345Q1Q2Q3工作波形如何構(gòu)成 N進(jìn)制計(jì)數(shù)器 反饋置“0”法：當(dāng)滿足一定的條件時(shí)，利用計(jì)數(shù)器的復(fù)位端強(qiáng)迫計(jì)數(shù)器清零，重新開始新一輪計(jì)數(shù)。 利用反饋置“0

28、”法可用已有的計(jì)數(shù)器得出小于原進(jìn)制的計(jì)數(shù)器。 例：用一片CT74LS290可構(gòu)成十進(jìn)制計(jì)數(shù)器，如將十進(jìn)制計(jì)數(shù)器適當(dāng)改接，利用其清零端進(jìn)行反饋清零，則可得出十以內(nèi)的任意進(jìn)制計(jì)數(shù)器。用一片CT74LS290構(gòu)成十以內(nèi)的任意進(jìn)制計(jì)數(shù)器例：六進(jìn)制計(jì)數(shù)器二進(jìn)制數(shù)Q3Q2Q1Q0脈沖數(shù)(C)十進(jìn)制數(shù)0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890六種狀態(tài)例：六進(jìn)制計(jì)數(shù)器Q3Q2Q1Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00

29、 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0六種狀態(tài) 當(dāng)狀態(tài) 0110（6）出現(xiàn)時(shí)，將 Q2=1，Q1=1 送到復(fù)位端 R01和R02，使計(jì)數(shù)器立即清零。狀態(tài) 0110僅瞬間存在。CT74LS290為異步清零的計(jì)數(shù)器反饋置“0”實(shí)現(xiàn)方法:1111六進(jìn)制計(jì)數(shù)器S92S91Q3Q0Q2Q1R01R02C1C0計(jì)數(shù)脈沖計(jì)數(shù)器清零七進(jìn)制計(jì)數(shù)器 當(dāng)出現(xiàn) 0110（6）時(shí)，應(yīng)立即使計(jì)數(shù)器清零，重新開始新一輪計(jì)數(shù)。當(dāng)出現(xiàn) 0111(7)時(shí)，計(jì)數(shù)器立即清零，重新開始新一輪計(jì)數(shù)。S92S91Q3Q0Q2Q1R01R02C1C0計(jì)數(shù)脈沖計(jì)數(shù)器清零&.二片CT74LS290可構(gòu)

30、成100以內(nèi)的計(jì)數(shù)器例：二十四進(jìn)制計(jì)數(shù)器二十四分頻輸出.0010(2)0100(4)S92S91Q3Q0Q2Q1R01R02C1C0計(jì)數(shù)脈沖S92S91Q3Q0Q2Q1R01R02C1C0十位個(gè)位兩位十進(jìn)制計(jì)數(shù)器（100進(jìn)制）有兩個(gè)二-五-十進(jìn)制計(jì)數(shù)器，高電平清零CT74LS390外引線排列圖11689UCC1Q21Q11RD1Q01Q3地1C02Q32Q22Q12Q02RD2C02C11C1十位 0100(4)個(gè)位0110(6)1Q31Q01Q21Q11RD1C11C0計(jì)數(shù)脈沖2Q32Q02Q22Q12RD2C12C0十位個(gè)位兩位十進(jìn)制計(jì)數(shù)器（100進(jìn)制）例：用一片TC74LS390構(gòu)成四十

31、六進(jìn)制計(jì)數(shù)器&D (DOWN) 減法脈沖輸入端U(UP) 加法脈沖輸入端L(LOAD) 置數(shù)端CO 進(jìn)位端BO 借位端C(CLR) 清零端CT74LS192外引線排列圖11689UCCQ2UQ1Q0Q3地D1LBOCCODCT74LS192D0D2D3CT74LS192功能表 1 1 0 加 計(jì) 數(shù) 0 0 D0D3 置 數(shù) 1 1 1 0 保 持 1 1 0 減 計(jì) 數(shù) 1 清 零 U D LOAD CLR D0D3 功 能 十進(jìn)制同步加 / 減計(jì)數(shù)器21.3.4 環(huán)行計(jì)數(shù)器工作原理：Q1DF1Q2DF2Q3DF3Q0DF0C先將計(jì)數(shù)器置為Q3 Q2 Q1 Q0=1000 而后每來一個(gè)C，其

32、各觸發(fā)器狀態(tài)依次右移一位。即：1000010000100001環(huán)行計(jì)數(shù)器工作波形C1234Q2Q1Q0Q3環(huán)行計(jì)數(shù)器可作為順序脈沖發(fā)生器。21.3.5 環(huán)行分配器QJKQQ0F0QJKQQ1F1QJKQQ2F2CQ0Q1Q2K0 = Q2 J0 =Q2 J1 =Q0J2=Q1 K1 =Q0 K2 =Q1環(huán)行分配器工作波形Q2Q1Q0C12345678Q0Q1Q2可產(chǎn)生相移為 的順序脈沖。21.4 555定時(shí)器及其應(yīng)用 555定時(shí)器是一種將模擬電路和數(shù)字電路集成于一體的電子器件。用它可以構(gòu)成單穩(wěn)態(tài)觸發(fā)器、多諧振蕩器和施密特觸發(fā)器等多種電路。 555定時(shí)器在工業(yè)控制、定時(shí)、檢測(cè)、報(bào)警等方面有廣泛應(yīng)

33、用。21.4.1 555定時(shí)器的結(jié)構(gòu)及工作原理1.分壓器：由三個(gè)等值電阻構(gòu)成2.比較器：由電壓比較器C1和C2構(gòu)成3.R-S觸發(fā)器4.放電開關(guān)管TVAVB輸出端 電壓控制端 高電平觸發(fā)端低電平觸發(fā)端放電端復(fù)位端UCC分壓器比較器R-S觸發(fā)器放電管調(diào)轉(zhuǎn)地+C1+C2QQRDSD5K5K5KT245678312/3 UCC2/3 UCC1/3 UCC011/3 UCC112/3 UCC1/3 UCC00RDSDV6V2比較結(jié)果1/3 UCC不允許2/3 UCC+C1+C2.5K5K5KVAVBUCCRDSD562V6V22/3 UCC2/3 UCC1/3 UCC1/3 UCCQT10保持導(dǎo)通截止保持綜上所述，555功能表為：QQRDSDT輸出RDSD101011QT10保持導(dǎo)通截止保持1. 由555定時(shí)器組成的多諧振蕩器 多諧振蕩器是一種無穩(wěn)態(tài)觸發(fā)器，接通電源后，不需外加觸發(fā)信號(hào)，就能產(chǎn)生矩形波輸出。由于矩形波中含有豐富的諧波，故稱為多諧振蕩器。 多諧振蕩器是一種常用的脈沖波形發(fā)生器,觸發(fā)器和時(shí)序電路中的時(shí)鐘脈沖一般是由多諧振蕩器產(chǎn)生的。21.4.2 定時(shí)器電路的應(yīng)用UCC+C1+C2QQRDSD.5K5K5KVAVB T13245678(復(fù)位端)(地)uO1. 由555定時(shí)器組成的多諧振蕩器接