XILINX Zynq UltraScale+ MPSoC 數(shù)據(jù)手冊概述

ZynqUltraScale+MPSoC數(shù)據(jù)手冊概述般說明Zynq?UltraScale+?MPSoC系列基于Xilinx?UltraScale?MPSoC架構(gòu)。該系列產(chǎn)品集成了功能豐富的64位四核或雙核Arm?Cortex?-A53和基于雙核ArmCortex-R5的處理系統(tǒng)（PS）和Xilinx可編程邏輯（PL）UltraScale架構(gòu)在單個器件中。還包括片上存儲器，多端口外部存儲器接口和豐富的外設(shè)連接接口。處理系統(tǒng)（ps）基于ArmCortex-A53的應(yīng)用處理單元（APU）?四核或雙核?CPU頻率：高達1.5GHz?可擴展的緩存一致性?Armv8-A架構(gòu)o64位或32位操作模式oTrustZone安全性o64位模式下的A64指令集，A32/T32指令設(shè)置為32位模式?NEONAdvancedSIMD媒體處理引擎?單/雙精度浮點單元（FPU）?CoreSight?和嵌入式跟蹤宏單元（ETM）?加速器一致性端口（ACP）?AXI一致性擴展（ACE）?每個處理器內(nèi)核的電源島門控?定時器和中斷oArm通用定時器支持o兩個系統(tǒng)級三重計時器計數(shù)器o一個看門狗定時器o一個全局系統(tǒng)計時器?緩存o32KB1級，2路組關(guān)聯(lián)指令緩存，帶奇偶校驗（每個CPU獨立）o32KB1級，4路組關(guān)聯(lián)數(shù)據(jù)緩存，帶ECC（獨立于每個CPU）o帶有ECC的1MB16路組關(guān)聯(lián)2級緩存（在CPU之間共享）

基于雙核ArmCortex-R5實時處理單元（RPU）?CPU頻率：高達600MHz?Armv7-R架構(gòu)oA32/T32指令集?單/雙精度浮點單元（FPU）?CoreSight?和嵌入式跟蹤宏單元（ETM）?鎖步或獨立操作?定時器和中斷：o一個看門狗定時器o兩個三重計時器計數(shù)器?緩存和緊耦合存儲器（TCM）o32KB1級，4路組關(guān)聯(lián)指令和帶ECC的數(shù)據(jù)緩存（每個CPU獨立）o帶有ECC的128KBTCM（獨立于每個CPU），可以在鎖步模式下組合成256KB片上存儲器?帶有ECC的PS中的256KB片上RAM（OCM）?帶有ECC的高達36Mb片上RAM（UltraRAM）?帶有ECC的PL高達35Mb片上RAM（BlockRAM）?PL中高達11Mb的片上RAM（分布式RAM）基于ARMMali-400的GPU?支持OpenGLES1.1和2.0?支持OpenVG1.1?GPU頻率：高達667MHz?單幾何處理器，兩個像素處理器?像素填充率：2Mpixels/sec/MHz?三角速率：0.11Mtriangles/sec/MHz?64KB二級高速緩存?電力島門控外部存儲器接口?多協(xié)議動態(tài)內(nèi)存控制器?DDR4，DDR3，DDR3L或LPDDR3存儲器的32位或64位接口，以及32位LPDDR4內(nèi)存的接口?64位和32位模式下的ECC支持?使用單列或雙列8位，16位或32位寬存儲器，最多32GB的地址空間?靜態(tài)存儲器接口oeMMC4.51托管NAND閃存支持oONFI3.1具有24位ECC的NAND閃存o1位SPI，2位SPI，4位SPI（Quad-SPI）或2個Quad-SPI（8位）串行NOR閃存8通道DMA控制器?兩個DMA控制器，每個8通道?內(nèi)存到內(nèi)存，內(nèi)存到外設(shè)，外設(shè)到內(nèi)存和分散-收集事務(wù)支持串行收發(fā)器?四個專用PS-GTR接收器和發(fā)送器支持高達6.0Gb/s的數(shù)據(jù)速率o支持SGMII三速以太網(wǎng)PCIExpress?Gen2，串行ATA（SATA），USB3.0和DisplayPort專用I/O外設(shè)和接口?PCIExpress-符合PCIe?2.1基本規(guī)范o根復(fù)合體和端點配置Gen1或Gen2速率下的x1，x2和x4?SATA主機oSATA規(guī)范3.1版修訂的1.5,3.0和6.0Gb/s數(shù)據(jù)速率o最多支持兩個頻道?DisplayPort控制器o速率高達5.4Gb/so最多兩個TX通道（無RX支持）專用I/O外設(shè)和接口?PCIExpress-符合PCIe?2.1基本規(guī)范o根復(fù)合體和端點配置Gen1或Gen2速率下的x1，x2和x4?SATA主機oSATA規(guī)范3.1版修訂的1.5,3.0和6.0Gb/s數(shù)據(jù)速率o最多支持兩個頻道?DisplayPort控制器o速率高達5.4Gb/so最多兩個TX通道（無RX支持）?四個10/100/1000三速以太網(wǎng)MAC外設(shè)，支持IEEEStd802.3和IEEEStd15882.0版oScatter-gatherDMA功能o識別IEEEStd1588rev.2PTP幀oGMII，RGMII和SGMII接口o巨型幀?兩個USB3.0/2.0設(shè)備，主機或OTG外圍設(shè)備，每個外圍設(shè)備最多支持12個端點oUSB3.0/2.0兼容設(shè)備IP核o超高速，高速，全速和低速模式o符合英特爾XHCI標(biāo)準(zhǔn)的USB主機?兩個完全符合CAN2.0B標(biāo)準(zhǔn)的CAN總線接口o符合CAN2.0-A和CAN2.0-B和ISO118981-1標(biāo)準(zhǔn)?兩個兼容SD/SDIO2.0/eMMC4.51的控制器?兩個全雙工SPI端口，具有三個外設(shè)芯片選擇?兩個高速UART（最高1Mb/s）?兩個主從I2C接口?多達78個靈活多路復(fù)用I/O（MIO）（最多三組26個I/O），用于外設(shè)引腳分配?連接到PL的多達96個EMIO（最多三組32個I/O）互聯(lián)?PS內(nèi)和PS與PL之間的高帶寬連接?ArmAMBA?AXI4為基礎(chǔ)?QoS支持延遲和帶寬控制?高速緩存一致性互連（CCI）系統(tǒng)內(nèi)存管理?系統(tǒng)內(nèi)存管理單元（SMMU）?Xilinx存儲器保護單元（XMPU）平臺管理單元?電源門PS外圍設(shè)備，電源島和電源域?時鐘門PS外設(shè)用戶固件選項配置和安全單元?BootsPS并配置PL?支持安全和非安全啟動模式PS中的系統(tǒng)監(jiān)視器?片內(nèi)電壓和溫度檢測可編程邏輯（PL）可配置邏輯塊（CLB可配置邏輯塊（CLB）?查找表（LUT）?觸發(fā)器?可級聯(lián)加法器36KbBlockRAM?真正的雙端口?最大72位寬?可配置為雙18KbUltraRAM?288Kb雙端口?72位寬?錯誤檢查和糾正DSP模塊?27x18簽名乘法?48位加法器/累加器?27位預(yù)加法器可編程I/O塊.支持LVCMOS，LVDS和SSTL?1.0V至3.3VI/O.?可編程I/o延遲和SerDesJTAG邊界掃描?IEEEStd1149.1兼容測試接口PCIExpress?支持Rootcomplex和EndPoint配置?支持最高Gen3速度?選擇設(shè)備中最多五個集成塊100G以太網(wǎng)MAC/PCS?符合IEEEStd802.3標(biāo)準(zhǔn)?CAUI-10（10x10.3125Gb/s）或CAUI-4（4x25.78125Gb/s）?CAUI-4配置中的RSFEC（IEEEStd802.3bj）?選定設(shè)備中最多有四個集成塊Interlaken?符合Interlaken規(guī)范1.2?64/67編碼?12x12.5Gb/s或6x25Gb/s?選定設(shè)備中最多有四個集成塊視頻編碼器/解碼器（VCU）?適用于EV設(shè)備?可從PS或PL訪問?同時編碼和解碼?支持H.264和H.265PL中的系統(tǒng)監(jiān)視器?片內(nèi)電壓和溫度檢測?10位200KSPSADC，最多17個外部輸入功能摘要Table1:ZynqUltraScale+MPSoC:CGDeviceFeatureSummaryZU2CGZU3CGZU4CGZU5CGZU6CGZU7CGZU9CGApplicationProcessingUnitDual-coreArmCortex-A53MPCorewithCoreSight;NEON&Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,1MBL2CacheReal-TimeProcessingUnitDual-coreArmCortex-R5withCoreSight;Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,andTCMEmbeddedandExternalMemory256KBOn-ChipMemoryw/ECC;ExternalDDR4;DDR3;DDR3L;LPDDR4;LPDDR3;ExternalQuad-SPI;NAND;eMMCGeneralConnectivity214PSI/O;UART;CAN;USB2.0;I2C;SPI;32bGPIO;RealTimeClock;WatchDogTimers;TripleTimerCountersHigh-SpeedConnectivity4PS-GTR;PCIeGenl/2;SerialATA3.1;DisplayPort1.2a;USB3.0;SGMIISystemLogicCells103,320154,350192,150256,200469,446504,000599,550CLBFlip-Flops94,464141,120175,680234,240429,208460,800548,160CLBLUTs47,23270,56087,840117,120214,604230,400274,080DistributedRAM(Mb)1.21.82.63.56.96.28.8BlockRAMBlocks150216128144714312912BlockRAM(Mb)5.37.64.55.125.111.032.1UltraRAMBlocks0048640960UltraRAM(Mb)0013.518.0027.00DSPSlices2403607281,2481,9731,7282f520CMTs3344484Max.HPI/O")156156156156208416208Max.HDI/O(2)9696969612048120SystemMonitor2222222GTHTransceiver16.3Gb/s(3)001616242424GTYTransceivers32.75Gb/s0000000TransceiverFractionalPLLs0088121212PCIeGen3xl60022020150GInterlaken0000000100GEthernetw/RS-FEC0000000Notes:HP=High-performanceI/OwithsupportforI/Ovoltagefrom1.0Vto1.8V.HD=High-densityI/OwithsupportforI/Ovoltagefrom1.2Vto3.3V.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.SeeTable2Table2:ZynqUltraScale+MPSoC:CGDevice-PackageCombinationsandMaximumI/OsPackage⑴(2)(3)(4)(5)PackageDimensions(mm)ZU2CGZU3CGZU4CGZU5CGZU6CGZU7CGZU9CGHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTHZGTYSBVA484(6)19x1924,580『024,580,0SFVA62521x2124,156O.r024,1560,0SFVC784⑺23x2396,156O.r096,1560f096,1564,096,1564,0FBVB90031x3148,15616,048,15616f048,15616,0FFVC90031x3148,15616,048,156.16,0FFVB115635x35120,20824,0120,20824,0FFVC115635x3548,31220,0FFVF151740x4048,41624,0Notes:GotoOrderingInformationforpackagedesignationdetails.FB/FFpackageshave1.0mmballpitch.SB/SFpackageshave0.8mmballpitch.Alldevicepackagecombinationsbondout4PS-GTRtransceivers.Alldevicepackagecombinationsbondout214PSI/OexceptZU2CGandZU3CGintheSBVA484andSFVA625packages,whichbondout170PSI/Os.Packagesthatbondout170PSI/OsupportDDR32-bitonly.Packageswiththesamelastletterandnumbersequence,e.g.zA484,arefootprintcompatiblewithallotherUltraScaledeviceswiththesamesequence.Thefootprintcompatibledeviceswithinthisfamilyareoutlined.All58HPI/OpinsarepoweredbythesameVccosupply.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.

Table3:ZynqUltraScale+MPSoC:EGDeviceFeatureSummaryZU2EGZU3EGZU4EGZU5EGZU6EGZU7EGZU9EGZU11EGZU15EGZU17EGZU19EGApplicationProcessingUnitQuad-coreArmCortex-A53MPCorewithCoreSight;NEON&Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,1MBL2CacheReal-TimeProcessingUnitDual-coreArmCortex-R5withCoreSight;Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,andTCMEmbeddedandExternalMemory256KBOn-ChipMemoryw/ECC;ExternalDDR4;DDR3;DDR3L;LPDDR4;LPDDR3;ExternalQuad-SPI;NAND;eMMCGeneralConnectivity214PSI/O;UART;CAN;USB2.0;I2C;SPI;32bGPIO;RealTimeClock;WatchDogTimers;TripleTimerCountersHigh-SpeedConnectivity4PS-GTR;PCIeGen1/2;SerialATA3.1;DisplayPort1.2a;USB3.0;SGMIIGraphicProcessingUnitArmMali?-400MP2;64KBL2CacheSystemLogicCells103,320154,350192,150256,200469,446504,000599,550653,100746,550926,1941,143,450CLBFlip-Flops94,464141,120175,680234,240429,208460,800548,160597,120682,560846,8061,045,440CLBLUTs47,23270,56087,840117,120214,604230,400274,080298,560341,280423,403522,720DistributedRAM(Mb)1.21.82.63.56.96.28.89.111.38.09.8BlockRAMBlocks150216128144714312912600744796984BlockRAM(Mb)5.37.64.55.125.111.032.121.126.228.034.6UltraRAMBlocks004S6409608011210212SUltraRAM(Mb)0013.518.0027.0022.531.528.736.0DSPSlices2403607281,2481,9731,7282f5202,9283,5281,5901,968CMTs3344484841111Max.HPI/O(l)15615615615620841620841620S572572Max.HDI/O(2)9696969612048120961209696SystemMonitor22222222222GTHTransceiver16.3Gb/s(3)00161624242432244444GTYTransceivers32.75Gb/s00000001602828TransceiverFractionalPLLs008812121224123636PCIeGen3xl600220204045150GInterlaken00000001024100GEthernetw/RS-FEC00000002024Notes:HP=High-performanceI/OwithsupportforI/Ovoltagefrom1.0Vto1.8V.HD=High-densityI/OwithsupportforI/Ovoltagefrom1.2Vto3.3V.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.SeeTable4.Table4:ZynqUltraScale+MPSoC:EGDevice-PackageCombinationsandMaximumI/OsPackage(1)⑵⑶H)⑸PackageDimensions(mm)ZU2EGZU3EGZU4EGZU5EGZU6EGZU7EGZU9EGZU11EGZU15EGZU17EGZU19EGHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYSBVA484(6)19x1924,580,024,580,0SFVA62521x2124,1560,024,156Q,0SFVC784。)23x2396,1560,096,1560,096,1564,096,1564,0FBVB90031x3148,15616,048,15616,048,15616,0FFVC90031x3148,15616,048,15616,048,15616,0FFVB115635x35120,20824,0120,20824,0120,20824,0FFVC115635x3548z31220,048,31220,0FFVB151740x4072,41616,072,57216,072,57216,0FFVF151740x4048,41624,048,41632,0FFVC176042.5x42.596,41632,1696,41632,1696,41632,16FFVD176042.5x42.548,26044,2848,26044,28FFVE192445x4596,57244,096,57244,0Notes:GotoOrderingInformationforpackagedesignationdetails/5)FB/FFpackageshave1.0mmballpitch.SB/SFpackageshave0.8mmballpitch.Alldevicepackagecombinationsbondout4PS-GTRtransceivers.Alldevicepackagecombinationsbondout214PSI/OexceptZU2EGandZU3EGintheSBVA484andSFVA625packages,whichbondout170PSI/Os.Packageswiththesamelastletterandnumbersequence,e.g.,A484,arefootprintcompatiblewithallotherUltraScaledeviceswiththesamesequence.Thefootprintcompatibledeviceswithinthisfamilyareoutlined.All58HPI/OpinsarepoweredbythesameVccosupply.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.ZU4EVZU5EVZU7EVApplicationProcessingUnitQuad-coreArmCortex-A53MPCorewithCoreSight;NEON&Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,1MBL2CacheReal-TimeProcessingUnitDual-coreArmCortex-R5withCoreSight;Single/DoublePrecisionFloatingPoint;32KB/32KBLICache,andTCMEmbeddedandExternalMemoiy256KBOn-ChipMemoryw/ECC；ExternalDDR4;DDR3;DDR3L;LPDDR4;LPDDR3;ExternalQuad-SPI;NAND;eMMCGeneralConnectivity214PSI/O;UART;CAN;USB2.0;I2C;SPI;32bGPIO;RealTimeClock;WatchDogTimers;TripleTimerCountersHigh-SpeedConnectivity4PS-GTR;PCIeGen1/2;SerialATA3.1;DisplayPort1.2a;USB3.0;SGMIIGraphicProcessingUnitArmMali?-400MP2;64KBL2CacheVideoCodec111SystemLogicCells192J50256,200504,000CLBFlip-Flops175,680234,240460,800CLBLUTS87,940117,120230,400DistributedRAM(Mb)2.63.56.2BlockRAMBlocks128144312BlockRAM(Mb)4.55.111.0UltraRAMBlacks486496UltraRAM(Mb)13.518.027.0DSPSlices728L2481,728CMTS448Max.HPI/O⑴156156416Max.HDI/Q⑵969648SystemMonitor222GTHTransceiver16.3Gb/s(3)161624G7YTransceivers32.75Gb/s000TransceiverFractionalPLLs8812PCIeGen3X16222150GInterlaken000100GEthernetw/RS-FEC000Notes:HP=High-performanceI/OwithsupportforI/Ovoltagefrom1.0Vto1.8V.HD=High-densityI/OwithsupportforI/Ovoltagefrom1.2Vto3.3V.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.SeeTable6Table6:ZynqUltraScale+MPSoC:EVDevice-PackageCombinationsandMaximumI/OsPackage(1K2)(3I(41PackageDimensions(mm)ZU4EVZU5EVZU7EVHDfHPGTH,GTYHD,HPGTH,GTYHD,HPGTH,GTYSFVC784(5)23x2396,1564,096,1564,0FBVB90031x3148,15616f048,15616,048,15616r0FFVC115635X3548,31220f0FFVF151740X4048,41624r0Notes:GotoOrdenngInformationforpackagedesignationdetails.FB/FFpackageshave1.0mmballpitch.SFpackageshave0.8mmballpitch.Alldevicepackagecombinationsbondout4PS-GTRtransceivers.Packageswiththesamelastletterandnumbersequence,e.g.rC784zarefootprintcompatiblewithallotherUltraScaledeviceswiththesamesequence.Thefootprintcompatibledeviceswithinthisfamilyareoutlined.GTHtransceiversintheSFVC784packagesupportdataratesupto12.5Gb/s.ZynqUltraScale+MPSoC是一款全面的器件系列，提供單芯片，所有可編程異構(gòu)多處理器，為設(shè)計人員提供軟件，硬件，互連，電源，安全性和I/O可編程性。ZynqUltraScale+MPSoC系列中的器件系列允許設(shè)計人員使用行業(yè)標(biāo)準(zhǔn)工具從單一平臺瞄準(zhǔn)成本敏感型和高性能應(yīng)用。雖然每個ZynqUltraScale+MPSoC包含相同的PS，但PL，視頻硬塊和I/O資源在不同設(shè)備之間有所不同。Table7:ZynqUltraScale+MPSoCDeviceFeaturesCGDevicesEGDevicesEVDevicesAPUDual-coreArmCortex-A53Quad-coreArmCortex-A53Quad-coreArmCortex-A53RPUDual-coreArmCortex-R5Dual-coreArmCortex-R5Dual-coreArmCortex-R5GPUMali-400MP2Mali-400MP2VCUH.264/H.265ZynqUltraScale+MPSoC能夠滿足廣泛的應(yīng)用，包括：?汽車：駕駛員輔助，駕駛員信息和信息娛樂?無線通信：支持多光譜波段和智能天線?有線通信：多種有線通信標(biāo)準(zhǔn)和上下文感知網(wǎng)絡(luò)服務(wù)?數(shù)據(jù)中心：軟件定義網(wǎng)絡(luò)（SDN），數(shù)據(jù)預(yù)處理和分析?更智能的愿景：不斷發(fā)展的視頻處理算法，對象檢測和分析?連接控制/M2M：靈活/適應(yīng)性強的制造，工廠吞吐量，質(zhì)量和安全性UltraScaleMPSoC架構(gòu)提供32至64位的處理器可擴展性，支持虛擬化，軟硬件組合，用于實時控制，圖形/視頻處理，波形和數(shù)據(jù)包處理，下一代互連和存儲器，高級電源管理以及提供多級安全性，安全性和可靠性的技術(shù)增強功能。Xilinx為ZynqUltraScale+MPSoC系列提供大量軟IP。獨立和Linux設(shè)備驅(qū)動程序可用于PS和PL中的外圍設(shè)備。Xilinx的Vivado?DesignSuite，SDK?和PetaLinux開發(fā)環(huán)境可為軟件，硬件和系統(tǒng)工程師提供快速的產(chǎn)品開發(fā)?；贏rm的PS還將Xilinx現(xiàn)有的PL生態(tài)系統(tǒng)與廣泛的第三方工具和IP提供商結(jié)合在一起。ZynqUltraScale+MPSoC系列以優(yōu)化的異構(gòu)處理引擎組合形式提供前所未有的處理，I/O和存儲器帶寬，這些引擎嵌入下一代高性能片上互連，并具有適當(dāng)?shù)钠洗鎯ζ髯酉到y(tǒng)。異構(gòu)處理和可編程引擎針對不同的應(yīng)用任務(wù)進行了優(yōu)化，使ZynqUltraScale+MPSoC能夠提供滿足下一代智能系統(tǒng)所需的廣泛性能和效率，同時保持與原始Zynq-7000AllProgrammableSoC系列的向后兼容性。UltraScaleMPSoC架構(gòu)還集成了多級安性，更高的安全性和先進的電源管理，這些都是下一代智能系統(tǒng)的關(guān)鍵要求。Xilinx的嵌入式UltraFast?設(shè)計方法充分利用了UltraScaleMPSoC架構(gòu)提供的ASIC級功能，同時支持快速系統(tǒng)開發(fā)。包含應(yīng)用程序處理器在內(nèi)均支持高級操作系統(tǒng)，例如Linux。與Cortex-A53處理器一起使用的其他標(biāo)準(zhǔn)操作系統(tǒng)也可用于ZynqUltraScale+MPSoC系列。PS和PL位于不同的電源域上，如果需要，用戶可以關(guān)閉PL以進行電源管理。PS中的處理器始終首先啟動，允許采用以軟件為中心的PL配置方法。PL配置由CPU上運行的軟件管理，因此它的啟動類似于ASSP。處理系統(tǒng)應(yīng)用處理單元（APU）APU的主要功能包括：,64位四核ArmCortex-A53MPCores。與每個核心相關(guān)的功能包括：oArmv8-A架構(gòu)o工作目標(biāo)頻率：高達1.5GHzo單精度和雙精度浮點：4個SP/2DPFLOPoNEON高級SIMD支持，具有單精度和雙精度浮點指令o在64位工作模式下設(shè)置A64指令，在32位工作模式下設(shè)置A32/T32指令o1級緩存（單獨的指令和數(shù)據(jù)，每個Cortex-A53CPU各32KB）-具有奇偶校驗支持的雙向組關(guān)聯(lián)指令高速緩存-支持ECC的4路組關(guān)聯(lián)數(shù)據(jù)緩存o每處理器核心的集成內(nèi)存管理單元（MMU）oTrustZone用于安全模式操作o虛擬化支持,能夠在單處理器，對稱四處理器和非對稱四處理器模式下運行,集成的16路組關(guān)聯(lián)1MB統(tǒng)一級2緩存，支持ECC,中斷和定時器o通用中斷控制器（GIC-400）oArm通用定時器（每個CPU4個定時器）o一個看門狗定時器（WDT）o一個全球計時器o兩個三重定時器/計數(shù)器（TTC）?CoreSight調(diào)試和跟蹤支持o用于指令跟蹤的嵌入式跟蹤宏單元（ETM）o交叉觸發(fā)接口（CTI）啟用硬件斷點和觸發(fā)器,PL的ACP接口，用于I/O一致性和二級高速緩存分配,PL的ACE接口用于完全一致性,每個處理器內(nèi)核上的電源島門控,每個核心可選的eFUSE禁用實時處理單元（RPU）,雙核ArmCortex-R5MPCores。與每個核心相關(guān)的功能包括：oArmv7-R架構(gòu)（32位）o工作目標(biāo)頻率：高達600MHzoA32/T32指令集支持o具有ECC支持的4路組關(guān)聯(lián)1級高速緩存（單獨的指令和數(shù)據(jù)，每個32KB）o每個處理器的集成存儲器保護單元（MPU）o支持ECC的128KB緊耦合存儲器（TCM）o在鎖步模式下，TCM可以組合成256KB,能夠在單處理器或雙處理器模式下運行（分離和鎖定步驟）,專用SWDT和兩個三重定時器計數(shù)器（TTC）,CoreSight調(diào)試和跟蹤支持o用于指令和跟蹤的嵌入式跟蹤宏單元（ETM）o交叉觸發(fā)接口（CTI）啟用硬件斷點和觸發(fā)器,可選的eFUSE禁用全功率域DMA（FPD-DMA）和低功耗域DMA（LPD-DMA）?兩個通用DMA控制器，一個在全功率域（FPD-DMA）,一個在低功率域（LPD-DMA）?每個DMA八個獨立通道?多種傳輸類型：o記憶到記憶o內(nèi)存到外設(shè)o外圍到內(nèi)存和o分散-聚集?每個DMA8個外設(shè)接口?每個DMA的TrustZone，用于可選的安全操作Xilinx存儲器保護單元（XMPU）?基于區(qū)域的內(nèi)存保護單元?最多16個地區(qū)?每個區(qū)域支持1MB或4KB的地址對齊?地區(qū)可以重疊；較高的區(qū)域編號具有優(yōu)先權(quán)?可以單獨啟用或禁用每個區(qū)域?每個區(qū)域都有一個起始和結(jié)束地址圖形處理單元（GPU）?支持OpenGLES1.1和2.0?支持OpenVG1.1?工作目標(biāo)頻率：高達667MHz?單幾何處理器和兩個像素處理器?像素填充率：2Mpixel/sec/MHz?三角速率：0.11Mtriangles/sec/MHz?64KB二級緩存（只讀）?4X和16X抗鋸齒支持?ETC1紋理壓縮，以減少外部存儲器帶寬?廣泛的紋理格式支持oRGBA8888,565,1556o單聲道8,16oYUV格式支持?跨不同圖形著色器引擎的自動負(fù)載平衡?2D和3D圖形加速?高達4K紋理輸入和4K渲染輸出分辨率?每個幾何處理器和像素處理器支持4KB頁面MMU?每個GPU引擎和共享緩存上的電源島門控?可選的eFUSE禁用動態(tài)內(nèi)存控制器（DDRC）?DDR3，DDR3L，DDR4，LPDDR3，LPDDR4?目標(biāo)數(shù)據(jù)速率：在-1速度等級中高達2400Mb/sDDR4操作?支持DDR4，DDR3，DDR3L或LPDDR3內(nèi)存的32位和64位總線寬度，以及支持LPDDR4內(nèi)存的32位總線寬度?ECC支持（使用額外位）?最高總?cè)萘繛?2GB?低功耗模式o主動/預(yù)充電斷電o自刷新，包括在控制器電源循環(huán)后從自刷新中清除退出?通過允許軟件測量讀/寫眼并動態(tài)進行延遲調(diào)整來增強DDR培訓(xùn)?獨立的性能監(jiān)視器，用于讀取路徑和寫入路徑?將PHY調(diào)試訪問端口（DAP）集成到JTAG中進行測試DDR存儲器控制器是多端口的，使PS和PL能夠共享訪問公共存儲器。DDR控制器具有六個AXI從端口用于此目的：?ArmCortex-A53CPU，RPU（ArmCortex-R5和LPD外設(shè)），GPU，高速外設(shè)（USB3，PCIe和SATA）以及高性能端口（HP0和HP1）的兩個128位AXI端口）從PL到CacheCoherentInterconnect（CCI）?一個64位端口專用于ArmCortex-R5CPU?來自DisplayPort的一個128位AXI端口和來自PL的HP2端口?來自HP3的一個128位AXI端口和來自PL的HP4端口?來自GeneralDMA的一個128位AXI端口和來自PL的HP5高速連接外設(shè)PCIe?符合PCIExpressBaseSpecification2.1?完全符合PCIExpress協(xié)議規(guī)則?通道寬度：Gen1或Gen2速率下的x1，x2或x4?1個虛擬頻道?全雙工PCIe端口?端點和單個PCIe鏈路根端口?根端口支持增強配置訪問機制（ECAM），Cfg事務(wù)生成?根端口支持INTx和MSI?對MSI或MSI-X的端點支持o1物理功能，無SR-IOVo沒有放松或ID訂購o完全可配置的BARo不建議使用INTx，但可以生成o端點支持具有地址轉(zhuǎn)換和中斷功能的可配置目標(biāo)/從屬孔徑SATA?符合SATA3.1規(guī)范?SATA主機端口最多支持2個外部設(shè)備?符合高級主機控制器接口（'AHCI'）ver。1.3?1.5Gb/s，3.0Gb/s和6.0Gb/s數(shù)據(jù)速率?電源管理功能：支持部分和睡眠模式USB3.0?兩個USB控制器（可配置為USB2.0或USB3.0）?高達5.0Gb/s的數(shù)據(jù)速率?主機和設(shè)備模式o超高速，高速，全速和低速o最多12個端點oUSB主機控制器寄存器和數(shù)據(jù)結(jié)構(gòu)符合IntelxHCI規(guī)范o帶有內(nèi)置DMA的64位AXI主端口o電源管理功能：休眠模式DisplayPort控制器?使用DisplayPort輸出進行4K顯示處理o最大分辨率為4Kx2K-30（30Hz像素速率）oDisplayPortAUX通道和輸出上的熱插拔檢測（HPD）oRGBYCbCr,4：2：0;4：2：2,4：4：4,6,8,10和12b/coY-only,xvYCC,RGB4：4：4,YCbCr4：4：4,YCbCr4：2：2和YCbCr4：2：0視頻格式，每種顏色分量為6,8,10和12位o256色調(diào)色板o多幀緩沖格式o通過調(diào)色板，每像素1,2,4,8位（bpp）o16,24,32bppo圖形格式，如RGBA8888，RGB555等。?接受來自PL或?qū)Ｓ肈MA控制器的流視頻?啟用Alpha混合圖形和色度鍵控?音頻支持o單個流最多可攜帶8個LPCM通道，192kHz，24位分辨率o支持壓縮格式，包括DRA，DolbyMAT和DTSHDo多流傳輸可以擴展音頻通道的數(shù)量o音頻復(fù)制保護o2通道流式傳輸或來自PL的輸入o來自存儲器音頻幀緩沖器的多通道非流式音頻?包括符合ISO/IEC13818-1的系統(tǒng)時鐘（STC）?使用最少資源顯示引導(dǎo)時間平臺管理單元（PMU）?在引導(dǎo)期間執(zhí)行系統(tǒng)初始化?在睡眠狀態(tài)期間充當(dāng)應(yīng)用程序和實時處理器的代理?喚醒請求后啟動上電并重新啟動?始終保持系統(tǒng)電源狀態(tài)?管理上電，斷電，復(fù)位，時鐘門控以及島嶼和域的電源門控所需的低級事件序列?提供錯誤管理（錯誤處理和報告）?提供安全檢查功能（例如，內(nèi)存清理）PMU包括以下塊：?平臺管理處理器?固定ROM，用于啟動設(shè)備?帶有ECC的128KBRAM，用于可選的用戶/固件代碼?本地和全局寄存器，用于管理掉電，上電，復(fù)位，時鐘門控和電源門控請求?中斷控制器，具有來自其他模塊的16個中斷和處理器間通信接口（IPI）?GPI和GPO與PSI/O和PL之間的接口?用于PMU調(diào)試的JTAG接口?可選的用戶定義固件配置安全單元（CSU）?具有內(nèi)置ECC的三重冗余安全處理器模塊（SPB）?加密接口塊由o256位AES-GCMoSHA-3/384o4096位RSA?主要管理單位?內(nèi)置DMA?PCAP界面?在預(yù)配置階段支持ROM驗證?以安全或非安全引導(dǎo)模式將第一階段引導(dǎo)加載程序（FSBL）加載到OCM中?配置后支持電壓，溫度和頻率監(jiān)控Xilinx外設(shè)保護單元（XPPU）?提供外圍保護支持?同時最多20個主控?多孔徑尺寸?基于每個主站的指定一組地址孔徑的訪問控制?64KB外設(shè)光圈，并控制每個外設(shè)的訪問I/O外設(shè)IOP單元包含數(shù)據(jù)通信外圍設(shè)備。IOP的主要功能包括：三速千兆以太網(wǎng)?兼容IEEEStd802.3，支持10/100/1000Mb/s傳輸速率（全雙工和半雙工）?支持巨型幀?內(nèi)置Scatter-GatherDMA功能?RMON/MIB的統(tǒng)計計數(shù)器寄存器?帶有外部PHY的RGMII接口上的多種I/O類型（1.8,2.5,3.3V）?PL的GMII接口支持接口：TBI，SGMII和RGMIIv2.0支持?在傳輸幀上生成自動填充和循環(huán)冗余校驗（CRC）?發(fā)送器和接收IP，TCP和UDP校驗和卸載?用于物理層管理的MDIO接口?全雙工流量控制，可識別傳入的暫停幀和傳輸暫停幀的硬件生成?802.1QVLAN標(biāo)記，識別傳入VLAN和優(yōu)先級標(biāo)記幀?支持IEEEStd1588v2SD/SDIO3.0控制器除安全數(shù)字（SD）設(shè)備外，該控制器還支持eMMC4.51。?僅限主機模式支持?內(nèi)置DMA?1/4位SD規(guī)范，3.0版?1/4/8-biteMMC規(guī)范，版本4.51?支持SD卡和eMMC（托管NAND）的主啟動?高速，默認(rèn)速度和低速支持?支持1位和4位數(shù)據(jù)接口o低速時鐘0-400KHZo默認(rèn)速度0-25MHZo高速時鐘0-50MHZ?高速接口oSDUHS-1：208MHzoeMMCHS200：200MHz?內(nèi)存，I/O和SD卡?電源控制模式?數(shù)據(jù)FIFO接口高達512BUART?可編程波特率發(fā)生器?6,7或8個數(shù)據(jù)位?1,1.5或2個停止位?奇數(shù)，偶數(shù)，空格，標(biāo)記或無奇偶校驗?奇偶校驗，成幀和溢出錯誤檢測?換行生成和檢測?自動回聲，本地環(huán)回和遠(yuǎn)程環(huán)回通道模式?調(diào)制解調(diào)器控制信號：CTS，RTS，DSR，DTR，RI和DCD（僅限EMIO）SPI?全雙工操作可同時接收和發(fā)送?128B深度讀寫FIFO?主或從SPI模式?最多三條芯片選擇線?多主環(huán)境?如果檢測到多個主站，則標(biāo)識錯誤條件?可選的主時鐘參考?軟件可以輪詢狀態(tài)或中斷驅(qū)動I2C?128位緩沖區(qū)大小?正常（100kHz）和快速總線數(shù)據(jù)速率（400kHz）?主或從模式?正?；驍U展尋址?I2C總線保持，用于慢速主機服務(wù)GPIO?最多128個GPIO位o來自MIO的高達78位和來自EMIO的高達96位?每個GPIO位可以動態(tài)編程為輸入或輸出?所有寄存器的每個位的獨立復(fù)位值?為每個GPIO信號生成中斷請求?所有控制寄存器的單通道（位）寫入功能包括數(shù)據(jù)輸出寄存器，方向控制寄存器和中斷清除寄存器?在輸出模式下回讀CAN?符合ISO11898-1，CAN2.0A和CAN2.0B標(biāo)準(zhǔn)?標(biāo)準(zhǔn)（11位標(biāo)識符）和擴展（29位標(biāo)識符）幀?比特率高達1Mb/s?發(fā)送和接收消息FIFO,深度為64條消息?TXFIFO和RXFIFO的水印中斷?在正常模式下自動重發(fā)錯誤或仲裁丟失?四個驗收過濾器的驗收過濾?具有自動喚醒功能的睡眠模式?窺探模式?接收消息的16位時間戳?內(nèi)部生成的參考時鐘和MIO的外部參考時鐘輸入?在24MHz參考時鐘輸入時，保證時鐘采樣邊沿在80%到83%之間?每個端口可選的eFUSE禁用USB2.0?兩個USB控制器（可配置為USB2.0或USB3.0）?主機，設(shè)備和On-The-Go（OTG）模式?高速，全速和低速?最多12個端點?8位ULPI外部PHY接口?USB主機控制器寄存器和數(shù)據(jù)結(jié)構(gòu)符合IntelxHCI規(guī)范。?64位AXI主端口，內(nèi)置DMA?電源管理功能：休眠模式靜態(tài)存儲器接口靜態(tài)存儲器接口支持外部靜態(tài)存儲器。?ONFI3.1NAND閃存支持，最高支持24位ECC?1位SPI，2位SPI，4位SPI（Quad-SPI）或2個Quad-SPI（8位）串行NOR閃存?支持托管NAND閃存的8位eMMC接口NANDONFI3.1閃存控制器?符合ONFI3.1標(biāo)準(zhǔn)?支持每個ONFI3.1規(guī)格的芯片選擇減少?SLCNAND用于引導(dǎo)/配置和數(shù)據(jù)存儲?基于SLCNAND的ECC選項o每512+備用字節(jié)為1位，4位或8位o每1024個備用字節(jié)24位?最大吞吐量如下o異步模式（SDR）24.3MB/so同步模式（NV-DDR）112MB/s（100MHz閃存時鐘）?8位SDRNAND接口?兩個芯片選擇?可編程訪問時序?1.8V和3.3VI/O.?內(nèi)置DMA以提高性能四SPI控制器?4字節(jié)（32位）和3字節(jié)（24位）地址寬度?主模式下的最大SPI時鐘，150MHz?單，雙并行和雙堆疊模式?32位AXI線性地址映射接口，用于讀取操作?最多兩個片選信號?寫保護信號?保持信號?4位雙向I/O信號?x1/x2/x4需要讀取速度?僅需x1寫入速度?64字節(jié)入口FIFO深度，以提高QSPI讀取效率?內(nèi)置DMA以提高性能視頻編碼器/解碼器（VCU）ZynqUltraScale+MPSoC包括指定設(shè)備中可用的視頻編解碼器（編碼器/解碼器）使用EV后綴。VCU位于PL中，可以從PL或PS訪問。?通過單獨的核心同時進行編碼和解碼?H.264高配置級別5.2（4Kx2K-60）?H.265（HEVC）主，main10配置文件，5.1級，高層，最高4Kx2K-60速率?8位和10位編碼?4：2：0和4：2：2色度采樣?8Kx4K-15速率?多流，總計4Kx2K-60速率?低延遲模式?可以共享PSDRAM或在PL中使用專用DRAM?時鐘/電源管理?OpenMaxLinux驅(qū)動程序互聯(lián)所有模塊通過多層Arm高級微處理器總線架構(gòu)（AMBA）AXI互連相互連接并連接到PL?；ミB是非阻塞的，并支持多個同時的主從事務(wù)?；ミB設(shè)計有延遲敏感的主設(shè)備，例如ArmCPU，具有到存儲器的最短路徑，以及帶寬關(guān)鍵主設(shè)備，例如潛在的PL主設(shè)備，具有與它們需要通信的從設(shè)備的高吞吐量連接。可以通過互連中的服務(wù)質(zhì)量（QoS）塊來調(diào)節(jié)通過互連的流量。QoS功能用于調(diào)節(jié)CPU，DMA控制器和表示IOP中主設(shè)備的組合實體生成的流量。PS接口PS接口包括片外的外部接口或從PS到PL的信號。PS外部接口ZynqUltraScale+MPSoC的外部接口使用專用引腳，不能將其分配為PL引腳。這些包括：?時鐘，復(fù)位，引導(dǎo)模式和電壓參考?多達78個專用多路復(fù)用I/O（MIO）引腳，可通過軟件配置連接到任何內(nèi)部I/O外圍設(shè)備和靜態(tài)內(nèi)存控制器?帶有可選ECC的32位或64位DDR4/DDR3/DDR3L/LPDDR3存儲器?帶有可選ECC的32位LPDDR4內(nèi)存?4個通道（TX和RX對）用于收發(fā)器MIO概述IOP外設(shè)通過最多78個專用多路復(fù)用I/O（MIO）引腳的共享池與外部設(shè)備進行通信。每個外設(shè)都可以分配幾個預(yù)定義的引腳組中的一個，實現(xiàn)同時靈活分配多個設(shè)備。雖然78個引腳不足以同時使用所有I/O外設(shè)，但大多數(shù)IOP接口信號可供PL使用，允許在上電和正確配置時使用標(biāo)準(zhǔn)PLI/O引腳。擴展的多路復(fù)用I/O（EMIO）允許未映射的PS外設(shè)訪問PLI/O。端口映射可以出現(xiàn)在多個位置。例如，CAN引腳最多有12個可能的端口映射。PS配置向?qū)В≒CW）工具有助于外設(shè)和靜態(tài)存儲器引腳映射。

Table8:MIOPeripheralInterfaceMappingPeripheralInterfaceMIOEMIOQuad-SPINANDYesNoUSB2.0:0,1Yes:ExternalPHYNoSDIO0,1YesYesSPI:0,1I2C:0,1CAN:0,1GPIOYesCAN:ExternalPHYGPIO:Upto78bitsYesCAN:ExternalPHYGPIO:Upto96bitsGigE:0,1,2,3RGMIIv2.0:ExternalPHYSupportsGMII,RGMIIv2.0(HSTL),RGMIIvl.3zMil,SGMII,and1000BASE-XinProgrammableLogicUART:0zlSimpleUART:_Onlytwopins(TXandRX)FullUART(TX,RX,DTR,DCD,DSR,RI,RTS,andCTS)requireseither:TwoProcessingSystem(PS)pins(RXandTX)throughMIOandsixadditionalProgrammableLogic(PL)pins,orEightProgrammableLogic(PL)pinsDebugTracePortsYes:Upto16tracebitsYes:Upto32tracebitsProcessorJTAGYesYes收發(fā)器（PS-GTR）四個PS-GTR收發(fā)器位于全功率域（FPD）,支持高達6.0Gb/s的數(shù)據(jù)速率。所有協(xié)議都不能同時固定。在任何給定時間，可以使用收發(fā)器固定四個差分對。這是用戶可通過高速I/O多路復(fù)用器（HS-MIO）編程的。?四路收發(fā)器PS-GTR（TX/RX對）能夠同時支持以下標(biāo)準(zhǔn)o在Genl（2.5Gb/s）或Gen2（5.0Gb/s）速率下的PCIe的x1，x2或x4通道o1或2個DisplayPort通道（僅限TX），1.62Gb/s，2.7Gb/s或5.4Gb/so1個或2個SATA通道，1.5Gb/s，3.0Gb/s或6.0Gb/so以5.0Gb/s的速率連接1個或2個USB3.0通道o1-4以太網(wǎng)SGMII通道，速率為1.25Gb/s?提供靈活的主機可編程多路復(fù)用功能，用于將收發(fā)器資源連接到PS主站（DisplayPort，PCIe，Serial-ATAUSB3.0和GigE）。HS-MIOHS-MIO的功能是復(fù)用從高速PS外設(shè)到PS-GTR收發(fā)器上的差分對的訪問，如配置寄存器中所定義。PS中的高速接口最多可使用4個收發(fā)器通道。Table9:HS-MIOPeripheralInterfaceMappingPeripheralInterfaceLaneOLanelLane2Lane3PCIe(xl,x2orx4)PCIeOPCIelPCIe2PCIe3SATA(1or2channels)SATA0SATAISATA0SATAIDisplayPort(TXonly)DPIDP0DPIDPOUSB0USBOUSBOUSBOUSB1USB1SGMII0SGMII0SGMII1SGMIUSGMII2SGMII2SGMII3SGMII3PS-PL接口PS-PL接口包括：?AMBAAXI4接口，用于主要數(shù)據(jù)通信o從PL到PS的六個128位/64位/32位高性能（HP）從屬AXI接口。-從PL至UPSDDR的四個128位/64位/32位HPAXI接口。-從PL到緩存相干互連（CCI）的兩個128位/64位/32位高性能相干（HPC）端口。o從PS到PL的兩個128位/64位/32位HPMasterAXI接口。oPS（PL_LPD）中從PL到RPU的一個128位/64位/32位接口，用于低延遲訪問OCM。o從PS到PL（LPD_PL）的RPU的一個128位/64位/32位AXI接口，用于低延遲訪問PL。o一個128位AXI接口（ACP端口），用于從PL到Cortex-A53高速緩存的I/O相干訪問。該接口為Cortex-A53高速緩存提供硬件一致性。o一個128位AXI接口（ACE端口），用于從PL到Cortex-A53的完全一致訪問。該接口為Cortex-A53高速緩存和PL提供硬件一致性。?時鐘和復(fù)位o通過啟動/停止控制向PL輸入四個PS時鐘。oPL的四個PS復(fù)位輸出。高性能AXI端口高性能AXI4端口提供從PL到DDR的訪問以及PS中的高速互連。從PL到PS的六個專用AXI內(nèi)存端口可配置為128位，64位，或32位接口。這些接口通過FIFO接口將PL連接到存儲器互連。兩個AXI接口支持對APU高速緩存的I/O一致訪問。每個高性能AXI端口都具有以下特性：?減少PL和處理系統(tǒng)內(nèi)存之間的延遲?1KB深FIFO?可配置為128位，64位或32位AXI接口?向DDR發(fā)出多個AXI命令加速器一致性端口（ACP）ZynqUltraScale+MPSoC加速器一致性端口（ACP）是一個64位AXI從接口，提供APU與PL中潛在加速器功能之間的連接。ACP直接將PL連接到ArmCortex-A53處理器的監(jiān)聽控制單元（SCU），從而實現(xiàn)對L2緩存中CPU數(shù)據(jù)的高速緩存一致性訪問。與傳統(tǒng)緩存刷新和加載方案相比，ACP在PS和基于PL的加速器之間提供低延遲路徑。ACP僅監(jiān)視CPUL2緩存中的訪問，從而提供硬件的一致性。它不支持PL方面的一致性。因此，該接口非常適用于PL中的DMA或加速器，只需要CPU高速緩存存儲器的一致性。例如，如果PL中的MicroBlaze?處理器連接到ACP接口，則MicroBlaze處理器的緩存將與Cortex-A53緩存不一致。AXI一致性擴展（ACE）ZynqUltraScale+MPSoCAXI一致性擴展（ACE）是一個64位AXI4從接口，提供APU與PL中潛在加速器功能之間的連接。ACE直接將PL連接到ArmCortex-A53處理器的監(jiān)聽控制單元（SCU），實現(xiàn)緩存一致性訪問緩存一致性互連（CCI）。與傳統(tǒng)緩存刷新和加載方案相比，ACE在PS和基于PL的加速器之間提供低延遲路徑。ACE監(jiān)聽對CCI和PL端的訪問，從而提供硬件的完全一致性。該接口可用于將PL中的高速緩存接口連接到PS，因為Cortex-A53存儲器和PL主存儲器上的高速緩存被窺探，從而提供完全一致性。例如，如果PL中的MicroBlaze處理器使用ACE接口連接，則Cortex-A53和MicroBlaze處理器高速緩存將彼此一致?？删幊踢壿嫳竟?jié)介紹可編程邏輯（PL）中的塊信息。設(shè)備布局基于UltraScale架構(gòu)的設(shè)備以列-網(wǎng)格布局排列。資源列以不同的比率組合，以提供設(shè)備密度，目標(biāo)市場或應(yīng)用以及設(shè)備成本的最佳能力。UltraScale+MPSoC的核心是處理系統(tǒng)，它取代了一些完整或部分可編程邏輯資源。圖1顯示了將資源組合在一起的設(shè)備級視圖。為簡單起見，未示出某些資源，例如處理系統(tǒng)，PCIe的集成塊，配置邏輯和系統(tǒng)監(jiān)視器。

Figure1:DevicewithColumnarResources設(shè)備內(nèi)的資源分為分段時鐘區(qū)域。時鐘區(qū)域的高度為60CLBo一組52個I/O,24個DSP片，12個BlockRAM或4個收發(fā)器通道也與時鐘區(qū)域的高度相匹配。無論器件大小或區(qū)域中的資源組合如何，時鐘區(qū)域的寬度在所有情況下基本相同，從而實現(xiàn)可重復(fù)的時序結(jié)果。每個分段時鐘區(qū)域包含跨越其整個高度和寬度的垂直和水平時鐘路由。這些水平和垂直時鐘路由可以在時鐘區(qū)域邊界進行分段，以提供靈活，高性能，低功耗的時鐘分配架構(gòu)。圖2是分成區(qū)域的設(shè)備的表示。Figure1:DevicewithColumnarResourcesClockRegionWidthClockRegionHeightDS891_02_012915Figure2:Column-BasedDeviceDividedintoClockRegions輸入輸出DS891_02_012915Figure2:Column-BasedDeviceDividedintoClockRegions所有ZynqUltraScale+MPSoC都具有用于與外部組件通信的I/O引腳。此外，在MPSoC的PS中，還有另外78個I/O,I/O外設(shè)用于與外部組件通信，稱為多路復(fù)用I/O(MIO)o如果I/O外設(shè)需要多78個引腳，則PL中的I/O引腳可用于擴展MPSoC接口功能，稱為擴展MIO(EMIO)oZynqUltraScale+MPSoC的PL中的I/O引腳數(shù)量因器件和封裝而異。每個I/O都是可配置的，并且可以符合大量I/O標(biāo)準(zhǔn)。I/O被歸類為高性能(HP)或高密度(HD)。HPI/O經(jīng)過優(yōu)化，可實現(xiàn)最高性能操作，從1.0V到1.8VoHDI/O是以24個存儲體組織的降低功能I/O，提供1.2V至3.3V的電壓支持。所有I/O引腳都按存儲區(qū)組織，每個存儲區(qū)52個HP引腳或每個存儲區(qū)24個HD引腳。每個bank都有一個公共VCCO輸出緩沖電源，它也為某些輸入緩沖器供電。某些單端輸入緩沖器需要內(nèi)部生成或外部施加的參考電壓（VREF）。VREF引腳可以直接從PCB驅(qū)動，也可以使用每個bank中的內(nèi)部VREF發(fā)生器電路在內(nèi)部生成。I/O電氣特性單端輸出使用傳統(tǒng)的CMOS推/拉輸出結(jié)構(gòu)，驅(qū)動高電平朝向VCCO或低電平接地，并且可以進入高阻態(tài)。系統(tǒng)設(shè)計人員可以指定轉(zhuǎn)換速率和輸出強度。輸入始終處于活動狀態(tài)，但通常在輸出處于活動狀態(tài)時被忽略。每個引腳可選擇具有弱上拉或弱下拉電阻。大多數(shù)信號引腳對可以配置為差分輸入對或輸出對。差分輸入引腳對可選擇使用100。內(nèi)部電阻端接。所有基于UltraScale架構(gòu)的設(shè)備支持LVDS以外的差分標(biāo)準(zhǔn)，包括RSDS，BLVDS，差分SSTL和差分HSTL。每個I/O都支持存儲器I/O標(biāo)準(zhǔn)，例如單端和差分HSTL以及單端和差分SSTL。ZynqUltraScale+系列支持MIPI，在I/Obank中具有專用的D-PHY。三態(tài)數(shù)字控制阻抗和低功耗I/O特性3態(tài)數(shù)字控制阻抗（T_DCI）可以控制輸出驅(qū)動阻抗（串聯(lián)終端），或者可以將輸入信號并聯(lián)終止到VCCO或分離（戴維寧）終端到VCCO/2。這允許用戶使用T_DCI消除信號的片外終端。除了節(jié)省電路板空間外，端接器在輸出模式或3態(tài)時自動關(guān)閉，與片外端接相比可節(jié)省相當(dāng)大的功率。I/O還具有IBUF和IDELAY的低功耗模式，可進一步節(jié)省功耗，尤其是在用于實現(xiàn)存儲器接口時。I/O邏輯輸入和輸出延遲所有輸入和輸出均可配置為組合或注冊。所有輸入和輸出均支持雙倍數(shù)據(jù)速率（DDR）。任何輸入或輸出都可以單獨延遲最多1,250ps的延遲，分辨率為5-15ps。這種延遲實現(xiàn)為IDELAY和ODELAY。延遲步驟的數(shù)量可以通過配置來設(shè)置，并且還可以在使用時遞增或遞減。IDELAY和ODELAY可以級聯(lián)在一起，使單個方向的延遲量加倍。ISERDES和OSERDES許多應(yīng)用程序?qū)⒏咚?，位串行I/O與設(shè)備內(nèi)部較慢的并行操作相結(jié)合。這需要I/O邏輯內(nèi)部的串行器和解串器（SerDes）。每個I/O引腳都具有IOSERDES（ISERDES和OSERDES），能夠執(zhí)行串行到并行或并行到串行的轉(zhuǎn)換，可編程寬度為2,4或8位。這些I/O邏輯功能可將高性能接口（如千兆以太網(wǎng)/1000BaseX/SGMII）從收發(fā)器移至SelectIO接口。高速串行收發(fā)器在同一PCB上，背板上以及甚至更長距離上的設(shè)備之間的超快串行數(shù)據(jù)傳輸對于擴展到100Gb/s和400Gb/s線路卡變得越來越重要。在這些高數(shù)據(jù)速率下，需要專門的專用片上電路和能夠應(yīng)對信號完整性問題的差分I/O.ZynqUltraScale+MPSoC使用三種類型的收發(fā)器：GTH，GTY和PS-GTR。所有收發(fā)器都以四個為一組進行排列，稱為收發(fā)器Quad。每個串行收發(fā)器是組合的發(fā)送器和接收器。表10比較了可用的收發(fā)器。Table10:TransceiverInformationZynqUltraScale+MPSoCsTypePS-GTRGTHGTYQty40-440-28Max.DataRate6.0Gb/s16.3Gb/s32.75Gb/sMin.DataRate1.25Gb/s0.5Gb/s0.5Gb/sApplicationsPCIeGen2USBEthernetBackplaneHMC100G+OpticsChip-to-Chip25G+BackplaneHMC本節(jié)中的以下信息僅適用于GTH和GTY。串行發(fā)送器和接收器是獨立電路，使用先進的鎖相環(huán)（PLL）架構(gòu)將參考頻率輸入乘以4到25之間的某些可編程數(shù)字，成為位串行數(shù)據(jù)時鐘。每個收發(fā)器都具有大量用戶可定義的功能和參數(shù)。所有這些都可以在設(shè)備配置期間定義，并且許多也可以在操作期間進行修改。發(fā)送器發(fā)送器基本上是一個并行到串行轉(zhuǎn)換器，GTH的轉(zhuǎn)換率為16,20,32,40,64或80，而GTY的轉(zhuǎn)換率為16,20,32,40,64,80,128或160。這允許設(shè)計人員在高性能設(shè)計中將數(shù)據(jù)路徑寬度與時序裕度進行權(quán)衡。這些發(fā)送器輸出通過單通道差分輸出信號驅(qū)動PC板。TXOUTCLK是適當(dāng)劃分的串行數(shù)據(jù)時鐘，可直接用于寄存來自內(nèi)部邏輯的并行數(shù)據(jù)。輸入的并行數(shù)據(jù)通過可選的FIFO提供，并為8B/10B，64B/66B或64B/67B編碼方案提供額外的硬件支持，以提供足夠數(shù)量的轉(zhuǎn)換。位串行輸出信號通過差分信號驅(qū)動兩個封裝引腳。該輸出信號對具有可編程信號擺幅以及可編程預(yù)加重和后加重，以補償PC板損耗和其他互連特性。對于較短的通道，可以減少擺動以降低功耗。接收器接收器基本上是一個串并轉(zhuǎn)換器，將輸入的位串行差分信號轉(zhuǎn)換為并行的字流，GTH中的每個為16,20,32,40,64或80位。或GTY的16,20,32,40,64,80,128或160。這允許設(shè)計人員將內(nèi)部數(shù)據(jù)路徑寬度與邏輯時序裕度進行權(quán)衡。接收器接收輸入差分?jǐn)?shù)據(jù)流，通過可編程DC自動增益控制，線性和判決反饋均衡器（以補償PC板，電纜，光學(xué)和其他互連特性），并使用參考時鐘輸入啟動時鐘識別。不需要單獨的時鐘線。數(shù)據(jù)模式使用非歸零（NRZ）編碼，并且可選地通過使用所選擇的編碼方案來確保足夠的數(shù)據(jù)轉(zhuǎn)換。然后使用RXUSRCLK時鐘將并行數(shù)據(jù)傳輸?shù)狡骷壿?。對于短通道，收發(fā)器提供特殊的低功耗模式（LPM），可將功耗降低約30%。接收器DC自動增益控制以及線性和判決反饋均衡器可以選擇“自適應(yīng)”以自動學(xué)習(xí)和補償不同的互連特性。這為堅固的10G+和25G+背板提供了更大的余量。帶外信令收發(fā)器提供帶外（OOB）信令，通常用于從發(fā)送器向接收器發(fā)送低速信號，同時高速串行數(shù)據(jù)傳輸不活動。這通常在鏈路處于斷電狀態(tài)或尚未初始化時完成。這有利于PCIe和SATA/SAS和QPI應(yīng)用程序。用于PCIExpress設(shè)計的集成模塊ZynqUltraScale+MPSoC包括符合PCIExpress基本規(guī)范修訂版3.1的PCIe集成模塊，可以以高達x8的通道寬度和高達8.0GT/s的速度（Gen3）運行。PCIe的所有集成塊都可以配置為端點或根端口。根端口可用于構(gòu)建兼容的根聯(lián)合體的基礎(chǔ)，允許通過PCIExpress協(xié)議進行定制的芯片到芯片通信，