數(shù)字電子技術(shù)基礎(chǔ) 第二章

數(shù)字電子技術(shù)基礎(chǔ)第二章1)在TTL集成與非門(mén)中，多發(fā)射極晶體管T的主要作用是。1A倒相B邏輯乘C提高帶負(fù)載能力D提高抗干擾能力在TTL集成與非門(mén)中，多發(fā)射極晶體管T的主要作用是。1A倒相B邏輯乘C提高帶負(fù)載能力D提高抗干擾能力1”。A全部輸入是“0”B任意輸入是“1”C僅一輸入是“1”D全部輸入是“1”1)對(duì)于TTL與非門(mén)，只要有一個(gè)輸入為低電平，則輸出就為1處理不能接0）CM0S邏輯門(mén)是單極型門(mén)電路,而TTL）一般TTL集成門(mén)電路的平均傳輸延遲時(shí)間比CMOSCMOS正邏輯的與門(mén)是負(fù)邏輯的或門(mén)；正邏輯的或門(mén)是負(fù)邏輯的與門(mén)，如下圖(a)和(b)））(a)(b)如圖所示電路的輸出。()F=A+B將CMOS或非門(mén)作如圖所示連接,其輸出為下列答案中的C）AF=1BF=0CF=AD用OD門(mén)(或OC〉實(shí)現(xiàn)函數(shù)Z=+,應(yīng)采用如圖所示的C）輸出端可直接連在一起實(shí)現(xiàn)“線與”邏輯功能的門(mén)電路是下列選項(xiàng)中的C）A與非門(mén)B或非門(mén)OC門(mén)D三態(tài)門(mén)C同或邏輯函數(shù)Z對(duì)應(yīng)的邏輯圖是下列選項(xiàng)中的D。１答案A答案B答案C答案D欲將2輸入端的與非門(mén)、異或門(mén)、或非門(mén)作非門(mén)使用，其多余輸入端的接法可依次是下列選項(xiàng)中的A）A接高電平，接高電平，接低電平BD接高電平，接低電平，接低電平接低電平，接低電平，接低電平C接高電平，接高電平，接高電平（正邏輯的或非門(mén)是負(fù)邏輯的與非門(mén)；正邏輯的與非門(mén)是負(fù)邏輯的或非門(mén)，如下圖（a）和(b)所示。）(a)(b)對(duì)于或非門(mén)，只要有一個(gè)輸入為高電平，則輸出就為0理不能接1）若將使用正邏輯門(mén)等值轉(zhuǎn)換成負(fù)邏輯門(mén)來(lái)表示，則它們輸出與輸入之間的邏輯關(guān)系的表達(dá)式為下列選項(xiàng)中的C）A在TTL三態(tài)門(mén)、OC門(mén)、與非門(mén)、異或門(mén)和或非門(mén)電路中，能實(shí)現(xiàn)“線與”邏輯功能的門(mén)為異或門(mén)，能實(shí)現(xiàn)總線連接方式的門(mén)為OC互為反函數(shù)B互為對(duì)偶式C相等D答案都不正確）如圖所示電路的輸出。()F=A+B對(duì)TTL與非門(mén)多余輸入端的處理，不能將它們用下列選項(xiàng)中的AA與有用輸入端連在一起懸空接正電源D接地在TTL集成與非門(mén)中，多發(fā)射極晶體管T的主要作用是下列選項(xiàng)中的B）BC）1A倒相B邏輯乘與TTL電路相比,CMOS電路具有功耗低,結(jié)構(gòu)相對(duì)簡(jiǎn)單,在TTL類電路中，輸入端懸空等效于接0如圖所示電路的輸出F=0。(C提高帶負(fù)載能力D提高抗干擾能力））)２1)TTL三態(tài)門(mén)電路的三種可能輸出狀態(tài)是()、()、()。半導(dǎo)體二極管具有()特性，即外加正向電壓時(shí)