射頻阻抗線的設(shè)計(jì)

射頻阻抗線的設(shè)計(jì)【PCB板結(jié)構(gòu)簡單介紹】我們最常用的PCB板基本是6層板，可以滿足要求；如果需要實(shí)現(xiàn)功能比較多，那需要走8層板，能夠在保證性能的前提下布完所有走線；現(xiàn)在為了有效降低成本，我們嘗試了4層板，效果也不錯(cuò)下面是我們最常見的6層板結(jié)構(gòu)圖：圖1.PCB板截面圖【阻抗線的基本特性】信號(hào)傳輸線定義:根據(jù)電磁波的原理，波長（入）愈短，頻率（f）愈高。二者乘積為光速。即：C二入*f=3x1010cm任何元器件，盡管具有很高的信號(hào)傳輸頻率，但經(jīng)過PCB導(dǎo)線傳輸后，原來很高的傳輸頻率將降下來，或時(shí)間延遲了。因此，導(dǎo)線長度越短越好。所以，提高PCB布線密度或縮短導(dǎo)線尺寸是有利的。但隨著元件頻率加快，或脈沖周期縮短，導(dǎo)線長度接近信號(hào)波長（速度）的某一范圍，這時(shí)元件在PCB導(dǎo)線傳輸時(shí)便會(huì)出現(xiàn)明顯的"失真"。IPC-2141(ControlledImpedanceCircuitBoards&HighSpeedLogicDesign控制阻抗電路板與

高速邏輯設(shè)計(jì)）的3.4.4提出"當(dāng)信號(hào)在導(dǎo)線中傳輸時(shí)，若導(dǎo)線長度接近信號(hào)波長的1/7時(shí)，此時(shí)的導(dǎo)線被為信號(hào)傳輸線。"（亦有文獻(xiàn)認(rèn)為，導(dǎo)線長接近信號(hào)傳輸波長1/10時(shí)，按信號(hào)傳輸線處理。）英文CharacteristicImpedanceControl稱為特性阻抗控制。近年來，IC集成度的提高和應(yīng)用，其信號(hào)傳輸頻率和速度越來越高，因而在印制板導(dǎo)線中信號(hào)傳輸（發(fā)射）高到某一定值后，便會(huì)受到PCB導(dǎo)線本身的影響，會(huì)造成傳輸信號(hào)的嚴(yán)重失真或完全喪失。這表明，PCB導(dǎo)線所"流通”的"東西”并不是電流，而是方波訊號(hào)或脈沖，（SquareWaveSignal,Pulse）在能量上的傳輸。這種"訊號(hào)"傳輸時(shí)所受到的阻力，另稱為"特性阻抗"，代表符號(hào)為Z0。這表明，PCB導(dǎo)線上單解決"通""斷""短路"的問題還不夠，還要控制導(dǎo)線的特性阻抗問題。就是說，高速傳輸、高頻訊號(hào)傳輸?shù)膫鬏斁€在質(zhì)量上要比傳輸導(dǎo)線嚴(yán)格多了，不再是Open/Short測試過關(guān)，或缺口、毛刺末超過線寬20%，就能接收。必須要求測定特性阻抗值，這個(gè)阻抗也要控制在公差以內(nèi)，否則，只有報(bào)廢，不是返工?！緸槭裁匆刂铺匦宰杩怪怠侩娮釉O(shè)備（電腦、通信機(jī)）操作時(shí)，驅(qū)動(dòng)元件（Driver）所發(fā)出的信號(hào)，將通過PCB傳輸線到達(dá)接收元件（Receiver）。該信號(hào)在印制板的信號(hào)線中傳播時(shí)，其特性阻抗值Z0必須與頭尾元件的"電子阻抗”能夠匹配，信號(hào)中的"能量"才會(huì)得到完整的傳輸。一旦印制板質(zhì)量不良，Z0超出公差時(shí)，所傳的信號(hào)會(huì)出現(xiàn)反射（Reflection）,散失（Dissipation\衰減（Attenuation）或延誤等問題，嚴(yán)重時(shí)會(huì)傳錯(cuò)信號(hào)，死機(jī)。如圖2信號(hào)□□□nnnnA

匚匚匚匚匚匚匚Impedance（阻抗變化）IncidentEnergy（入射能量）RetlectedEnergy（反射能量）Transmined信號(hào)□□□nnnnA

匚匚匚匚匚匚匚Impedance（阻抗變化）IncidentEnergy（入射能量）RetlectedEnergy（反射能量）Transmined（傳遞能量）□□□nnnn圖2:當(dāng)入組件經(jīng)由板面線路向B發(fā)出訊號(hào)，若該訊號(hào)線的線寬不均，造成特性阻抗值上起伏變化時(shí)，則記號(hào)的部分能量會(huì)反彈加A中去。常見的阻抗線回軸電纜STRIPLINE帶狀線MICROSTRIP微帶線COPLANAR平面線電力線磁力線回軸電纜STRIPLINE帶狀線MICROSTRIP微帶線COPLANAR平面線電力線磁力線圖3:常見的四種傳輸線(TransmissionLine)工作中電力線與磁力線的關(guān)系在PCB電路板中，我們最常用的阻抗線走線方式就是微帶線和帶狀線根據(jù)微帶線結(jié)構(gòu)的特性阻抗Z0計(jì)算公式:Z_87/^5.98H根據(jù)微帶線結(jié)構(gòu)的特性阻抗Z0計(jì)算公式:°一￡+1.41n0.8W+Tr￡r介質(zhì)常數(shù)H￡r介質(zhì)常數(shù)H——介質(zhì)厚度W——導(dǎo)線寬度導(dǎo)線厚度【影響特性阻抗Z0的因素】Z0與板材的￡「成反比￡r越低，越容易提高PCB線路的Z0值，而得與高速元件的輸出阻抗值匹配。介質(zhì)厚度對的Z0影響Z0隨著介質(zhì)厚度的增加而增大。如圖4如示。所以，對Z0嚴(yán)格的調(diào)頻線路來說，對覆銅板基材的介質(zhì)厚度的誤差提出嚴(yán)格要求。通常，介質(zhì)厚度變化不得超過10%。隨著走線密度的增加，介質(zhì)厚度的增加會(huì)引起電磁干擾的增加。因此，高頻線路和高速數(shù)字線路的信號(hào)傳輸線隨著導(dǎo)體布線密度的增加，應(yīng)減小介質(zhì)厚度以消除或降低電磁干擾帶來的雜信或串?dāng)_問題，或大力降低￡r，選用低￡「基材。銅箔厚度對的Z0影響根據(jù)微帶線結(jié)構(gòu)的特性阻抗Z0計(jì)算公式：Z087,根據(jù)微帶線結(jié)構(gòu)的特性阻抗Z0計(jì)算公式：Z087,5.98H.-/n\：￡+1.410.8W+Tr打——介質(zhì)常數(shù)H介質(zhì)厚度W——導(dǎo)線寬度T——導(dǎo)線厚度銅箔厚度是影響Z0的一個(gè)重要因素，導(dǎo)線厚度T越大，其Z0愈?。坏渥兓秶鄬^小，如圖5圖4介質(zhì)厚度對Z0的影響圖5銅箔厚度對Z0的影響越薄的銅箔厚度可得到較高的Z0值，但其厚度變化對Z0貢獻(xiàn)不大。采用薄銅箔對的Z0貢獻(xiàn)，不如說是由于薄銅箔對制造精細(xì)導(dǎo)線（完整性導(dǎo)線）來提高或控制Z0而作出貢獻(xiàn)更為確切得多。導(dǎo)線寬度對Z0的影響要求控制Z0的范圍是（75，50，28Q）,±10%或±5%。PCB生產(chǎn)中對Z0影響因素很多，且復(fù)雜。而線寬控制是難中之難。根據(jù)公式Z_87/阡5.98H0—腴+1.41n0.8W+Trer——介質(zhì)常數(shù)H介質(zhì)厚度W導(dǎo)線寬度T導(dǎo)線厚度線寬W越小，Z0越大，減少導(dǎo)線寬度可提高特性阻抗。線寬變化比線厚變化對的Z0影響明顯得多。如圖6所示：圖6、銅箔厚度對Z0的影響由上圖看出，Z0隨線寬W變窄而迅速增加，因此，要控制Z0，必須嚴(yán)格控制線寬。目前大多數(shù)高頻線路和高速數(shù)字線路的信號(hào)傳輸線寬W為0.10，0.13mm。傳統(tǒng)上，線寬控制偏差為±20%。對非傳輸線的常規(guī)電子產(chǎn)品的PCB導(dǎo)線（導(dǎo)線長＜信號(hào)波長1/7）可滿足要求，但對有Z0控制的信號(hào)傳輸線，PCB導(dǎo)線寬度偏差士20%已不能滿足要求，因這時(shí)的Z0誤差已超過±10%，且Z0誤差還會(huì)隨介質(zhì)厚度減薄而偏大。如何控制阻抗線阻抗值Z_87/n5.98H根據(jù)公式0七十1.41°-8W+T，控制住Z0的變化范圍，必須考慮四大參數(shù)：（1\信號(hào)線寬W；（2\信號(hào)線厚T；（3\介質(zhì)層厚度（H）;（4\介質(zhì)常數(shù)￡r0影響最大的是介質(zhì)厚度，其次是介質(zhì)常數(shù)，導(dǎo)線寬度，最小是導(dǎo)線厚度。在選定基材后，打變化很小，H變化亦小，T較易控制，而線寬W控制在±10%是困難的，且線寬問題又有導(dǎo)線上針孔、缺口、凹陷等問題。從某種意義上說，控制Z0,最有效最重要的方法是控制調(diào)整線寬。【計(jì)算阻抗常用工具】為了有效控制阻抗，我們在走線時(shí)需要預(yù)先計(jì)算好阻抗線線寬最常用的仿真軟件就是Polar的Si8000，可以比較精確的計(jì)算出阻抗值，截圖如下，根據(jù)軟件提示輸入各種參數(shù)，即可得到在此狀態(tài)下的阻抗值。在實(shí)際使用中，我們通常是根據(jù)想要的阻抗值（譬如50ohm）來調(diào)整線寬，找個(gè)一個(gè)合適的線寬值使得算出的阻抗值是我們想要的那個(gè)阻抗值【D300C阻抗線問題】D300C為高通QSC1100平臺(tái)方案，射頻為400M/800M/1900M三頻方案。為了套用D300殼體，公用其天線，所以需將400M部分放在手機(jī)上端，而800M/1900M部分需向下走線，因?yàn)樘炀€是放在下方的。最終我們是把QSC芯片放在了主板偏上的位置所以800M/1900M需要從上至下走比較長的一段阻抗線，如下圖：800M/1900M阻抗線放在了Layer4，參考地為Layer3和Layer6:線寬：10.7mil長度：約82mmPCB板廠Tripod提供的疊層數(shù)據(jù)如下:STACKUPlayerTripodsuggest(unit:L11/2oz+platingPP2.92L21/2oz+platingPP4.92L31/2ozCORE15L41/2ozPP4.92L51/2oz+platingPP2.92L61/2oz+plating根據(jù)Tripod的數(shù)據(jù)，計(jì)算阻抗值，結(jié)果為50.9ohm。如下:Substrate1HeightH1I15.00000.000015.000015.0000Substrate1DielectricE『14.20000.00004.20004.2000Substrate2HeightH211.90000.000011.900011.9000Substrate2DielectricE『2I4.20000.00004.20004.2000LowerTraceWidthW110.70000.000010700010.7000UpperTraceWidthW210.70000.0000107000TraceThicknessT1I廠0.7000+A0.0000~07000~0^1ImpedanceI50.92}50.9250.92ToleranceMinimumMaximumCalculate|得到制作完成的主板后，我們用網(wǎng)絡(luò)分析儀實(shí)際測量這段阻抗線參數(shù)，如下:呀E5O71CNetworkAnalyzerFormatSmithR+jX)|LogMag1ActiveCh/Trace2Response3Stimulus4Mkr/Analysis5InstrState3.0002.0001.0000.0>2<0-1.000-2.000-3.000-4.0008248941.S1.9511SmithfR+j>：f：jseale1.000U[F521LuqMdq1：000%.,/Ref0.OUCidB1Start824MHzIFBW70kHzStop1.99GHzEFFHHppnnHzzzzHHHMGG5.000123>4__4.000y.93103.98558.5455-13.213-17.92646.1M.8558.07657.15526.78342.300PhaseGroupDelayZ\R?+]XPolarLinMagSWRRealImaginaryExpand

PhasePositivePhaseRetjrriMeas|：丸車|巳西.Ef|3匚|2D09P7-。912:。6|甲E5O71CNetworkAnalyzer1ActiveCh/Trace2Response3Stimulus4Mkr/Analysis5InstrState其中，S11為測得的Smith參數(shù)，S21為插損數(shù)據(jù)結(jié)果顯示：800M頻段(824Mhz~894Mhz)，阻抗值比較理想，在50ohm附近，插損也較小，0.6~0.7dB1900M頻段(1850Mhz~1990Mhz)，阻抗偏離50ohm很多，插損也很大，2.2~3.2dB為了減小插損，我們通過調(diào)試匹配電路來調(diào)節(jié)阻抗線阻抗值，Antenna為了減小插損，我們通過調(diào)試匹配電路來調(diào)節(jié)阻抗線阻抗值，Antenna用網(wǎng)分測得的原始阻抗如下圖：甲E5O71CNetworkAnalyzer1ActiveCh/Trace2Response3Stimulus4Mkr/Analysis5InstrStateZXR_LO55testTriSilhim52i5.00USmith('R+j>f：iseale1.00OuFf2]LogMag1.00Ode/Ref0.OCiUdB]_F2]1.0000.000-1.000-2.000-3.000-4.000Z￡5-12348^4.00000894.000001.85000001.99000001.4310079-0.7432-2.7042.-2.64-72-1X4281Start82