如果rom和ram存儲器芯片都采用8k×1的芯片

第六章存儲器和高速緩存技術(shù)§6.1半導體存儲器概述§6.2主存儲器§6.3虛擬存儲器§6.4高檔微機中的高速緩存技術(shù)1§6.1半導體存儲器概述除采用磁、光原理的輔存外，其它存儲器主要都是采用半導體存儲器本章介紹采用半導體存儲器及其組成主存的方法CPUCACHE主存（內(nèi)存）輔存（外存）2存儲器的邏輯結(jié)構(gòu)示意圖3高低小大快慢輔存寄存器緩存主存磁盤光盤磁帶光盤磁帶速度容量價格位／存儲器三個主要特性的關(guān)系存儲器的層次結(jié)構(gòu)CPUCPU主機41、主存和高速緩存之間的關(guān)系Cache引入:為解決cpu和主存之間的速度差距,提高整機的運算速度,在cpu和主存之間插入的由高速電子器件組成的容量不大,但速度很高的存儲器作為緩沖區(qū)。Cache特點存取速度最快，容量小，存儲控制和管理由硬件實現(xiàn)。5Cache工作原理——程序訪問的局部性在較短時間內(nèi)由程序產(chǎn)生的地址往往集中在存儲器邏輯地址空間的很小范圍內(nèi)。（指令分布的連續(xù)性和循環(huán)程序及子程序的多次執(zhí)行）這種對局部的存儲器地址頻繁訪問，而對此范圍以外的地址范圍甚少的現(xiàn)象就成為程序訪問的局部性。數(shù)據(jù)分布不如指令明顯，但對數(shù)組的訪問及工作單元的選擇可使存儲地址相對集中。62、主存與輔存之間的關(guān)系主存:(半導體材料組成)優(yōu):速度較快缺:容量居中,單位成本高,價格居中。輔存:(光盤,磁盤)優(yōu):容量大,信息長久保存,單位成本低.缺:存取速度慢CPU正在運行的程序和數(shù)據(jù)存放在主存暫時不用的程序和數(shù)據(jù)存放在輔存輔存只與主存進行數(shù)據(jù)交換7緩存CPU主存輔存緩存主存層次和主存輔存層次緩存主存輔存主存虛擬存儲器10ns20ns200nsms虛地址邏輯地址實地址物理地址主存儲器（速度）（容量）8虛擬存儲器（VirtualMemory）虛擬存儲器指的是為了擴大容量，把輔存當作主存使用，它將主存和輔存的地址空間統(tǒng)一編址，形成一個龐大的存儲空間。程序運行時，用戶可以訪問輔存中的信息，可以使用與訪問主存同樣的尋址方式，所需要的程序和數(shù)據(jù)由輔助軟件和硬件自動調(diào)入主存，這個擴大了的存儲空間，就稱為虛擬存儲器。之所以稱為虛擬存儲器，是因為這樣的主存并不是真實存在的。

在一個虛擬存儲系統(tǒng)中，展現(xiàn)在CPU面前的存儲器容量并不是實存容量加上輔存容量，而是一個比實存大得多的虛擬空間，它與實存和輔助空間的容量無關(guān)，取決于機器所能提供的虛存地址碼的長度。

可分為頁式虛擬存儲器、段式虛擬存儲器和段頁式虛擬存儲器9選擇存儲器件的考慮因素（1）易失性（2）只讀性（3）位容量（4）功耗（5）速度（6）價格（7）可靠性10§6.2主存儲器6.2.1半導體存儲器的分類按制造工藝雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用屬性隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失11半導體存儲器的分類半導體存儲器只讀存儲器（ROM）隨機存取存儲器（RAM）靜態(tài)RAM（SRAM）動態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）閃爍存儲器FLASHROM（EEPROM）121.讀寫存儲器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失132.只讀存儲器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除14半導體存儲器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲體存儲器芯片的主要部分，用來存儲信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個特定的存儲單元③

片選和讀寫控制邏輯選中存儲芯片，控制讀寫操作15①存儲體每個存儲單元具有一個唯一的地址，可存儲1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進制數(shù)據(jù)存儲容量與地址、數(shù)據(jù)線個數(shù)有關(guān)：芯片的存儲容量＝2M×N＝存儲單元數(shù)×存儲單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)

16存儲矩陣字結(jié)構(gòu):同一芯片存放一個字的多位，如8位。優(yōu)點是:選中某個單元,其包含的各位信息可從同一芯片讀出,缺點是芯片外引線較多,成本高.適合容量小的靜態(tài)RAM.

位結(jié)構(gòu):同一芯片存放多個字的同一位.優(yōu)點是芯片的外引線少,缺點是需要多個芯片組和工作.適合動態(tài)RAM和大容量靜態(tài)RAM一個基本單元電路只能存放一位二進制信息,為保存大量信息,存儲器中需要將許多基本單元電路按一定的順序排列成陣列形式,這樣的陣列稱為存儲矩陣.排列方式:字結(jié)構(gòu)和位結(jié)構(gòu).10221023123位結(jié)構(gòu)01127字結(jié)構(gòu)D7D6D0172、地址譯碼器功能:接收系統(tǒng)總線傳來的地址信號,產(chǎn)生地址譯碼信號后,選中存儲矩陣中的某個或幾個基本存儲單元.從結(jié)構(gòu)類型上分類:單譯碼,雙譯碼單譯碼方式適合小容量的存儲器例如：地址線12根對應(yīng)4096個狀態(tài)，需要4096根譯碼線雙譯碼方式適合大容量存儲器(也稱為矩陣譯碼器）分X、Y兩個方向的譯碼例如：地址線12根X、Y方向各6根，64*64=4096個狀態(tài)，128根譯碼線18②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲單元64個單元行譯碼A2A1A0710列譯碼A3A4A501764個單元單譯碼雙譯碼單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡化芯片設(shè)計主要采用的譯碼結(jié)構(gòu)19③片選和讀寫控制邏輯片選端CS*或CE*有效時，可以對該芯片進行讀寫操作輸出OE*控制讀操作。有效時，芯片內(nèi)數(shù)據(jù)輸出該控制端對應(yīng)系統(tǒng)的讀控制線寫WE*控制寫操作。有效時，數(shù)據(jù)進入芯片中該控制端對應(yīng)系統(tǒng)的寫控制線20隨機存取存儲器靜態(tài)RAMSRAM2114SRAM6264動態(tài)RAMDRAM4116DRAM216421§6.2.2靜態(tài)RAM1.六管靜態(tài)存儲電路SRAM的基本存儲單元是觸發(fā)器電路每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣SRAM一般采用“字結(jié)構(gòu)”存儲矩陣：每個存儲單元存放多位（4、8、16等）每個存儲單元具有一個地址22靜態(tài)RAM的六管基本存儲單元集成度低，但速度快，價格高，常用做Cache。T1和T2組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。T3和T4為負載管。如A點為數(shù)據(jù)D，則B點為數(shù)據(jù)/D。T1T2ABT3T4+5VT5T6行選擇線有效（高電平）時，A、B處的數(shù)據(jù)信息通過門控管T5和T6送至C、D點。行選擇線CD列選擇線T7T8I/OI/O列選擇線有效（高電平）時，C、D處的數(shù)據(jù)信息通過門控管T7和T8送至芯片的數(shù)據(jù)引腳I/O。23靜態(tài)RAM基本電路A′觸發(fā)器非端1T4T~觸發(fā)器5TT6、行開關(guān)7TT8、列開關(guān)7TT8、一列共用A

觸發(fā)器原端T1~T4T5T6T7T8A′A寫放大器寫放大器DIN寫選擇讀選擇DOUT讀放位線A位線A′列地址選擇行地址選擇T1~T424SRAM的主要特點靜態(tài)RAM存儲電路MOS管較多，集成度不高，同時由于T1、T2管必定有一個導通，因而功耗較大。靜態(tài)RAM的優(yōu)點是不需要刷新電路，從而簡化了外部控制邏輯電路，此外靜態(tài)RAM存取速度比動態(tài)RAM快，因而通常用作微型計算機系統(tǒng)中的高速緩存(Cache)。252.靜態(tài)RAM的結(jié)構(gòu)典型的RAM的示意圖263.靜態(tài)RAM芯片舉例常用的靜態(tài)RAM芯片主要有6116、6264、62256、628128等。下面重點介紹6116,2114芯片。

27SRAM芯片2114存儲容量為1024×418個引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND28SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲器所允許的最小時間間隔有效地址維持的時間29SRAM2114的寫周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSTW寫入時間從寫入命令發(fā)出到數(shù)據(jù)進入存儲單元的時間寫信號有效時間TWC寫入周期兩次寫入存儲器所允許的最小時間間隔有效地址維持的時間30Intel61166116芯片內(nèi)部的存儲體是一個由128×128＝16384個靜態(tài)存儲電路組成的存儲矩陣。A0～A1011根地址線供對其進行行、列地址譯碼，以便對211＝2048個存儲單元進行選址。6116有8根數(shù)據(jù)輸入/輸出線I/O0～I/O7，每條列選擇線控制8位。

316116芯片引腳圖32方框圖引腳圖圖6.56116芯片內(nèi)部功能框圖336116芯片的工作方式工作方式001讀010寫1××未選34SRAM芯片6264存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615356.2.3動態(tài)RAMDRAM的基本存儲單元是單個場效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進行刷新每次同時對一行的存儲單元進行刷新每個基本存儲單元存儲二進制數(shù)一位許多個基本存儲單元形成行列存儲矩陣DRAM一般采用“位結(jié)構(gòu)”存儲體：每個存儲單元存放一位需要8個存儲芯片構(gòu)成一個字節(jié)單元每個字節(jié)存儲單元具有一個地址361.單管MOS式動態(tài)存儲元工作原理：數(shù)據(jù)線D行選擇線XT1CDCS

寫入—①所寫數(shù)據(jù)加到D上，②打開T1→對CS充電或放電；

保持—斷開T1→無放電回路→信息存儲在CS中(會緩慢泄漏)；

讀出—①在D上加正脈沖→對CD預(yù)充電，②打開T1→D上電位將變化(CS與CD上電位不等)→放大變化可得到信息→CS得到充電(破壞性讀)，③用讀出數(shù)據(jù)立即對CS重新寫入(稱為再生)；

刷新—步驟與讀操作完全相同。*單管MOS式：

MOS管數(shù)—只需一個；→現(xiàn)代DRAM均采用單管MOS式！

數(shù)據(jù)線--只有一根；

讀操作--讀后需立即再生信息(延遲略大)；刷新—均需定時(如內(nèi))對各存儲元刷新。37

在一些實際的DRAM存儲芯片中，如16K*1b的動態(tài)存儲器，為了減少封裝引腳數(shù)，地址碼分兩批（每批7位）送入存儲器。先送行地址，后送列地址。行地址由行地址選通信號RAS送入行地址鎖存器，再通過行地址譯碼器輸出7：128線。列地址由列地址選通信號CAS送入列地址鎖存器，再通過列地址譯碼器進行譯碼輸出7：128線。在讀出時，讀出放大器又使相應(yīng)的存儲單元的存儲信息自動恢復（重寫），所以讀出放大器還用作再生放大器。382DRAM芯片組成示例*Intel2118芯片：--單管MOS存儲元參數(shù)—容量=16K×1位；數(shù)據(jù)引腳=2根(單向DIN/DOUT、共1位數(shù)據(jù)寬度)；地址引腳=14/2=7根(分時復用)。結(jié)構(gòu)—2個64×128存儲陣列(便于減少譯碼延遲)；時鐘發(fā)生器串聯(lián)(可保證有效的讀寫時序)。6:64行譯碼器64×128存儲矩陣128個讀出再生放大器7:128列譯碼器64×128存儲矩陣行時鐘發(fā)生器列時鐘發(fā)生器寫時鐘發(fā)生器數(shù)據(jù)輸出緩沖數(shù)據(jù)輸入鎖存RASCASWEDOUTDIN6:64行譯碼器……………A12～A7A13A6～A0A6’～A0’列地址鎖存器行地址鎖存器39單管動態(tài)RAM2118(16K×1位)外特性時序與控制行時鐘列時鐘寫時鐘WERASCAS緩存器行地址緩存器列地址

A'6A'0存儲單元陣列基準單元行譯碼列譯碼器再生放大器列譯碼器讀出放大基準單元存儲單元陣列行譯碼

I/O緩存器數(shù)據(jù)輸出驅(qū)動數(shù)據(jù)輸入寄存器

DINDOUT~DINDOUTA'6A'0~40DRAM2118的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址，CAS*相當于片選信號讀寫信號WE*讀有效數(shù)據(jù)從DOUT引腳輸出41DRAM2118的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲地址需要分兩批傳送行地址選通信號RAS*有效，開始傳送行地址隨后，列地址選通信號CAS*有效，傳送列地址讀寫信號WE*寫有效數(shù)據(jù)從DIN引腳進入存儲單元42DRAM2118的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內(nèi)部實現(xiàn)一行存儲單元的刷新沒有數(shù)據(jù)從輸入輸出存儲系統(tǒng)中所有芯片同時進行刷新DRAM必須每隔固定時間就刷新43DRAM芯片2164存儲容量為64K×116個引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110944

3．動態(tài)RAM的刷新

所有的DRAM都是利用電容存儲電荷的原理來保存信息，雖然利用MOS管柵源極間的高阻抗可以使電容上的電荷得以維持，但由于電容總存在泄露現(xiàn)象，時間長了其存儲的電荷會消失，從而使其所存信息自動丟失。所以，必須定時對DRAM的所有基本存儲元電路補充電荷，即進行刷新操作，以保證存儲的信息不變。所謂刷新，就是不斷地每隔一段時間（一般每隔2ms）對DRAM的所有單元進行讀出，經(jīng)讀出放大器放大后，再重新寫入原電路中，以維持電容上的電荷，進而使所存信息保持不變。雖然每次進行的正常讀/寫存儲器的操作也相當于進行了刷新操作，但由于CPU對存儲器的讀/寫是隨機的，并不能保證2ms時間內(nèi)能對存儲器中的所有單元都進行一次讀/寫操作，以達到刷新效果。所以，對DRAM必須設(shè)置專門的外部控制電路和安排專門的刷新周期來系統(tǒng)地對DRAM進行刷新。

45DRAM工作時，除了正常的讀/寫操作之外，還要定時刷新，這就需要設(shè)置專門的控制電路來管理DRAM芯片的工作，許多半導體生產(chǎn)廠家推出了專用的DRAM控制器。DRAM控制器有多種，隨所支持的DRAM芯片型號的不同而不同，如Intel8203是專門用于支持DRAM2118（16K×1）、2164（64K×1）芯片的DRAM控制器。但不論是哪一種DRAM控制器，它都是CPU與DRAM存儲器之間的接口電路，由它把CPU的信號轉(zhuǎn)換成適合DRAM芯片的信號，解決DRAM芯片地址的兩次打入（行地址打入和列地址打入）及刷新操作中的刷新定時、刷新計數(shù)、沖突裁決等問題。46MOS型SRAM與DRAM芯片比較*DRAM芯片的優(yōu)點：①DRAM集成度遠高于SRAM(DRAM采用3管或單管MOS存儲元)；②DRAM地址引腳減少了一半(采用雙地址時序方式時)；③DRAM功耗是SRAM的1/6(DRAM采用單管MOS存儲元時)；④DRAM成本是SRAM的1/4(需增加輔助電路)。*DRAM芯片的缺點：①DRAM速度比SRAM低(使用動態(tài)元件[電容])；②DRAM需配置再生電路，增加了一部分功耗。*芯片應(yīng)用：

高速度、小容量MEM常用SRAM芯片構(gòu)成，如Cache；

大容量MEM常用DRAM芯片構(gòu)成，如主存。47§6.2.4只讀存儲器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A48半導體只讀存儲器組成與原理（非易失性）1、基本結(jié)構(gòu),特點及類型行譯碼器A0A1列譯碼器A2A3片選數(shù)據(jù)492、一次性可編程存儲器PROM行線X列線YVCCTXY熔絲501、掩模ROM(MROM)*特征：用戶不可修改信息；存儲元狀態(tài)：用元件有/無表示“1”/“0”；數(shù)據(jù)讀出：字選線加電壓，位線電壓為所選存儲元的數(shù)據(jù)。512、可編程ROM(PROM)*特征：用戶可一次性修改信息(電寫入)；*存儲元狀態(tài)：用二極管/熔絲的通/斷表示“1”/“0”；*數(shù)據(jù)寫入：字線X加電壓，若寫0—VD=V地→熔絲熔斷，

若寫1—VD=V中→熔絲不斷；*數(shù)據(jù)讀出：字線X加電壓、VD=V中，用檢測VD變化的方法可得數(shù)據(jù)。VCC字線X位線DVCC字線X位線DVDVD523、可擦除可編程ROM(EPROM)*特征：用戶可多次修改信息(電寫入、光擦除)；*存儲元狀態(tài)：用浮置雪崩注入MOS管/疊柵注入MOS管的浮置柵是否帶負電荷表示“1”/“0”(以疊柵注入MOS管為例)；*寫數(shù)據(jù)“1”(寫入)：

如右圖，脈沖寬度約50ms；*數(shù)據(jù)讀出：如右圖，讀出周期us級。*寫數(shù)據(jù)“0”(擦除)：用紫外線照射10～20分鐘(浮置柵上電子獲得光子能量→電子穿過SiO2層與基體電荷中和)→整個芯片一起擦除；字線X位線D(b)讀出狀態(tài)(a)寫1狀態(tài)0V字線X位線D+25V+25VDSP基體N源極S漏極D控制柵GCSiO2N浮置柵GfP基體N源極S漏極D控制柵GCSiO2N+++++-----GC534、電可擦除可編程ROM(E2PROM)*特征：用戶可多次修改信息(電寫入、電擦除)；*存儲元狀態(tài)：用浮柵隧道氧化層MOS管的浮置柵是否帶負電荷表示“1”/“0”；*寫數(shù)據(jù)/數(shù)據(jù)讀出：

如下圖，寫脈沖寬度約10ms，讀出周期us級；

擦除精度可為塊(一般同一行存儲元的GC互連)；因擦/寫時間較長、電壓較高，故常用做ROM(只讀出)。字選線X位線DGC+3V+5V(c)讀出狀態(tài)字選線X位線DGC+20V+20V(a)寫1(寫入)狀態(tài)+0V字選線X位線DGC+20V+20V(b)寫0(擦除)狀態(tài)+0VN基體PSDGCSiO2PDSGC545、快擦寫存儲器(FLASH)

*特征：用戶可多次修改信息(電寫入、電擦除)；*存儲元狀態(tài)與結(jié)構(gòu)：與EPROM類似，氧化層更薄(擦除快)；*數(shù)據(jù)寫入：寫入“1”—與EPROM相同，脈沖寬度約10us，

寫入“0”—與E2PROM相同，脈沖寬度約100us；

擦除精度只能為塊(一般同一行存儲元的GC互連)。(a)寫1(寫入)狀態(tài)字線X位線D+6V+12V0V(b)寫0(擦除)狀態(tài)字線X位線D0V+0V+12V(c)讀出狀態(tài)字線X位線D+5V0VDSP基體NSDGCSiO2NGC55EPROM芯片2716存儲容量為2K×824個引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀寫OE*編程電壓VPPVDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss56EPROM芯片2764存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫OE*編程電壓VPPVppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D3123456789101112131428272625242322212019181716155712345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖EPROM芯片2725658EEPROM用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時進行串行EEPROM：只有一位數(shù)據(jù)線59EEPROM芯片2817A存儲容量為2K×828個引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*60EEPROM芯片2864A存儲容量為8K×828個引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I/O0片選CE*讀寫OE*、WE*VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND1234567891011121314282726252423222120191817161561半導體存儲器與CPU的連接SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口62§6.6.1存儲芯片與CPU的連接存儲芯片的數(shù)據(jù)線存儲芯片的地址線存儲芯片的片選端存儲芯片的讀寫控制線63CPU與存儲器的連接時應(yīng)注意的問題1．CPU總線的帶負載能力2．存儲器的組織、地址分配與片選問題3．CPU的時序與存儲器的存取速度之間的配合64651．CPU總線的負載能力通常CPU總線的負載能力是一個TTL器件或20個MOS器件。一般小型系統(tǒng)中，CPU可直接與存儲器芯片相連。而在較大系統(tǒng)中，當總線負載數(shù)超過限定時應(yīng)當加接驅(qū)動器。地址線、控制線是單向的，故采用單向驅(qū)動器，如74LS244，Intel8282等，而數(shù)據(jù)線是雙向傳動的，故采用雙向驅(qū)動器，如74LS245、Intel8286/8287等。65662．存儲器與CPU之間的時序配合選用存儲芯片時，必須考慮它的存取速度和CPU速度的匹配問題，即時序配合。為了使CPU能與不同速度的存儲器相連接，一種常用的方法是使用“等待申請”信號。該方法是在CPU設(shè)計時設(shè)置一條“等待申請”輸入線。若與CPU連接的存儲器速度較慢，使CPU在規(guī)定的的讀/寫周期內(nèi)不能完成讀/寫操作，則在CPU執(zhí)行訪問存儲器指令時，由等待信號發(fā)生器向CPU發(fā)出“等待申請”信號，使CPU在正常的讀/寫周期之外再插入一個或幾個等待周期Tw，以便通過改變指令的時鐘周期數(shù)使系統(tǒng)速度變慢，從而達到與慢速存儲器匹配的目的。66673．存儲芯片的選用和地址分配存儲芯片類型和芯片型號的選擇因素存放對象存儲容量存取速度結(jié)構(gòu)價格。6768片選控制方法

存儲芯片存儲模塊存儲體進行位擴展

以實現(xiàn)按字節(jié)編址的結(jié)構(gòu)進行字擴展

以滿足總?cè)萘康囊蟠鎯w、地址譯碼、數(shù)據(jù)緩沖和讀寫控制位擴展：因每個字的位數(shù)不夠而擴展數(shù)據(jù)輸出線的數(shù)目；字擴展：因總的字數(shù)不夠而擴展地址輸入線的數(shù)目，所以也稱為地址擴展；681.存儲芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個芯片中訪問到8位數(shù)據(jù)利用多個芯片擴充數(shù)據(jù)位這個擴充方式簡稱“位擴充”69存儲芯片的位擴展：D0D7…用64K×1bit的芯片擴展實現(xiàn)64KB存儲器進行位擴展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

A0~A15R/WCS等效為64K*8A0~A15D0~D7R/WCS存儲器容量的擴展70位擴充2114（1）A9～A0I/O4～I/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I/O1CECE多個位擴充的存儲芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個整體常被稱為“芯片組”進行位擴展時，模塊中所有芯片的地址線和控制線互連形成整個模塊的地址線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴展）形成整個模塊的數(shù)據(jù)線（8bit寬度）。

7172存儲芯片的字擴展：用8K×8bit的芯片擴展實現(xiàn)64KB存儲器D0~D7CS3-8譯碼器Y0Y1Y7………A13

A14

A15

進行字擴展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線——片選線。

A0~A12R/W64K*8A0~A15D0~D7R/WCS等效為722.存儲芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時，這部分地址的譯碼是在存儲芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”73片內(nèi)譯碼A9～A0存儲芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進制）A9～A0743.存儲芯片片選端的譯碼存儲系統(tǒng)常需利用多個存儲芯片擴充容量也就是擴充了存儲器地址范圍進行“地址擴充”，需要利用存儲芯片的片選端對多個存儲芯片（組）進行尋址這個尋址方法，主要通過將存儲芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實現(xiàn)這種擴充簡稱為“地址擴充”或“字擴充”75地址擴充（字擴充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000進行字擴展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連形成整個模塊的低位地址線、控制線和數(shù)據(jù)線

，CPU的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線——片選線。

76片選端常有效A19～A15 A14～A0 全0～全1D7～D027256EPROMA14～A0CE令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡單易行、但無法再進行地址擴充，會出現(xiàn)“地址重復”77地址重復一個存儲單元具有多個存儲地址的現(xiàn)象原因：有些高位地址線沒有用、可任意使用地址,出現(xiàn)地址重復時，常選取其中既好用、又不沖突的一個“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好78⑴譯碼和譯碼器譯碼：將某個特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器74LS139常用的3:8譯碼器74LS138常用的4:16譯碼器74LS15479存儲地址譯碼電路74LS138經(jīng)常用來作為存儲器的譯碼電路。

74LS138引腳80G1CBAY7～Y0有效輸出00100011111110Y000100111111101Y100101011111011Y200101111110111Y300110011101111Y400110111011111Y500111010111111Y600111101111111Y7其他值×××11111111無效74LS138的真值81⑵全譯碼所有的系統(tǒng)地址線均參與對存儲單元的譯碼尋址包括低位地址線對芯片內(nèi)各存儲單元的譯碼尋址（片內(nèi)譯碼），高位地址線對存儲芯片的譯碼尋址（片選譯碼）采用全譯碼，每個存儲單元的地址都是唯一的，不存在地址重復譯碼電路可能比較復雜、連線也較多82全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M1C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A1383⑶部分譯碼只有部分（高位）地址線參與對存儲芯片的譯碼每個存儲單元將對應(yīng)多個地址（地址重復），需要選取一個可用地址可簡化譯碼電路的設(shè)計但系統(tǒng)的部分地址空間將被浪費84部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3A19～

A15A14～

A12A11～A0一個可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFH85⑷線選譯碼只用少數(shù)幾根高位地址線進行芯片的譯碼，且每根負責選中一個芯片（組）雖構(gòu)成簡單，但地址空間嚴重浪費必然會出現(xiàn)地址重復一個存儲地址會對應(yīng)多個存儲單元多個存儲單元共用的存儲地址不應(yīng)使用86線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECEA19～

A15A14A13A12～A0一個可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFH注意：

A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用878086的16位存儲器接口數(shù)據(jù)總線為16位，但存儲器按字節(jié)進行編址用兩個8位的存儲體(BANK)構(gòu)成16位BANK1奇數(shù)地址BANK0偶數(shù)地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產(chǎn)生？如何連接？888086的16位存儲器接口兩種譯碼方法獨立的存儲體譯碼器每個存儲體用一個譯碼器；缺點：電路復雜，使用器件多。獨立的存儲體寫選通譯碼器共用，但為每個存儲體產(chǎn)生獨立的寫控制信號電路簡單，節(jié)省器件。891）獨立的存儲體譯碼器D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號線的連接方法MEMW#信號同時有效，但只有一個存儲體被選中讀16位數(shù)據(jù)時每個體被選中幾次？902）獨立的存儲體寫選通D15-D9D8-D0高位存儲體(奇數(shù)地址)低位存儲體(偶數(shù)地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個存儲體用不同的寫控制信號讀16位數(shù)據(jù)時每個體被選中幾次？918086讀寫16位數(shù)據(jù)的特點：讀16位數(shù)據(jù)時會讀兩次，每次8位。讀高字節(jié)時BHE=0，A0=1；讀低字節(jié)時BHE=1，A0=0每次只使用數(shù)據(jù)線的一半：D15-D8或D7-D0寫16位數(shù)據(jù)時一次寫入。BHE和A0同時為0同時使用全部數(shù)據(jù)線D15～D0●80486CPU有32位數(shù)據(jù)線—→4個8位的存儲體★486四個存儲體的選擇信號：BE0～

BE3●

Pentium有8個存儲體的體選信號：BE0～BE792CPU與存儲器典型連接1.設(shè)計地址譯碼電路步驟：（1）確定(擴展)地址線數(shù)（2）確定地址分配（3）畫地址分配圖和位圖（4）畫出地址譯碼電路圖并連接

實用中，應(yīng)盡可能選擇大容量片，以簡化電路和減少板卡面積。93用1024×1位的芯片組成1KRAM的方框圖94用256×4位的芯片組成1KRAM的方框圖954KBRAM的連接（1）計算出所需的芯片數(shù)（2）構(gòu)成數(shù)據(jù)總線所需的位數(shù)和系統(tǒng)所需的容量（3）控制線，數(shù)據(jù)線，地址線的連接：有線選方式、局部譯碼選擇方式和全局譯碼選擇方式之分。96線選方式地址分布A15A14A13A12A11A10地址分布001110第一組：3800H~3BFFH001101第二組：3400H~07FFH001011第三組：2C00H~2FFFH000111第四組：1C00H~1FFFH97用2114芯片組成4KRAM線選控制譯碼結(jié)構(gòu)圖98用2114芯片組成4KRAM局部譯碼結(jié)構(gòu)圖99用2114芯片組成4KRAM全局譯碼結(jié)構(gòu)圖100例：用EPROM2716（2K*8）為某8位CPU設(shè)計一個16KB的ROM存儲器.(1)確定芯片組數(shù):每片2716存儲容量為2KB,16KB需要8片(2)片內(nèi)譯碼:(3)8個片選信號的譯碼:用74LS138(4)CPU的總線與存儲器的連接數(shù)據(jù)線8條片上11條地址線直接與CPU的低位地址線連接控制線:讀RD,M101D0~D7A10~A0CEOED0~D7A10~A0CEOED0~D7A10~A0CEOE。。。。。。74LS1388088CPU總線D7~D0A10~A0A11A12A13A14A15A16A17A18A19RDIO/M271627162716...G1G2AG2BY0Y1…Y71ABC若將存儲器地址布置在60000H開始的空間如何接線?102A19A18A17

A16A15A14

A13A12A11

A10A9A8

A7A6A5A4

A3A2A1A001100000000000000000(60000H)11111111111(607FFH)01100000100000000000(60800H)11111111111(60FFFH)

分析:高位地址線狀態(tài):A19A18A17A16A15A14=011000片內(nèi)尋址片選信號103將4片6264連芯片接到8086系統(tǒng)總線上，要求其內(nèi)存地址范圍為70000H~77FFFH，畫出連接圖。104存儲器空間的分配和使用一、IBMPC/XT的內(nèi)存分配

在IBMPC/XT中主CPU是8086或8088，它們都有20根地址線，因此可以具有1M字節(jié)的存儲容量，其線性地址范圍為00000H～FFFFFH。在IBMPC/XT系統(tǒng)中，1M的存儲空間可以分為3個區(qū)域：RAM區(qū)、ROM區(qū)以及保留區(qū)。105256KBRAM（系統(tǒng)板）384KBRAM（擴展板）128KBRAM保留（包括顯存）198KBRAM擴展板16KB（可在系統(tǒng)板上擴展）32KB

BASIC解釋程序8KB

BIOSRAM640KB保留128KBROM256KB00000H40000HA0000HC0000HF0000HF6000HFE000H3FFFFH9FFFFHBFFFFHEFFFFHFFFFFHF5FFFHFDFFFHIBMPC/XT的內(nèi)存分配106二、ROM子系統(tǒng)8086/8088加電以后，CS＝FFFFH，IP＝0000H，因此，合閘上電后，CPU就會自動轉(zhuǎn)到FFFF0H處執(zhí)行。在IBMPC/XT中，從FE000H～FFFFFH范圍存放基本輸入/輸出驅(qū)動程序ROMBIOS，從F6000H～FDFFFH范圍放固化的BASIC解釋程序，這兩者構(gòu)成40KB的基本ROM?；綬OM信息裝在兩塊ROM芯片中，一塊是8KB的芯片，內(nèi)裝有固化BASIC的前8KB；另一塊是32KB的芯片，內(nèi)裝固化BASIC的后24KB以及BIOS。下圖是系統(tǒng)ROM的控制電路。107108片選信號地址范圍片選信號地址范圍C0000H～C7FFFHC8000H～CFFFFHD0000H～D7FFFHD8000H～DFFFFHE0000H～E7FFFHE8000H～EFFFFHF0000H～F7FFFHF8000H～FFFFFH片選信號及對應(yīng)的地址范圍109三、RAM子系統(tǒng)IBMPC/XT中，RAM的最大容量為640KB，采用的是64K×1位的芯片，故整個RAM分成若干個組，每組為64KB，即用9片64K×1位的芯片，其中8片組成字節(jié)，第9片用作奇偶校驗。系統(tǒng)板上也可以安裝64KB、128KB、192KB的動態(tài)RAM，只不過這些變動需要按照手冊規(guī)定通過對開關(guān)DIP（SW3和SW4）的設(shè)置和系統(tǒng)板上跨接線的設(shè)置才能實現(xiàn)。110下面以動態(tài)RAMIntel4164為例討論IBMPC/XT的RAM子系統(tǒng)。111系統(tǒng)板上的256KBRAM由64K×1位的芯片構(gòu)成（這里還是以4164為例子說明），共有四組36塊芯片。其構(gòu)成如下圖112113第七節(jié)存儲器的新技術(shù)

一、DRAM技術(shù)

內(nèi)存條主要由DRAM組成，所以內(nèi)存條的發(fā)展主要體現(xiàn)在DRAM的技術(shù)發(fā)展上。DRAM技術(shù)的發(fā)展經(jīng)歷了FPMDRAM、EDODRAM、SDRAM、RDRAM、DDRSDRAM以及最新推出的DDRIISDRAM。114FPMDRAMEDODRAMSDRAMRDRAMDDRSDRAMDDRII115二、閃速存儲器（Flash）閃速存儲器是當前存儲技術(shù)中發(fā)展最快的一種，它幾乎擁有上述提到的所有優(yōu)點：存儲密度高、成本低、非易失性、快速（讀取，而非寫入）以及電可擦性等。這些優(yōu)點使其廣泛地運用于各個領(lǐng)域，包括嵌入式系統(tǒng)，如PC及外設(shè)、電信交換機、蜂窩、網(wǎng)絡(luò)互聯(lián)設(shè)備、儀器儀表和汽車器件，同時還包括新興的語音、圖像、數(shù)據(jù)存儲類產(chǎn)品，如數(shù)字相機、數(shù)字錄音機和個人數(shù)字助理（PDA）。116 從應(yīng)用的角度來看，F(xiàn)lash和EEPROM技術(shù)十分相似，主要區(qū)別是Flash存儲器使用塊存儲技術(shù)，即Flash一次擦寫一個扇區(qū)，而不是一個字節(jié)一個字節(jié)地擦寫。Flash相對于傳統(tǒng)的存儲器主要的優(yōu)勢為：（1）不揮發(fā)性，相對于SRAM，F(xiàn)lash不需后備電源來保持信息；（2）易更新性，F(xiàn)lash具有直接電可擦寫功能；（3）高可靠性，F(xiàn)lash一般都可以重復擦寫1~10萬次，有的甚至達到100萬次，數(shù)據(jù)通常可以保存超過十年。117CPU與存儲器典型連接考慮M/IO=1才選中存儲器，與G相連；A15~A13與譯碼輸入端ABC連接。（4）畫出地址譯碼電路118設(shè)有一個具有20位地址和8位字長的存儲器，問

(1)該存儲器能存儲多少字節(jié)的信息？

(2)如果存儲器由256K×1位的RAM芯片組成，需要多少片芯片？

(3)需要