《數(shù)字電子》模擬試卷2015

《數(shù)字電子》模擬試卷2015一、填空題（每空1分，共10分）1。十進制數(shù)128對應(yīng)的二進制數(shù)是 對應(yīng)8421BCD碼是 ，對應(yīng)的十六進制數(shù)是 .2。拉電流負(fù)載是門電路輸出電平時的負(fù)灌電流負(fù)載是門電路輸出為 .3. TTL或門的多余輸入端應(yīng)電,或者與有用端 .4。D觸發(fā)器的特性方程為 。5。在C=0，D=1時，函數(shù)FACDCD的值為 。二、單項選擇題（每小題2分，共10分）（ )1.Y=1時的A，B取值有（A)1種； (B）2種；（C）3; （D）4種。（ 。在L,（A）三態(tài); （B)OC門; （C)異或; （D)與非.（ ）3.下列電路中，不屬于組合邏輯電路的是（A)編碼; (B）譯碼; (C）數(shù)據(jù)選擇器； (D）計數(shù)( ）4.下列電路中，常用于數(shù)據(jù)串并行轉(zhuǎn)換的電路為(A）加法器； (B）計數(shù); (C）移位寄存器； (D)數(shù)值比較器。（ )5.能將正弦波變成同頻率方波的電路為（A）穩(wěn)態(tài)觸發(fā)器；（B）施密特觸發(fā)器；(C）雙穩(wěn)態(tài)觸發(fā)器；（D)無穩(wěn)態(tài)觸發(fā)器.一、填空題（每空1分,共10分)1．10000000，000100101000，80; 2. 高，低； 3. 低，并聯(lián)使;4。 Qn+1=D； 5。 0； 6. 施密特二、單項選擇題（每小題2分，共10分）1。C； 2。B； 。D; 4. C； 5。B。參考試卷(2）2一、填空題（每空1分，共20分）21。(62)

= （ )

= （

8421BCD碼.Y(B,C) 2。已知函數(shù) ,可知使Y=0的輸入變量最小項個。施密特觸發(fā)器個閥值電壓，分別稱作 和 .D觸發(fā)器的特性方程為 ；J-K觸發(fā)器的特性方程為 。將模擬量轉(zhuǎn)換為數(shù)字量，采用 轉(zhuǎn)換器，將數(shù)字量轉(zhuǎn)換為模擬量，采用 轉(zhuǎn)換器。。單穩(wěn)態(tài)觸發(fā)器有 個穩(wěn)定狀態(tài)；多諧振蕩器有 個穩(wěn)定狀態(tài)。輸出狀態(tài)不僅取決于該時刻的輸入狀態(tài)，還與電路原先狀態(tài)有關(guān)的邏輯電路，為 輸出狀態(tài)僅取決于該時刻輸入狀態(tài)的邏輯電路，稱 .TTL與非門的多余輸入端應(yīng)接 電平，或者與有用輸入端 。9。PLD的基本結(jié)構(gòu)由 陣列陣列、輸入緩沖電路和輸入電路構(gòu)成。10。 存儲器在斷電后數(shù)據(jù)不會丟失，而 存儲器斷電后將丟失數(shù)據(jù)二、單項選擇題(每小題2分，共10分)（ ）1PLD的為（A）(B）ispPLD; (C)(D)。（ )2．能把三角波轉(zhuǎn)換為矩形脈沖信號的電路為(A)多諧振蕩器；(B)DAC; （C)ADC；（D)施密特觸發(fā)器。( )3正確的輸出波形是（ )4.RS,如果SDRD1,則Q的狀態(tài)應(yīng)為（A）0； （B)1;（C）保持； (D)不定.（ ）5。下圖為數(shù)據(jù)選擇器構(gòu)成的函數(shù)發(fā)生器，其輸出邏輯式為(A)Y=AB；(B）Y (C）Y=A； (D)Y=B.參考試卷(2)答案一、填空題（每空1分，共20分）1．111110，01100010； 2. 4； 3。2,上限閥值電壓，下限閥值電壓；4. Qn+1=D，

；Qn+1=JQn+KQn

5. 模數(shù)，數(shù); 6. 1，0;7. 時序邏輯電組合邏輯電; 8. 高，并聯(lián)使;9. 與,; 10。只讀，隨機存取。二、單項選擇題（每小題2分，共10分）1。C； 2. D; 。A； 。C； 5。 。一、是非題（2分共0分)（ ）1..（ ）2.多位數(shù)加法器可利用半加器通過位數(shù)擴展得到。( ）3.下圖電路中，圖和圖的邏輯功能相同。Y1 Y2（ 。將二個或二個以上的普通TTL與非門的輸出端直接相連，可實現(xiàn)線與。（ )5.二、填空題（每空1分，共20分)1。組合邏輯電路的輸出狀態(tài) 取決于同一時刻輸入信號的狀態(tài)，而與電路來的狀態(tài) 。2。函數(shù)Y11111= 。3。使函數(shù)Y(B,C)ABAC 取值為1的最小項有 個。4。函數(shù) ，在C=0，D=1時，輸出為Y= 。Y=CD+CD5。構(gòu)成一異步2n進制加法計數(shù)器需要 個觸發(fā)器，一般將每個觸發(fā)器接型觸發(fā)器。如果觸發(fā)器是上升沿觸發(fā)翻轉(zhuǎn)則將最低觸發(fā)器CP端。與 相,高位觸發(fā)器的CP端與 相連。。6. (

=（111110)

（ 2= 2=

=（ )

=（

8421BCD碼8同步時序邏輯電路中所有觸發(fā)器的時鐘端應(yīng) 。8三態(tài)門具有3種輸出狀它們分別是 、 、 。9。OC門的輸出端必須外接上拉 .10. TTL門的輸入端懸空時相當(dāng)于輸入邏輯 ；CMOS門的多余輸入懸空。三、單項選擇題（每小題2分，共10分)（ ）1Y=1時的A，B取值有(A）1; （B）2種；(C）3種； （D）4種。（ ）2。為實現(xiàn)圖示的觸發(fā)器邏輯功能轉(zhuǎn)換，虛線框中應(yīng)為（A）與門； 非;（C)或門； 異或.（ ）3.A、B及輸出Y的波形如下，試判斷為何種邏輯門的功能.（A）（B）））.Y（ ）42kHz500Hz矩形脈沖信號輸出，應(yīng)采用A）多諧振蕩施密特觸發(fā)C）單穩(wěn)態(tài)觸發(fā)器（）二進制計數(shù)器( )5.能把2kHz正弦波轉(zhuǎn)換成2kHz矩形波的電路是A））））二進制計數(shù)器。一、是非題（10分）1。× 2。× 3.√ 4.× 5.√二、填空題(每空1分，共20分）1。僅，無關(guān)； 。1； 3. 3； 。0；5。n，計數(shù)或T ，計數(shù)脈沖輸入鄰低位 端;6。7。 連在一起；8。低電平態(tài)，高電平,高阻態(tài)； 9。 電阻； 10。 1，不能；三、單項選擇題（每小題2分，共10分)1. C； 2. B; 3。C; 4。D; 5. B。一、是非題(每題2分，共0分)（ ）1.GALJEDEL文件。（ 。具有N個獨立的狀態(tài)，計滿NN計數(shù)器。（ 而前者不能。（ 。ispPLD和FPGAPLD。( ）5.二、填空題（每空1分，共20分)1。右圖電路的輸出為 .2。右圖為某函數(shù)的卡諾圖，其最簡與或式為 ，最簡與非式為 。右圖中的CD= 。某單穩(wěn)態(tài)觸發(fā)器在無外觸發(fā)信號時輸出為0態(tài),在外加觸發(fā)信號輸出跳變?yōu)?,因此，其穩(wěn)態(tài)為 態(tài)，暫穩(wěn)態(tài)為 態(tài)10 2 2 5。數(shù)制轉(zhuǎn)換(1）=( ) （1）=（ ）10 2 2 6. 右圖,當(dāng) 時，Q= ，RDSD=01當(dāng) 時，Q=RDSD=11該觸發(fā)器的約束條件為 。7。CMOS門電路的閑置輸入端不能 ，對于與門應(yīng)當(dāng)接到 電平對于或門應(yīng)當(dāng)接到 電平。在工作時只能讀出信息，而不能寫入信息；而 在工作時可存入信息，也能讀出信.Intel 2716 EPROM 是8 位存儲器，它有2K 字，因此,其存儲容量為KBit，其中1K= .10。晶體三極管作為電子開關(guān),其工作狀態(tài)必須為 狀態(tài)或 狀態(tài)三、單項選擇題(每小題2分，共10分）D ( ）1.:U=。I=D OH OL TTL門輸出的高低電平分別為U =3.6V，U =允許的灌電流和拉電流分別為I 15mA，I =10mA。則電阻ROH OL (A）100Ω; （B)510Ω；（C）2.2kΩ； （D)300Ω。（ ）2.可用于總線結(jié)構(gòu)進行分時傳輸?shù)拈T電路是（A));（C)OC三態(tài)門。（ ）3.要將正弦波轉(zhuǎn)換為同頻率的方波，應(yīng)采用(A)DAC；（B）ADC；(C）施密特觸發(fā)器；（D)JK觸發(fā)器。（ ）4.、B和輸出Y的波形，則該邏輯門是（A）與非門； （B）同或門； A（C)異或門； （D）或非門。B（ ）5.下列電路中，不屬于時序邏輯電路的是Y(A）計數(shù)器;(B)移位寄存器；（C）譯碼器；（D)順序脈沖發(fā)生器。一、是非題(10分)1．× 2. √ 3. × 4. √ 5. ×二、填空題（每空1分,共20分)1. 高阻態(tài)； 2. Y=AB+C，YABC; 3. 0； 。 0，1；D 5。11111，73； 。0,保持不變，R S 1； 。懸空，D 8. 9. 16，1024； 10。 飽和，截止；三、單項選擇題(每小題2分,共10分）1。D； 2. D； 3。C; 4. B； 。。一、是非題(2分，共0分）( 32KBit32000.（ 。下圖中兩電路的邏輯功能相同：（ 。4位同步二進制加法計數(shù)器與4.（ 。已知AB+C=AB+D,C=D。( NN二、填空題每空1分共20分)數(shù)碼10000111作為自然二進制數(shù)時相應(yīng)的十進制數(shù)為 ;作為8421碼時相應(yīng)的十進制數(shù)為 ，該十進制數(shù)對應(yīng)的自然二進制數(shù)為 。邏輯函數(shù)的 表達式是唯一的。3。門電路輸出為 電平時的負(fù)載為拉電流負(fù)載,輸出為 電平時的負(fù)載灌電流負(fù)載。4。右圖所示的譯碼顯示電路中，輸入為8421BCD碼。設(shè)控制顯示信號高電平有效，則abcdefgLLLLLLL= 。abcdefg5。 一個4位移位寄存器，經(jīng)過 個時鐘脈沖CP后，4位串行輸入數(shù)全部存入寄存;再經(jīng)過 個時鐘脈沖CP后可串行輸出4位數(shù).6。要組成模15計數(shù)器，需要采用 個觸發(fā).要用n位二進制數(shù)為N個對象編碼，必須滿足 。2n選1數(shù)據(jù)選擇器有 位地址碼。9。存儲容量為1024×4位RAM，其地址線有 條.當(dāng)輸入模擬電壓最大值+5V時，若采用8位ADC，則其分辨率為 。11。使右圖中輸出為0的輸入變量取值組合有 種。B1A1996年，BB1

262月，C12

ABC112表示 ;ABBC有 天。1213。Y00 0= 。1995個014。A/D轉(zhuǎn)換一般分為 和 兩步完成三、單項選擇題（每小題2分，共10分）（ ）1。已知邏輯函數(shù)YABCCDY=0的是（A)A=0,BC=1；（B)BC=1，D=1；（C）AB=1，CD=0；（D)C=1,D=0。（ ）2ABY的波形如圖所示，則對應(yīng)的邏輯門電路是（ )3,應(yīng)采用(A）穩(wěn)態(tài)觸發(fā)器；(B)雙穩(wěn)態(tài)觸發(fā)器；(C）多諧振蕩器；(D）施密特觸發(fā)器.（ ）4。下圖中，正確的輸出波形為（ ）5。構(gòu)成同步二進制加法計數(shù)器時，下列哪種做法是錯誤的T觸發(fā)器；0T=1；0i i i—1 i—2 CT=Q Q …Q （i=)P=Q ，(ii i i—1 i—2 一