微機(jī)原理習(xí)題集

微機(jī)原理習(xí)題集微機(jī)原理習(xí)題集微機(jī)原理習(xí)題集微機(jī)原理習(xí)題集編制僅供參考審核批準(zhǔn)生效日期地址：電話：傳真:郵編:微機(jī)原理第二章練習(xí)題及解一：?jiǎn)雾?xiàng)選擇題8086CPU復(fù)位后,下列寄存器的值為（C）。A：CS=0000H、IP=0000HB：CS=0000H、IP=FFFFHC：CS=FFFFH、IP=0000HD：CS=FFFFH、IP=FFFFH8086CPU復(fù)位后,下列寄存器的值為（C）。A：CS：IP=0000H：0000HB：CS：IP=0000H：FFFFHC：CS：IP=FFFFH：0000HD：CS：IP=FFFFH：FFFFH當(dāng)RESET信號(hào)為高電平時(shí)，寄存器初值為FFFFH的是（A）。A：CSB：ESC：IPD：BP地址鎖存發(fā)生在指令周期的（A）時(shí)刻。A：T1B：T2C：T3D：T48086CPU讀數(shù)據(jù)操作在總線周期的（D）時(shí)刻。A：T1B：T1，T2C：T2，T3D：T3，T48086CPU寫數(shù)據(jù)操作在總線周期的（D）時(shí)刻。A：T1B：T2C：T2，T3D：T2，T3，T48086與外設(shè)進(jìn)行數(shù)據(jù)交換時(shí)，常會(huì)在（C）后進(jìn)入等待周期。A：T1B：T2C：T3D：T4計(jì)算機(jī)中數(shù)據(jù)總線驅(qū)動(dòng)器采用的基本邏輯單元是（C）。A：反相器B：觸發(fā)器C：三態(tài)門D：譯碼器計(jì)算機(jī)中地址鎖存器采用的基本邏輯單元是（B）。A：反相器B：觸發(fā)器C：三態(tài)門D：譯碼器計(jì)算機(jī)中地址鎖存器的輸出信號(hào)狀態(tài)是（B）。A：?jiǎn)蜗螂p態(tài)B：?jiǎn)蜗蛉龖B(tài)C：雙向雙態(tài)D：雙向三態(tài)8086CPU從功能結(jié)構(gòu)上看，是由（D）組成A：控制器和運(yùn)算器B：控制器,運(yùn)算器和寄存器C：控制器和20位物理地址加法器D：執(zhí)行單元和總線接口單元執(zhí)行指令I(lǐng)RET后彈出堆棧的寄存器先后順序?yàn)椋―）。A：CS、IP、FB：IP、CS、FC：F、CS、IPD：F、IP、CS下列邏輯地址中對(duì)應(yīng)不同的物理地址的是（C）。A：0400H：0340HB：0420H：0140HC：03E0H：0740HD：03C0H：0740H8086CPU的控制線/BHE=0，地址線A0=0時(shí)，有（B）。A：從偶地址開(kāi)始完成8位數(shù)據(jù)傳送B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送8086CPU的控制線/BHE=1，地址線A0=0時(shí)，有（A）。A：從偶地址開(kāi)始完成8位數(shù)據(jù)傳送B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送8086CPU的控制線/BHE=0，地址線A0=1時(shí)，有（C）。A：從偶地址開(kāi)始完成8位數(shù)據(jù)傳送B：從偶地址開(kāi)始完成16位數(shù)據(jù)傳送C：從奇地址開(kāi)始完成8位數(shù)據(jù)傳送D：從奇地址開(kāi)始完成16位數(shù)據(jù)傳送指令隊(duì)列具有（D）的作用。A：暫存操作數(shù)地址B：暫存操作數(shù)C：暫存指令地址 D：暫存預(yù)取指令PC386計(jì)算機(jī)中，CPU進(jìn)行算術(shù)和邏輯運(yùn)算時(shí)，可處理的數(shù)據(jù)的長(zhǎng)度為（D）。A：8位B：16位C：32位D：都可以8086系統(tǒng)中，每個(gè)邏輯段的多存儲(chǔ)單元數(shù)為（C）。A：1MBB：256BC：64KBD：根據(jù)需要而定下列說(shuō)法中屬于最小工作模式特點(diǎn)的是（A）。A：CPU提供全部的控制信號(hào)B：由編程進(jìn)行模式設(shè)定C：不需要8286收發(fā)器D：需要總線控制器8288下列說(shuō)法中屬于最大工作模式特點(diǎn)的是（C）。A：M//IO引腳可直接引用B：由編程進(jìn)行模式設(shè)定C：需要總線控制器8288D：適用于單一處理機(jī)系統(tǒng)包含在8086CPU芯片內(nèi)部的是（A）。A：算術(shù)邏輯單元B：主存儲(chǔ)器單元C：輸入、輸出單元D：磁盤驅(qū)動(dòng)器8086當(dāng)前被執(zhí)行的指令存放在（D）。A：DS：BXB：SS：SPC：CS：PCD：CS：IP微機(jī)系統(tǒng)中，主機(jī)與硬盤的數(shù)據(jù)交換用（B）方式。A：中斷控制B：DMA控制C：查詢控制D：無(wú)條件程序控制芯片組中北橋芯片不能提供的功能是（D）。A：對(duì)CPU的支持B：內(nèi)存管理C：Cache管理D：CPU與ISA橋的控制下列敘述錯(cuò)誤的是（D）。A：PC/AT機(jī)用8086CPUB：PC/XT機(jī)用8088CPUC：8086CPU的尋址范圍為1MBD：80286CPU的尋址范圍為32MB同步和異步兩種傳輸方式比較，傳送效率最高的是（C）。A：同步方式B：異步方式C：同步和異步方式效率相同D：無(wú)法比較8086中，存儲(chǔ)器物理地址形成算法是（B）。A：段地址+偏移地址B：段地址左移4位+偏移地址C：段地址×16H+偏移地址D：段地址×10+偏移地址CPU訪問(wèn)一次存儲(chǔ)器單元所用機(jī)器周期數(shù)由（B）決定。A：讀取指令字節(jié)的最短時(shí)間B：讀取數(shù)據(jù)字節(jié)的最長(zhǎng)時(shí)間C：讀取數(shù)據(jù)字節(jié)的平均時(shí)間D：寫入數(shù)據(jù)字節(jié)的平均時(shí)間8086系統(tǒng)中外設(shè)請(qǐng)求總線控制權(quán)是通過(guò)控制線（C）。A：NMIB：TESTC：HOLDD：INTR堆棧存儲(chǔ)器存取數(shù)據(jù)的方式是（C）。A：先進(jìn)先出B：隨機(jī)存取C：先進(jìn)后出D：都可以8086系統(tǒng)中，一個(gè)棧可用的最大存儲(chǔ)空間是（B）。A：IMBB：64KBC：由SP初值決定D：由SS初值決定存儲(chǔ)字長(zhǎng)是指（B）。A：存儲(chǔ)單元中二進(jìn)制代碼組合B：存儲(chǔ)單元中二進(jìn)制代碼個(gè)數(shù)C：存儲(chǔ)單元的個(gè)數(shù)D：以上都是8086中，關(guān)于總線的敘述，錯(cuò)誤的是（D）。A：數(shù)據(jù)總線中信息流是雙向的B：地址總線中信息流是單向的C：控制總線中信息流是獨(dú)立的D：以上敘述都不對(duì)8086的空閑周期Tt發(fā)生在（D）。A：T1后B：T2后C：T3后D：T4后8086CPU中，控制線/RD和/WR的作用是（C）。A：數(shù)據(jù)收發(fā)器方向控制B：存儲(chǔ)器存取操作控制C：存儲(chǔ)器片選控制D：地址/數(shù)據(jù)線分離控制8086CPU中，控制線DT//R的作用是（A）。A：數(shù)據(jù)總線收發(fā)器方向控制B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制D：地址/數(shù)據(jù)線分離控制8086CPU中，控制線ALE的作用是（D）。A：數(shù)據(jù)總線收發(fā)器方向控制B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制D：地址/數(shù)據(jù)線分離控制8086CPU中，控制線/DEN的作用是（C）。A：數(shù)據(jù)總線收發(fā)器方向控制B：存儲(chǔ)器存取操作控制C：數(shù)據(jù)總線收發(fā)器有效控制D：地址/數(shù)據(jù)線分離控制8088CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（A）。A：1片B：2片C：8片D：16片8086CPU中，需要數(shù)據(jù)總線收發(fā)器芯片8286（B）。A：1片B：2片C：8片D：16片8088CPU中，需要地址鎖存器芯片8288（C）。A：1片B：2片C：3片D：4片8086CPU中，需要地址鎖存器芯片8288（C）。A：1片B：2片C：3片D：4片8086CPU中，確定下一條指令的物理地址的算術(shù)表達(dá)式為（A）。A：CS×16＋I(xiàn)PB：DS×16＋SIC：SS×16＋SPD：ES×16＋DI若某CPU具有64GB的尋址能力，則該CPU的地址總線寬度為（B）。A：64B：36C：32D：24當(dāng)8086與外設(shè)交換數(shù)據(jù)時(shí)，常會(huì)在（C）進(jìn)入等待周期Tw。A：T1與T2之間B：T2與T3之間C：T3與T4之間D：T4與T1之間若寄存器中的數(shù)左移2位且無(wú)溢出，則新數(shù)值是原數(shù)值的（C）。A：1倍B：2倍C：4倍D：8倍若寄存器中的數(shù)右移1位且無(wú)1數(shù)移出，則新數(shù)值是原數(shù)值的（B）。A：一倍B：1/2倍C：1/4倍D：1/8倍8086CPU有（C）個(gè)16位的通用寄存器。A：2B：4C：8D：168086CPU有（C）個(gè)8位的通用寄存器。A：2B：4C：8D：168086CPU有（B）個(gè)16位的段寄存器。A：2B：4C：8D：168086CPU共有（D）個(gè)16位寄存器。A：4B：8C：10D：148086CPU能夠直接執(zhí)行的語(yǔ)言是（B）。A：匯編語(yǔ)言B：機(jī)器語(yǔ)言C：C語(yǔ)言D：JAVA語(yǔ)言8086CPU響應(yīng)可屏蔽中斷后，不能自動(dòng)執(zhí)行的是（A）。A：保存所有寄存器中的內(nèi)容B：保存指令指針寄存器IP中的內(nèi)容C：保存狀態(tài)寄存器F中的內(nèi)容D：不能響應(yīng)較低級(jí)別的中斷在計(jì)算機(jī)中，字節(jié)的英文名字是（B）。A：bitB：byteC：boutD：bpsPentium芯片有8KB指令Cache和數(shù)據(jù)Cache，作用是（C）。A：彌補(bǔ)外存容量不足B：彌補(bǔ)主存容量不足C：加快指令執(zhí)行速度D：對(duì)外存和主存進(jìn)行管理在DMA方式下，CPU與總線的關(guān)系是（C）。A：CPU只能控制地址總線B：CPU只能控制數(shù)據(jù)總線C：CPU與總線為隔離狀態(tài)D：CPU與總線為短接狀態(tài)80486CPU與80386CPU比較，內(nèi)部增加的功能部件是（C）。A：分段部件和分頁(yè)部件B：預(yù)取部件和譯碼部件C：Cache部件和浮點(diǎn)運(yùn)算部件D：執(zhí)行部件和總線接口部件8086CPU中，時(shí)間周期、指令周期和總線周期的費(fèi)時(shí)長(zhǎng)短的排列是（C）。A：時(shí)間周期＞指令周期＞總線周期B：時(shí)間周期＞總線周期＞指令周期C：指令周期＞總線周期＞時(shí)間周期D：總線周期＞指令周期＞時(shí)間周期16個(gè)字?jǐn)?shù)據(jù)存儲(chǔ)區(qū)的首址為70A0H：DDF6H，末字單元的物理地址為（C）。A：7E7F6HB：7E816HC：7E814HD：7E7F8H8個(gè)字節(jié)數(shù)據(jù)存儲(chǔ)區(qū)的首址為70A0H：DDF6H，末字節(jié)單元的物理地址為（D）。A：7E7F6HB：7E7FEHC：7E714HD：7E7FDHCPU對(duì)存儲(chǔ)器訪問(wèn)時(shí)，地址線和數(shù)據(jù)線的有效時(shí)間關(guān)系為（B）。A：同時(shí)有效B：地址線先有效C：數(shù)據(jù)線先有效D：同時(shí)無(wú)效8086CPU由兩部分組成，即執(zhí)行單元和（B）。A：運(yùn)算器單元B：總線接口單元C：寄存器單元D：控制器Pentium微處理器的內(nèi)部數(shù)據(jù)寬度為（B）。A：16位B：32位C：36位D：64位Pentium微處理器中共有（B）段寄存器。A：4個(gè)B：6個(gè)C：8個(gè)D：7個(gè)Pentium4與80486DX相比，其特點(diǎn)是（D）。A：有浮點(diǎn)處理功能B：有Cache存儲(chǔ)器C：內(nèi)部數(shù)據(jù)總線為32位D：外部數(shù)據(jù)總線為64位Pentium4微處理器物理地址的最大存儲(chǔ)空間是（B）。A：256MBB：4GBC：64GBD：64TBPentium4微處理器可尋址的最大存儲(chǔ)空間是（C）。A：256MBB：4GBC：64GBD：64TBPentium微處理器的內(nèi)部數(shù)據(jù)寬度是（B）。A：16位B：32位C：36位D：64位Pentium微處理器中共有幾個(gè)段寄存器（C）。A：4個(gè)B：5個(gè)C：6D：7個(gè)Pentium微處理器進(jìn)行存儲(chǔ)器讀寫操作時(shí)，時(shí)鐘周期T1完成（B）操作。A：讀寫控制信號(hào)為高電平B：發(fā)送存儲(chǔ)器地址C：讀操作碼D：讀操作數(shù)二：填空題某存儲(chǔ)器單元的實(shí)際地址為2BC60H，若該存儲(chǔ)器單元所在段首地址為2AF0H，則該存儲(chǔ)器單元的段內(nèi)偏移地址為（0D60H）。PC/XT微機(jī)開(kāi)機(jī)時(shí)，第一條執(zhí)行的指令存放地址為（FFFF0H）。8086CPU復(fù)位后，寄存器CS中的值為（FFFFH）、IP中的值為（0000H）、DS中的值為（0000H）。8086執(zhí)行部件EU中的控制單元從（指令隊(duì)列緩沖器）中取指令。8086總線接口部件BIU中的指令隊(duì)列緩沖器經(jīng)總線從（存儲(chǔ)器）中取指令。一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲(chǔ)器偶地址單元處，完成16位數(shù)據(jù)讀取需總線周期數(shù)為（1個(gè)）。一數(shù)據(jù)類型為字的數(shù)據(jù)8BF0H存放在存儲(chǔ)器奇地址單元處，完成16位數(shù)據(jù)讀取需總線周期數(shù)為（2個(gè)）。三態(tài)門有三種輸出狀態(tài)，即高電平、低電平和（高阻態(tài)）。從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用（鎖存器）芯片。8086CPU復(fù)位后，寄存器中的值進(jìn)入初始狀態(tài)，問(wèn)此時(shí)（CS）=（FFFFH）、（IP）=（0000H）、（DS）=（0000H）。8086CPU中有8個(gè)16位通用寄存器，它們是（AX）、（BX）、（CX）、（DX）、（SP）、（BP）、（SI）、和（DI）。8086CPU中有8個(gè)8位通用寄存器，它們是（AH）、（AL）、（BH）、（BL）、（CH）、（CL）、（DH）、和（DL）。8086CPU中有4個(gè)16位段寄存器，它們是（CS）、（DS）、（ES）、和（SS）。8086CPU的標(biāo)志寄存器中有3個(gè)控制標(biāo)志位，符號(hào)是（IF）、（DF）、（TF）；有6個(gè)狀態(tài)標(biāo)志位，符號(hào)是（CF）、（OF）、（AF）、（ZF）、（SF）、（PF）。8086CPU響應(yīng)可屏蔽中斷的條件是（IF=1）。若單步調(diào)試程序時(shí)，應(yīng)設(shè)定控制標(biāo)志TF為（1）。狀態(tài)標(biāo)志OF用于（有符號(hào)數(shù)）的（溢出）標(biāo)志。狀態(tài)標(biāo)志CF用于（無(wú)符號(hào)數(shù)）加法的（進(jìn)位）標(biāo)志或減法的（借位）標(biāo)志。狀態(tài)標(biāo)志AF又稱為（輔助進(jìn)位）標(biāo)志。當(dāng)運(yùn)算結(jié)果為0時(shí)，狀態(tài)標(biāo)志ZF的值為（1）。狀態(tài)標(biāo)志SF僅能用于（有符號(hào)數(shù)）的運(yùn)算中。8086CPU將1MB存儲(chǔ)器空間分為（若干個(gè)）段，每段存儲(chǔ)量不超過(guò)（64KB）。實(shí)際地址又稱為（物理）地址，用（20）位二進(jìn)制或（5）位十六進(jìn)制表示；邏輯地址由（段首）地址和（段內(nèi)偏移）地址構(gòu)成，均用（16）位二進(jìn)制表示。控制線DT//R用于控制（雙向緩沖器）的方向有效端；/DEL用于控制（雙向緩沖器）的片選有效端。當(dāng)INTR端輸入一個(gè)（高）電平時(shí)，（可屏蔽中斷）獲得了中斷請(qǐng)求。當(dāng)NMI端輸入一個(gè)（上升沿）觸發(fā)時(shí)，（非屏蔽中斷）獲得了中斷請(qǐng)求。8086CPU由（執(zhí)行）單元EU和（總線接口）單元BIU兩部分組成。在8086CPU的EU單元中，運(yùn)算器ALU除完成算術(shù)運(yùn)算及邏輯運(yùn)算外，還可完成（16位偏移地址）運(yùn)算。在8086CPU的BIU單元中，地址加法器的入口數(shù)據(jù)是（16）位，出口數(shù)據(jù)是（20）位。8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線為（16）位；8086CPU的片外數(shù)據(jù)線為（16）位；8088CPU的片外數(shù)據(jù)線為（8）位。8086CPU的指令隊(duì)列由（6）個(gè)8位的移位寄存器組成；8088CPU的指令隊(duì)列由（4）個(gè)8位的移位寄存器組成。指令隊(duì)列的作用是（存放譯碼器將要譯碼的指令）。8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是（提高CPU執(zhí)行速度）。32位地址5890H：3200H表示的實(shí)際址址為（5BB00H）。8086CPU的1MB存儲(chǔ)空間由（奇）庫(kù)和（偶）庫(kù)組成，每個(gè)庫(kù)的最大容量為（512KB）；控制線/BHE控制（奇）庫(kù)的有效；地址線A0控制（偶）庫(kù)的有效。若控制線/BHE=0、地址線A0=0，可完成（16）位數(shù)據(jù)操作；若。控制線/BHE=1、地址線A0=0，可完成（低8）位數(shù)據(jù)操作。8086CPU從存儲(chǔ)器單元中讀取數(shù)據(jù)時(shí)，控制線/RD應(yīng)輸出（低）電平、/WR應(yīng)輸出（高）電平；8086CPU向存儲(chǔ)器單元中寫入數(shù)據(jù)時(shí)，控制線/RD應(yīng)輸出（高）電平、/WR應(yīng)輸出（低）電平。計(jì)算機(jī)中存儲(chǔ)器按（字節(jié)）組織，即每個(gè)存儲(chǔ)單元含（8）個(gè)二進(jìn)制位。堆棧操作應(yīng)滿足（前進(jìn)后出）的原則；指令隊(duì)列應(yīng)滿足（前進(jìn)先出）的原則。堆棧操作中，SP總是指向堆棧的（堆頂）。CPU尋址外設(shè)有（獨(dú)立編址）和（統(tǒng)一編址）兩種方式，8086CPU采用（獨(dú)立編址）。8086CPU尋址外設(shè)為獨(dú)立編址方式，使用專門的指令為（IN）和（OUT）。I/O端口與存儲(chǔ)器統(tǒng)一編址的主要優(yōu)點(diǎn)是（不需要專用控制線判別）。I/O端口與存儲(chǔ)器獨(dú)立編址的主要優(yōu)點(diǎn)是（I/O端口不占用存儲(chǔ)器單元）。8086CPU地址/數(shù)據(jù)線復(fù)用線在（T1）時(shí)刻分離地址線，此時(shí)8086CPU控制線ALE應(yīng)輸出（高）電平。當(dāng)存儲(chǔ)器的讀取時(shí)間大于CPU的讀出時(shí)間時(shí)，8086CPU根據(jù)控制線READY的狀態(tài)，應(yīng)在周期（T3與T4）間插入（等待）周期。若8086CPU工作于最小工作方式，控制線MN//MX應(yīng)接（高）電平；若8086CPU工作于最大工作方式，控制線MN//MX應(yīng)接（低）電平。當(dāng)8086CPU向存儲(chǔ)器寫數(shù)據(jù)時(shí)，控制線DT//R應(yīng)輸出（高）電平；當(dāng)8086CPU從存儲(chǔ)器讀數(shù)據(jù)時(shí)，控制線DT//R應(yīng)輸出（低）電平。規(guī)則字既應(yīng)從存儲(chǔ)器的（偶）地址存放（字以上）數(shù)據(jù)；非規(guī)則字既應(yīng)從存儲(chǔ)器的（奇）地址存放（字以上）數(shù)據(jù)。8086CPU可訪問(wèn)（64K）個(gè)I/O字節(jié)端口；（32K）個(gè)I/O字端口。在數(shù)據(jù)傳送時(shí)，DMA方式與中斷方式比較，主要優(yōu)點(diǎn)是（數(shù)據(jù)傳送速度快）。差錯(cuò)控制法中常用奇偶校驗(yàn)碼和CRC校驗(yàn)碼，在每一字節(jié)的末尾增加1比特的是（奇偶校驗(yàn)碼）。8086CPU中，設(shè)堆棧段寄存器（SS）=2000H；堆棧棧頂指針寄存器（SP）=0100H，執(zhí)行指令PUSHSP后，（SP）=（00FEH）；棧頂?shù)奈锢淼刂肥牵?00FEH）。8088CPU的片內(nèi)數(shù)據(jù)線為（16）條，片外數(shù)據(jù)線為（8）條。8086CPU的片內(nèi)數(shù)據(jù)線為（16）條，片外數(shù)據(jù)線為（16）條。若CPU的地址總線寬度為N，則可尋址（2N）個(gè)存儲(chǔ)器單元。8086工作于最小工作模式時(shí)，控制總線由（CPU本身）產(chǎn)生，工作于最大工作模式時(shí)，控制總線由（總線控制器8288）產(chǎn)生。CPU不同功能的控制線具有傳送（方向）和控制（電平）的特征。從地址/數(shù)據(jù)復(fù)用線中分離出地址信息需用邏輯芯片（鎖存器）。地址/數(shù)據(jù)復(fù)用線中的雙向數(shù)據(jù)傳送需用邏輯芯片（雙向緩沖器）。8086CPU的控制線ALE接邏輯芯片鎖存器的（鎖存觸發(fā)有效）端。8086CPU的控制線/DEL接邏輯芯片雙向緩沖器的（片選有效）端。8086CPU的控制線DT//R接邏輯芯片雙向緩沖器的（方向控制）端。8086CPU采用指令流水線結(jié)構(gòu)的特點(diǎn)是為了提高（CPU執(zhí)行速度）。三：判斷題8086CPU和8088CPU都是16位微處理芯片（×）。8086CPU和8088CPU的片內(nèi)數(shù)據(jù)線均為16位（√）8086CPU和8088CPU的片外數(shù)據(jù)線均為16位（×）。8086CPU和8088CPU的字長(zhǎng)均為16位（×）。8086CPU中一個(gè)字?jǐn)?shù)據(jù)可存放在一個(gè)存儲(chǔ)單元（×）。8086CPU和8088CPU的地址線均為20位（√）。8086CPU中，數(shù)據(jù)線D0~D15和地址線A0~A15為復(fù)用引腳（√）。8088CPU中，數(shù)據(jù)線D0~D15和地址線A0~A15為復(fù)用引腳（×）。若CPU的地址線為N條，則可尋址2N個(gè)存儲(chǔ)器單元（√）。當(dāng)計(jì)算機(jī)主頻確定后，數(shù)據(jù)線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（√）。當(dāng)計(jì)算機(jī)主頻確定后，地址線條數(shù)愈多則處理數(shù)據(jù)的能力愈強(qiáng)（×）。8086CPU和8088CPU的指令隊(duì)列長(zhǎng)度均一樣（×）。執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變（×）。8086CPU中的通用寄存器僅能16位操作（×）。8086CPU的16位標(biāo)志寄存器中每位均有確定含義（×）。8086CPU的EU單元中，ALU為16位加法器（√）。8086CPU的BIU單元中，地址加法器為16位加法器（×）。8086CPU的EU單元直接經(jīng)外部總線讀取數(shù)據(jù)（×）。8086CPU的BIU單元直接經(jīng)外部總線讀取數(shù)據(jù)（√）。與堆棧操作有關(guān)的寄存器有SS、SP和BP（√）。8086CPU的堆棧操作應(yīng)滿足先進(jìn)后出的原則（√）。8086CPU的指令隊(duì)列操作應(yīng)滿足先進(jìn)后出的原則（×）。堆棧指針寄存器SP總是指向堆棧的棧頂（√）。堆?；芳拇嫫鰾P總是指向堆棧的棧底（×）。與程序操作有關(guān)的寄存器有CS和IP（√）。與源數(shù)據(jù)塊操作有關(guān)的寄存器有DS和SI（√）。與目的數(shù)據(jù)塊操作有關(guān)的寄存器有ES和DI（√）。寄存器BX可8位操作也可16位操作（√）。寄存器BP可8位操作也可16位操作（×）。寄存器ES可8位操作也可16位操作（×）。從CPU的地址/數(shù)據(jù)復(fù)用線中分離地址線需用緩沖器（×）。8086CPU允許在一個(gè)存儲(chǔ)單元中存入8位數(shù)據(jù)或者16位數(shù)據(jù)（×）。計(jì)算機(jī)的內(nèi)存儲(chǔ)系統(tǒng)中，每個(gè)存儲(chǔ)單元僅能存放8位二進(jìn)制數(shù)（√）。物理地址確定后，邏輯地址具有唯一性（×）。由于8086CPU有20條地址線，所以有一個(gè)20位的地址寄存器（×）。由于8086CPU有20條地址線，所以可尋址1MB的存儲(chǔ)空間（√）。由于8086CPU有20條地址線，所以可尋址1MB的I/O端口（×）。8086CPU可尋址64K個(gè)字節(jié)數(shù)據(jù)的I/O端口（√）。8086CPU可尋址64K個(gè)字?jǐn)?shù)據(jù)的I/O端口（×）。8086CPU對(duì)存儲(chǔ)器單元和I/O端口進(jìn)行統(tǒng)一編址（×）。8086CPU的1MB存儲(chǔ)空間可分為若干個(gè)邏輯段（√）。8086CPU的每個(gè)邏輯段的存儲(chǔ)容量不能超過(guò)64KB（√）。8086CPU不允許多個(gè)邏輯段重疊或交叉（×）。8086CPU允許代碼段和數(shù)據(jù)段重疊（√）。規(guī)則字即存放字節(jié)數(shù)據(jù)的存儲(chǔ)單元地址必順為偶地址（×）。規(guī)則字即存放字?jǐn)?shù)據(jù)的存儲(chǔ)單元地址必順為偶地址（√）。規(guī)則字、非規(guī)則字的讀寫周期數(shù)均一樣（×）。8086CPU為了完成16位數(shù)據(jù)的讀取，將內(nèi)存儲(chǔ)系統(tǒng)分為奇庫(kù)和偶庫(kù)（√）。8088CPU為了完成16位數(shù)據(jù)的讀取，將內(nèi)存儲(chǔ)系統(tǒng)分為奇庫(kù)和偶庫(kù)（×）。奇庫(kù)的8位數(shù)據(jù)線接16位數(shù)據(jù)總線的低8位（×）。偶庫(kù)的8位數(shù)據(jù)線接16位數(shù)據(jù)總線的低8位（√）。當(dāng)控制線/BHE輸出高電平時(shí)，可完成16位數(shù)據(jù)傳送（×）。8086系統(tǒng)中，存儲(chǔ)器偶庫(kù)的片選有效控制信號(hào)由地址線A0提供（√）。8086系統(tǒng)中，存儲(chǔ)器奇庫(kù)的片選有效控制信號(hào)由控制線/BHE提供（√）。8088系統(tǒng)中有控制線/BHE（×）。8088CPU將1MB的存儲(chǔ)空間分為奇庫(kù)和偶庫(kù)（×）。8086CPU的字存儲(chǔ)中，低地址存字的高8位，高地址存字的低8位（×）。8086CPU的字存儲(chǔ)中，低地址存字的低8位，高地址存字的高8位（√）。寄存器尋址比存儲(chǔ)器尋址的運(yùn)算速度快（√）。執(zhí)行轉(zhuǎn)移指令時(shí)，指令隊(duì)列中的原內(nèi)容不變（×）。若指令中源、目的操作數(shù)均為寄存器操作數(shù)，則總線操作無(wú)效（√）。在8086CPU的引腳中，地址線引腳和數(shù)據(jù)線引腳是復(fù)用的（√）。在8086CPU的引腳中，控制線引腳和數(shù)據(jù)線引腳是復(fù)用的（×）。8086CPU在總線周期的T1時(shí)刻從地址/數(shù)據(jù)復(fù)用線中分離出地址信息（√）。8086CPU在總線周期的T1時(shí)刻從地址/數(shù)據(jù)復(fù)用線中分離出數(shù)據(jù)信息（×）。在總線周期的T1時(shí)刻分離出的地址信息應(yīng)在整在總線周期內(nèi)保持（√）。從CPU的地址/數(shù)據(jù)復(fù)用線中分離地址線需地址鎖存器（√）。8086CPU的控制線ALE在總線周期的T1時(shí)刻輸出高電平（√）。當(dāng)控制線READY輸出高電平時(shí)，應(yīng)在周期T3、T4間插入等待周期（√）。控制線/DEL輸出低電平時(shí)，雙向緩沖器片選有效（√）?？刂凭€DT//R輸出低電平時(shí)，CPU寫數(shù)據(jù)有效（×）?？刂凭€DT//R控制存儲(chǔ)器芯片讀寫有效端（×）?？刂凭€/RD控制存儲(chǔ)器芯片讀有效端（√）。控制線RESET輸入高電平復(fù)位后，段寄存器CS中的值為全0（×）。8086CPU上電復(fù)位后，執(zhí)行第一條指令的實(shí)際地址為FFFF0H（√）。8086CPU上電復(fù)位后，數(shù)據(jù)段寄存器DS中的值為全0（√）。8086CPU的中斷向量表由128個(gè)字節(jié)構(gòu)成，可提供32個(gè)中斷向量（√）。PC/XT機(jī)的中斷向量表由128個(gè)字節(jié)構(gòu)成，可提供32個(gè)中斷向量（×）。執(zhí)行INT10H時(shí)，中服程序的入口地址在00040H開(kāi)始存放（√）。每一個(gè)中服程序的入口地址占用中斷向量表的4個(gè)地址（√）。當(dāng)可屏蔽中斷INTR獲得高電平時(shí)有可屏蔽中斷請(qǐng)求發(fā)生（√）。當(dāng)非屏蔽中斷NMI獲得高電平時(shí)有非屏蔽中斷請(qǐng)求發(fā)生（×）。響應(yīng)可屏蔽中斷INTR的條件是控制標(biāo)志位IF必須清0（×）。響應(yīng)非屏蔽中斷NMI的條件是控制標(biāo)志位IF必須置1（×）。8086CPU響應(yīng)中斷后應(yīng)將標(biāo)志位IF和TF置1（×）。8086CPU工作于最小工作模式時(shí)，控制線由8086CPU提供（√）。8086CPU工作于最大工作模式時(shí)，控制線由8086CPU提供（×）。80486CPU的數(shù)據(jù)總線和地址總線都是32位（√）。四：簡(jiǎn)答題計(jì)算機(jī)中，CPU的地址線與訪問(wèn)存儲(chǔ)器單元范圍的關(guān)系是什么【解】：在計(jì)算機(jī)中，若CPU的地址線引腳數(shù)為N條，則訪問(wèn)存儲(chǔ)器單元的數(shù)量為2N個(gè)，訪問(wèn)存儲(chǔ)器單元范圍為0~2N-1。8086CPU中指令隊(duì)列的功能和工作原理【解】：8086CPU中指令隊(duì)列的功能是完成指令的流水線操作。BIU單位經(jīng)總線從程序存儲(chǔ)器中讀取指令并放入指令隊(duì)列緩沖器，EU單元從指令隊(duì)列緩沖器中獲取指令，因EU并未直接從程序存儲(chǔ)器中讀取指令，而是經(jīng)指令隊(duì)列緩沖，使取指和執(zhí)指能同時(shí)操作，提高了CPU的效率。8086CPU的堆棧操作原理【解】：8086CPU的堆棧是一段特殊定義的存儲(chǔ)區(qū)，用于存放CPU堆棧操作時(shí)的數(shù)據(jù)。在執(zhí)行堆棧操作前，需先定義堆棧段SS、堆棧深度（棧底）和堆棧棧頂指針SP。數(shù)據(jù)的入棧出棧操作類型均為16位，入棧操作時(shí)，棧頂指針值先自動(dòng)減2（SP=SP-2），然后16位數(shù)據(jù)從棧頂處入棧；出棧操作時(shí)，16位數(shù)據(jù)先從棧頂處出棧，然后棧頂指針值自動(dòng)加2（SP=SP+2）。8086CPU的最小和最大工作模式的主要不同點(diǎn)【解】：CPU的控制線應(yīng)用方式不同：在最小工作模式下，計(jì)算機(jī)系統(tǒng)的所需的控制線由CPU直接提供；在最大工作模式下，CPU僅為計(jì)算機(jī)系統(tǒng)提供必要的控制線，而系統(tǒng)所需的控制線由專用芯片總線控制器8288產(chǎn)生。計(jì)算機(jī)系統(tǒng)復(fù)雜度不同：在最小工作模式下，計(jì)算機(jī)系統(tǒng)僅用單處理器（8086）組成，系統(tǒng)結(jié)構(gòu)簡(jiǎn)單且功能也較??；在最大工作模式下，計(jì)算機(jī)系統(tǒng)由多處理器組成，除8086CPU外，還有總線控制器8288和協(xié)處理器8087。8086CPU中的EU單元，BIU單元的特點(diǎn)【解】：8086CPU為實(shí)現(xiàn)指令的流水線操作，將CPU分為指令執(zhí)行單元EU和總線接口單元BIU。EU與一般CPU的結(jié)構(gòu)基本相同，含運(yùn)算器ALU、寄存器、控制器和內(nèi)部總線，但EU不從存儲(chǔ)器中直接讀取指令。BIU是8086CPU的總線接口單元，主要功能有兩點(diǎn)，第一是經(jīng)總線從存儲(chǔ)器中獲得指令和數(shù)據(jù)，指令送指令隊(duì)列緩沖器，以便EU從指令隊(duì)列獲取指令；數(shù)據(jù)經(jīng)片內(nèi)數(shù)據(jù)總線送CPU中的相關(guān)寄存器；第二是20位物理地址的形成，8086CPU中所有寄存器均是16位的，BIU中的地址加法器的入端為16位段首地址和16位段內(nèi)偏移地址，出端為20位的實(shí)際地址，20位地址經(jīng)線完成對(duì)存儲(chǔ)器單元或I/O端口的訪問(wèn)。什么叫物理地址什么叫邏輯地址【解】：物理地址：完成存儲(chǔ)器單元或I/O端口尋址的實(shí)際地址稱為物理地址，CPU型號(hào)不同其物理地址不問(wèn)，例8080CPU的物理地址16位、8086CPU的物理地址20位、80286CPU的物理地址24位。邏輯地址：物理地址特殊表示方式，例如8086CPU中用16位段首邏輯地址和16位段內(nèi)偏移邏輯地址表示20位的物理地址。物理地址是惟一的，而邏輯地址是多樣的。8086CPU和8088CPU的主要區(qū)別【解】：CPU內(nèi)部的區(qū)別：8086的指令隊(duì)列緩沖器為6字節(jié)，8088為4字節(jié)；CPU數(shù)據(jù)總線的區(qū)別：8086的數(shù)據(jù)總線寬度為16位，8088為8位；CPU控制線的區(qū)別：因8086可一次進(jìn)行16位數(shù)據(jù)的操作，可用控制線/BHE和地址線A0完成對(duì)奇偶存儲(chǔ)庫(kù)的選擇，8088一次只能對(duì)8位數(shù)據(jù)的操作，無(wú)控制線/BHE的功能。8086與8088比較，存儲(chǔ)器和I/0選擇控制線的控制電平相反。8086CPU的6個(gè)狀態(tài)標(biāo)志位的作用是什么【解】：6個(gè)狀態(tài)標(biāo)志位為CF、OF、ZF、SF、AF和PF。CF是無(wú)符號(hào)數(shù)運(yùn)算時(shí)的進(jìn)位或借位標(biāo)志，無(wú)進(jìn)位或借位時(shí)CF=0，有進(jìn)位或借位時(shí)CF=1；OF為有符號(hào)數(shù)運(yùn)算時(shí)的溢出標(biāo)志，無(wú)溢出時(shí)OF=0，有溢出時(shí)OF=1；ZF是兩數(shù)運(yùn)算時(shí)的值0標(biāo)志，運(yùn)算結(jié)果不為0，ZF=0，運(yùn)算結(jié)果為0，ZF=1；SF是有符號(hào)數(shù)運(yùn)算時(shí)運(yùn)算結(jié)果符號(hào)的標(biāo)志，運(yùn)算結(jié)果為正時(shí)SF=0，運(yùn)算結(jié)果為負(fù)時(shí)SF=1；AF是輔助進(jìn)位標(biāo)志，若D3位到D4位無(wú)進(jìn)位時(shí)（或D4位到D3位無(wú)借位時(shí)），AF=0，若D3位到D4位有進(jìn)位時(shí)（或D4位到D3位有借位時(shí)），AF=1；CF是運(yùn)算結(jié)果的奇偶校驗(yàn)標(biāo)志，若運(yùn)算為奇?zhèn)€1，則PF=0，若運(yùn)算為偶個(gè)1，則PF=1。8086CPU的3個(gè)控制標(biāo)志位的作用是什么【解】：3個(gè)控制標(biāo)志位是IF、DF和TF。IF是可屏蔽中斷中斷允許控制位，當(dāng)IF=0時(shí)，有可屏蔽中斷請(qǐng)求，但未中斷響應(yīng)產(chǎn)生，當(dāng)IF=1時(shí)，有可屏蔽中斷請(qǐng)求必有中斷響應(yīng)產(chǎn)生；DF是數(shù)據(jù)串操作時(shí)的自動(dòng)增量方向控制位，當(dāng)DF=0時(shí)，地址增量方向?yàn)樽詣?dòng)加，當(dāng)DF=1時(shí)，地址增量方向?yàn)樽詣?dòng)減；TF是指令單步調(diào)試陷阱控制位，當(dāng)TF=0時(shí)無(wú)指令單步調(diào)試操作，當(dāng)TF=1時(shí)有指令單步調(diào)試操作。8086CPU的1M存儲(chǔ)空間可分為多少個(gè)邏輯段個(gè)每段的尋址范圍是多少【解】：8086CPU的1M存儲(chǔ)空間可分為任意個(gè)邏輯段，段與段之間可連續(xù)也可不連續(xù)，可重疊也可相交。但每個(gè)分配邏輯段的尋址范圍不能大于64K。什么是統(tǒng)一編址，分別編址各有何特點(diǎn)【解】：統(tǒng)一編址：存儲(chǔ)器單元地址和I/O端口地址在同一個(gè)地址空間中分配。由于I/O端口地址占用存儲(chǔ)器單元地址