數(shù)字系統(tǒng)設(shè)計課件第1章

數(shù)字系統(tǒng)設(shè)計與CPLD應(yīng)用技術(shù)

可編程邏輯器件原理與應(yīng)用主講李妍數(shù)字系統(tǒng)設(shè)計與CPLD應(yīng)用技術(shù)1總學(xué)時：40其中理論學(xué)時：24實驗學(xué)時：16本課程學(xué)時安排總學(xué)時：40其中理論學(xué)時：24實驗學(xué)時：12參考教材：《可編程邏輯器件原理、開發(fā)與應(yīng)用》

編者：趙曙光等出版：西安電子科技大學(xué)出版社參考教材：3第0章

數(shù)字系統(tǒng)設(shè)計方法概述0.1.1數(shù)字系統(tǒng)的基本概念

數(shù)字系統(tǒng)是指對數(shù)字信息進行存儲、傳輸和處理的電子系統(tǒng)。數(shù)字系統(tǒng)可用圖0—1來描述，其中輸入量X和輸出量Z均為數(shù)字量。圖0—1數(shù)字系統(tǒng)示意圖

§0.1緒言第0章數(shù)字系統(tǒng)設(shè)計方法概述0.1.1數(shù)字系統(tǒng)的基本概4

和模擬系統(tǒng)相比較，數(shù)字系統(tǒng)具有如下特點：

1.穩(wěn)定性；

2.精確性；

3.可靠性；

4.模塊化。

數(shù)字系統(tǒng)的設(shè)計一般可從三個方面入手：

1.選用通用集成電路設(shè)計系統(tǒng)；

2.利用可編程邏輯器件（PLD）設(shè)計系統(tǒng)；

3.采用專用集成電路（ASIC）設(shè)計系統(tǒng)。和模擬系統(tǒng)相比較，數(shù)字系統(tǒng)具有如下特點：數(shù)字50.1.2數(shù)字系統(tǒng)的兩種基本模型

1）數(shù)字系統(tǒng)的動態(tài)模型：是采用狀態(tài)轉(zhuǎn)移圖、狀態(tài)方程、時序圖等描述方法建立的數(shù)字系統(tǒng)模型。2）數(shù)字系統(tǒng)的算法模型：是將系統(tǒng)功能分解成一系列的子系統(tǒng)，再通過一定的算法組合建立的數(shù)字系統(tǒng)模型。

算法通常就是對數(shù)字系統(tǒng)進行有規(guī)律、有序分解的一種描述。0.1.2數(shù)字系統(tǒng)的兩種基本模型2）數(shù)字系統(tǒng)的算6§0.2數(shù)字系統(tǒng)設(shè)計方法論

數(shù)字系統(tǒng)設(shè)計的兩個分支：

1.系統(tǒng)硬件設(shè)計

2.系統(tǒng)軟件設(shè)計數(shù)字系統(tǒng)的硬件、軟件設(shè)計可以在一開始就進行通盤考慮，進行早期仿真，大大提高了系統(tǒng)設(shè)計的效率?！?.2數(shù)字系統(tǒng)設(shè)計方法論數(shù)字系統(tǒng)設(shè)計的兩個分支70.2.1數(shù)字系統(tǒng)設(shè)計方法的三種模式

功能級行為級寄存器傳輸級邏輯級版圖級自底向上（Bottom－Up）

自頂向下

（Top－Down）在中間相遇0.2.1數(shù)字系統(tǒng)設(shè)計方法的三種模式功能級自底向上80.2.2

自底向上的硬件電路設(shè)計方法

所謂自底向上(Bottom－Up)的設(shè)計方法就是利用現(xiàn)有的通用數(shù)字器件，從子系統(tǒng)設(shè)計開始，從小到大地逐步設(shè)計，最后完成系統(tǒng)硬件的整體設(shè)計。0.2.2自底向上的硬件電路設(shè)計方法所謂9

傳統(tǒng)的硬件設(shè)計設(shè)計方法歸納起來有如下幾個主要特征：1.采用自底向上(Bottom－Up)的設(shè)計方法；2.采用通用的邏輯元、器件；3.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試4.主要設(shè)計文件是電原理圖。傳統(tǒng)的硬件設(shè)計設(shè)計方法歸納起來有如下幾個主要特101.采用自底向上(Bottom－Up)的設(shè)計步驟1).編制技術(shù)規(guī)格書，畫出系統(tǒng)控制流圖2).劃分功能模塊，畫出系統(tǒng)的功能框圖3).各功能模塊的細化及電路設(shè)計、調(diào)試4).完成整個系統(tǒng)的硬件設(shè)計、畫出電原理圖。1.采用自底向上(Bottom－Up)的設(shè)計步驟1).編112.采用通用的邏輯元、器件

在傳統(tǒng)的硬件電路設(shè)計中，設(shè)計者總是根據(jù)系統(tǒng)的具體需要，選擇市場上能買到的通用的SSI、MSI（如74系列、CC4000系列等），來構(gòu)成所要求的邏輯電路，從而完成系統(tǒng)的硬件設(shè)計。2.采用通用的邏輯元、器件在傳統(tǒng)的硬件電123.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試

只有完成系統(tǒng)硬件設(shè)計以后，才能進行仿真和調(diào)試。對系統(tǒng)設(shè)計人員有較高的要求。一旦考慮不周，系統(tǒng)設(shè)計存在較大缺陷，那么就有可能要重新設(shè)計系統(tǒng)，使得設(shè)計周期大大增加。3.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試只134.主要設(shè)計文件是電原理圖

傳統(tǒng)的硬件設(shè)計方法形成的文件，主要是由若干張電原理圖構(gòu)成的。如果系統(tǒng)較大，硬件復(fù)雜，那么可能需要幾千、幾萬，甚至幾十萬張電原理圖。這給歸檔、閱讀、修改和使用都帶來了許多麻煩。4.主要設(shè)計文件是電原理圖傳統(tǒng)的硬件設(shè)計方140.2.3

利用硬件描述語言(HDL)的硬件電路

設(shè)計方法

硬件描述語言(HDL-HardwareDescriptionLanguage)，就是可以描述硬件電路的功能、信號連接關(guān)系及定時關(guān)系的語言。它可以比電原理圖更有效地表示硬件電路的特性。目前已被IEEE標(biāo)準(zhǔn)化，且最具代表性的是美國國防部開發(fā)的VHDL語言及Viewlogic公司的Verilog-HDL語言。0.2.3利用硬件描述語言(HDL)的硬件電路

15例如，一個二選一的選擇器的電原理圖如圖0－4所示

圖0－2二選一選擇器的電原理

例如，一個二選一的選擇器的電原理圖如圖0－4所示圖0－216

用VHDL語言描述的二選一選擇器如下：ENTITYmuxIS

PORT(d0，d1，sel：INBIT；

q：OUTBIT)；ENDmux；

ARCHITECTURE

connectOFmuxIS

BEGINcalc：PROCESS(d0，d1，sel)

VARIABLEtmpl，tmp2，tmp3：BIT；

BEGINtmp1:=d0ANDsel；

tmp2:=d1AND(NOTsel)；

tmp3:=tmplORtmp2；

q<=tmp3；

ENDPROCESS；

ENDconnect；用VHDL語言描述的二選一選擇器如下：17圖0—3二選一選擇器系統(tǒng)示意圖

ENTITYmuxIS

：：：

ENDmux；ARCHITECTUREstruct

OFmuxIS

：：：

ENDstruct；圖0—3二選一選擇器系統(tǒng)示意圖ENT18

利用HDL語言設(shè)計系統(tǒng)硬件的方法，歸納起來有以下幾個特點：

1.

采用自頂向下

(Top－Down)

的設(shè)計方法；

2.

系統(tǒng)中可大量采用ASIC芯片；

3.采用系統(tǒng)早期仿真；

4.降低了硬件電路設(shè)計難度；

5.主要設(shè)計文件是用HDL語言編寫的源程序。

利用HDL語言設(shè)計系統(tǒng)硬件的方法，歸納起來有以19

1.采用自頂向下(Top－Down)的設(shè)計方法

自頂向下(Top－Down)

的設(shè)計方法，就是從系統(tǒng)總體要求出發(fā)，自上至下地逐步將設(shè)計內(nèi)容細化，最后完成系統(tǒng)硬件的整體設(shè)計。在利用HDL語言的硬件設(shè)計方法中，設(shè)計者將自上至下分成3個層次對系統(tǒng)硬件進行設(shè)計。

1.采用自頂向下(Top－Down)的設(shè)計方20

第一層次是行為描述。所謂行為描述，實質(zhì)上就是對整個系統(tǒng)的數(shù)學(xué)模型進行描述。在行為描述階段并不真正考慮其實際的操作和算法用什么邏輯電路來實現(xiàn)?？紤]更多的是該數(shù)學(xué)模型能否達到系統(tǒng)設(shè)計規(guī)格書的要求。第一層次是行為描述。所謂行為描述，實質(zhì)上就是對21

第二層次是RTL描述，也稱寄存器傳輸描述(又稱數(shù)據(jù)流描述)。系統(tǒng)只有采用RTL方式描述才能導(dǎo)出系統(tǒng)的邏輯表達式，才能進行邏輯綜合，得到具體的邏輯器件。第二層次是RTL描述，也稱寄存器傳輸描述(又22

第三層次是邏輯綜合。利用邏輯綜合工具，將RTL描述的程序轉(zhuǎn)換成用基本邏輯元件(宏單元)表示的文件(門級網(wǎng)表)。相當(dāng)于在人工設(shè)計硬件電路時，根據(jù)系統(tǒng)要求畫出了系統(tǒng)的電原理圖。

23

2.

系統(tǒng)中可大量采用ASIC芯片目前眾多的ASIC芯片都可支持HDL語言的編程。因此，設(shè)計硬件電路時，無須受只能使用通用元、器件的限制，而可以根據(jù)硬件電路設(shè)計需要，設(shè)計自用的ASIC芯片或可編程邏輯器件。使系統(tǒng)電路設(shè)計更趨合理，體積也可大為縮小。2.系統(tǒng)中可大量采用ASIC芯片24

3.采用系統(tǒng)早期仿真采用自頂向下的設(shè)計方法，在系統(tǒng)設(shè)計過程中要進行三級仿真：行為層次（系統(tǒng)數(shù)學(xué)模型）仿真

RTL層次（系統(tǒng)數(shù)據(jù)流）仿真門級層次（系統(tǒng)門電路電原理）仿真3.采用系統(tǒng)早期仿真25

這三級仿真貫穿系統(tǒng)硬件設(shè)計的全過程，從而可以在系統(tǒng)設(shè)計早期發(fā)現(xiàn)設(shè)計中存在的問題。與自底向上設(shè)計的后期仿真相比可大大縮短系統(tǒng)的設(shè)計周期，節(jié)約大量的人力和物力。這三級仿真貫穿系統(tǒng)硬件設(shè)計的全過程，從而可以264.降低了硬件電路設(shè)計難度

在采用傳統(tǒng)的硬件電路設(shè)計方法時，要求在設(shè)計電路前應(yīng)寫出該電路的邏輯表達式或真值表(或時序電路的狀態(tài)表)。這一工作是相當(dāng)困難和繁雜的，特別是在系統(tǒng)比較復(fù)雜時更是如此。

4.降低了硬件電路設(shè)計難度27

在用HDL語言設(shè)計硬件電路時，就可以使設(shè)計者免除編寫邏輯表達式或真值表之苦。這樣使硬件電路的設(shè)計難度有了大幅度的下降，從而也縮短了硬件電路的設(shè)計周期。據(jù)有關(guān)資料估計，僅此一項可使設(shè)計周期大約縮短1/3～1/2。

在用HDL語言設(shè)計硬件電路時，就可以使設(shè)計者免285.主要設(shè)計文件是用HDL語言編寫的源程序

在傳統(tǒng)的硬件電路設(shè)計中，最后形成的主要文件是電原理圖。而采用HDL語言設(shè)計系統(tǒng)硬件電路時，主要的設(shè)計文件是用HDL語言編寫的源程序。5.主要設(shè)計文件是用HDL語言編寫的源程序29

用HDL語言的源程序作為歸檔文件有很多優(yōu)點：（1）資料量小，便于保存。（2）可繼承性好。當(dāng)設(shè)計其它硬件電路時，可以使用文件中的某些庫、進程和過程等描述某些局部硬件電路的程序。（3）閱讀方便。用HDL語言的源程序作為歸檔文件有很多優(yōu)點：30

數(shù)字系統(tǒng)設(shè)計與CPLD應(yīng)用技術(shù)

可編程邏輯器件原理與應(yīng)用主講李妍數(shù)字系統(tǒng)設(shè)計與CPLD應(yīng)用技術(shù)31總學(xué)時：40其中理論學(xué)時：24實驗學(xué)時：16本課程學(xué)時安排總學(xué)時：40其中理論學(xué)時：24實驗學(xué)時：132參考教材：《可編程邏輯器件原理、開發(fā)與應(yīng)用》

編者：趙曙光等出版：西安電子科技大學(xué)出版社參考教材：33第0章

數(shù)字系統(tǒng)設(shè)計方法概述0.1.1數(shù)字系統(tǒng)的基本概念

數(shù)字系統(tǒng)是指對數(shù)字信息進行存儲、傳輸和處理的電子系統(tǒng)。數(shù)字系統(tǒng)可用圖0—1來描述，其中輸入量X和輸出量Z均為數(shù)字量。圖0—1數(shù)字系統(tǒng)示意圖

§0.1緒言第0章數(shù)字系統(tǒng)設(shè)計方法概述0.1.1數(shù)字系統(tǒng)的基本概34

和模擬系統(tǒng)相比較，數(shù)字系統(tǒng)具有如下特點：

1.穩(wěn)定性；

2.精確性；

3.可靠性；

4.模塊化。

數(shù)字系統(tǒng)的設(shè)計一般可從三個方面入手：

1.選用通用集成電路設(shè)計系統(tǒng)；

2.利用可編程邏輯器件（PLD）設(shè)計系統(tǒng)；

3.采用專用集成電路（ASIC）設(shè)計系統(tǒng)。和模擬系統(tǒng)相比較，數(shù)字系統(tǒng)具有如下特點：數(shù)字350.1.2數(shù)字系統(tǒng)的兩種基本模型

1）數(shù)字系統(tǒng)的動態(tài)模型：是采用狀態(tài)轉(zhuǎn)移圖、狀態(tài)方程、時序圖等描述方法建立的數(shù)字系統(tǒng)模型。2）數(shù)字系統(tǒng)的算法模型：是將系統(tǒng)功能分解成一系列的子系統(tǒng)，再通過一定的算法組合建立的數(shù)字系統(tǒng)模型。

算法通常就是對數(shù)字系統(tǒng)進行有規(guī)律、有序分解的一種描述。0.1.2數(shù)字系統(tǒng)的兩種基本模型2）數(shù)字系統(tǒng)的算36§0.2數(shù)字系統(tǒng)設(shè)計方法論

數(shù)字系統(tǒng)設(shè)計的兩個分支：

1.系統(tǒng)硬件設(shè)計

2.系統(tǒng)軟件設(shè)計數(shù)字系統(tǒng)的硬件、軟件設(shè)計可以在一開始就進行通盤考慮，進行早期仿真，大大提高了系統(tǒng)設(shè)計的效率?！?.2數(shù)字系統(tǒng)設(shè)計方法論數(shù)字系統(tǒng)設(shè)計的兩個分支370.2.1數(shù)字系統(tǒng)設(shè)計方法的三種模式

功能級行為級寄存器傳輸級邏輯級版圖級自底向上（Bottom－Up）

自頂向下

（Top－Down）在中間相遇0.2.1數(shù)字系統(tǒng)設(shè)計方法的三種模式功能級自底向上380.2.2

自底向上的硬件電路設(shè)計方法

所謂自底向上(Bottom－Up)的設(shè)計方法就是利用現(xiàn)有的通用數(shù)字器件，從子系統(tǒng)設(shè)計開始，從小到大地逐步設(shè)計，最后完成系統(tǒng)硬件的整體設(shè)計。0.2.2自底向上的硬件電路設(shè)計方法所謂39

傳統(tǒng)的硬件設(shè)計設(shè)計方法歸納起來有如下幾個主要特征：1.采用自底向上(Bottom－Up)的設(shè)計方法；2.采用通用的邏輯元、器件；3.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試4.主要設(shè)計文件是電原理圖。傳統(tǒng)的硬件設(shè)計設(shè)計方法歸納起來有如下幾個主要特401.采用自底向上(Bottom－Up)的設(shè)計步驟1).編制技術(shù)規(guī)格書，畫出系統(tǒng)控制流圖2).劃分功能模塊，畫出系統(tǒng)的功能框圖3).各功能模塊的細化及電路設(shè)計、調(diào)試4).完成整個系統(tǒng)的硬件設(shè)計、畫出電原理圖。1.采用自底向上(Bottom－Up)的設(shè)計步驟1).編412.采用通用的邏輯元、器件

在傳統(tǒng)的硬件電路設(shè)計中，設(shè)計者總是根據(jù)系統(tǒng)的具體需要，選擇市場上能買到的通用的SSI、MSI（如74系列、CC4000系列等），來構(gòu)成所要求的邏輯電路，從而完成系統(tǒng)的硬件設(shè)計。2.采用通用的邏輯元、器件在傳統(tǒng)的硬件電423.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試

只有完成系統(tǒng)硬件設(shè)計以后，才能進行仿真和調(diào)試。對系統(tǒng)設(shè)計人員有較高的要求。一旦考慮不周，系統(tǒng)設(shè)計存在較大缺陷，那么就有可能要重新設(shè)計系統(tǒng)，使得設(shè)計周期大大增加。3.在系統(tǒng)硬件設(shè)計的后期進行仿真和調(diào)試只434.主要設(shè)計文件是電原理圖

傳統(tǒng)的硬件設(shè)計方法形成的文件，主要是由若干張電原理圖構(gòu)成的。如果系統(tǒng)較大，硬件復(fù)雜，那么可能需要幾千、幾萬，甚至幾十萬張電原理圖。這給歸檔、閱讀、修改和使用都帶來了許多麻煩。4.主要設(shè)計文件是電原理圖傳統(tǒng)的硬件設(shè)計方440.2.3

利用硬件描述語言(HDL)的硬件電路

設(shè)計方法

硬件描述語言(HDL-HardwareDescriptionLanguage)，就是可以描述硬件電路的功能、信號連接關(guān)系及定時關(guān)系的語言。它可以比電原理圖更有效地表示硬件電路的特性。目前已被IEEE標(biāo)準(zhǔn)化，且最具代表性的是美國國防部開發(fā)的VHDL語言及Viewlogic公司的Verilog-HDL語言。0.2.3利用硬件描述語言(HDL)的硬件電路

45例如，一個二選一的選擇器的電原理圖如圖0－4所示

圖0－2二選一選擇器的電原理

例如，一個二選一的選擇器的電原理圖如圖0－4所示圖0－246

用VHDL語言描述的二選一選擇器如下：ENTITYmuxIS

PORT(d0，d1，sel：INBIT；

q：OUTBIT)；ENDmux；

ARCHITECTURE

connectOFmuxIS

BEGINcalc：PROCESS(d0，d1，sel)

VARIABLEtmpl，tmp2，tmp3：BIT；

BEGINtmp1:=d0ANDsel；

tmp2:=d1AND(NOTsel)；

tmp3:=tmplORtmp2；

q<=tmp3；

ENDPROCESS；

ENDconnect；用VHDL語言描述的二選一選擇器如下：47圖0—3二選一選擇器系統(tǒng)示意圖

ENTITYmuxIS

：：：

ENDmux；ARCHITECTUREstruct

OFmuxIS

：：：

ENDstruct；圖0—3二選一選擇器系統(tǒng)示意圖ENT48

利用HDL語言設(shè)計系統(tǒng)硬件的方法，歸納起來有以下幾個特點：

1.

采用自頂向下

(Top－Down)

的設(shè)計方法；

2.

系統(tǒng)中可大量采用ASIC芯片；

3.采用系統(tǒng)早期仿真；

4.降低了硬件電路設(shè)計難度；

5.主要設(shè)計文件是用HDL語言編寫的源程序。

利用HDL語言設(shè)計系統(tǒng)硬件的方法，歸納起來有以49

1.采用自頂向下(Top－Down)的設(shè)計方法

自頂向下(Top－Down)

的設(shè)計方法，就是從系統(tǒng)總體要求出發(fā)，自上至下地逐步將設(shè)計內(nèi)容細化，最后完成系統(tǒng)硬件的整體設(shè)計。在利用HDL語言的硬件設(shè)計方法中，設(shè)計者將自上至下分成3個層次對系統(tǒng)硬件進行設(shè)計。

1.采用自頂向下(Top－Down)的設(shè)計方50

第一層次是行為描述。所謂行為描述，實質(zhì)上就是對整個系統(tǒng)的數(shù)學(xué)模型進行描述。在行為描述階段并不真正考慮其實際的操作和算法用什么邏輯電路來實現(xiàn)?？紤]更多的是該數(shù)學(xué)模型能否達到系統(tǒng)設(shè)計規(guī)格書的要求。第一層次是行為描述。所謂行為描述，實質(zhì)上就是對51

第二層次是RTL描述，也稱寄存器傳輸描述(又稱數(shù)據(jù)流描述)。系統(tǒng)只有采用RTL方式描述才能導(dǎo)出系統(tǒng)的邏輯表達式，才能進行邏輯綜合，得到具體的邏輯器件。第二層次是RTL描述，也稱寄存器傳輸描述(又52

第三層次是邏輯綜合。利用邏輯綜合工具，將RTL描述的程序轉(zhuǎn)換成用基本邏輯元件(宏單元)表示的文件(門級網(wǎng)表)。相當(dāng)于在人工設(shè)計硬件電路時，根據(jù)系統(tǒng)要求畫出了系統(tǒng)的電原理圖。

53

2.

系統(tǒng)中可大量采用ASIC芯片目前眾多的AS