章邏輯代數(shù)基礎(chǔ)及基本邏輯門電路(與“邏輯”有關(guān)文檔共138張)

邏輯變量只有“真”、“假”兩種可能，在邏輯數(shù)學(xué)中，把“真”、“假”稱為邏輯變量的取值，簡稱邏輯值，也叫邏輯常量。通常用“1”表示“真”，用“0”表示“假”，或者相反。本教材中，若不作特別說明，“1”就代表“真”，“0”就代表“假”。雖然“1”和“0”叫邏輯值或邏輯常量，但是它們沒有“大小”的含義，也無數(shù)量的概念。它們只是代表邏輯“真”、“假”的兩個(gè)形式符號。(與二進(jìn)制0、1不同)第1頁，共138頁。

一個(gè)結(jié)論成立與否，取決于與其相關(guān)的前提條件是否成立。結(jié)論與前提條件之間的因果關(guān)系叫邏輯函數(shù)。通常記作：F=f(A,B,C,…)

邏輯函數(shù)F也是一個(gè)邏輯變量，叫做因變量或輸出變量。因此它們也只有“1”和“0”兩種取值，相對地把A，B，C，…叫做自變量或輸入變量。第2頁，共138頁。2.1“與”“或”“非”基本邏輯運(yùn)算的定義2.2幾種常用邏輯門電路2.3邏輯代數(shù)的基本定律及規(guī)則2.4邏輯函數(shù)的代數(shù)化簡法2.5邏輯函數(shù)的卡諾圖化簡法本章內(nèi)容安排第3頁，共138頁。

2.1“與”、“或”、“非”基本邏輯運(yùn)算的定義2.1.1“與”運(yùn)算及“與”門

與運(yùn)算又叫邏輯乘（LogicMultiplication），其結(jié)果又叫邏輯積（LogicProduct）。與運(yùn)算(邏輯乘)表示這樣一種邏輯關(guān)系：只有當(dāng)決定一事件結(jié)果的所有條件同時(shí)具備時(shí)，結(jié)果才能發(fā)生。例如在圖2-1所示的串聯(lián)開關(guān)電路中，只有在開關(guān)A和B都閉合的條件下，燈F才亮，這種燈亮與開關(guān)閉合的關(guān)系就稱為與邏輯。第4頁，共138頁。圖2-1與邏輯實(shí)例第5頁，共138頁。表2–1與邏輯的真值表(a)(b)ABFABF假假假真真假真真假假假真000110110001

如果設(shè)開關(guān)A、B閉合為1，斷開為0，設(shè)燈F亮為1，滅為0，則F與A、B的與邏輯關(guān)系可以用表2-1所示的真值表來描述所謂真值表，就是將自變量的各種可能的取值組合與其因變量的值一一列出來的表格形式。它是描述邏輯功能的一種重要形式。第6頁，共138頁。

由表2-1可知，上述三個(gè)語句之間的因果關(guān)系屬于與邏輯。其邏輯表達(dá)式(也叫邏輯函數(shù)式)為：F=A·B讀作“F等于A與B”。在不致于混淆的情況下，可以把符號“·”省掉。在有些文獻(xiàn)中，也采用∩、∧、&等符號來表示邏輯乘。由表2-1的真值表可知，邏輯乘的基本運(yùn)算規(guī)則為：

0·0=00·1=01·0=01·1=10·A=01·A=A

A·A=A第7頁，共138頁。

實(shí)現(xiàn)“與運(yùn)算”的電路叫與門，其邏輯符號如圖2-2所示，其中圖(a)是我國常用的傳統(tǒng)符號，圖(b)為國外流行符號，圖(c)為國家標(biāo)準(zhǔn)符號。圖2–2與門的邏輯符號第8頁，共138頁。

圖2-3是一個(gè)2輸入的二極管與門電路。圖中輸入端A、B的電位可以取兩種值：高電位+5V或低電位0V。設(shè)二極管為理想開關(guān)，并規(guī)定高電位為邏輯1，低電位為邏輯0，那么F與A、B之間邏輯關(guān)系的真值表與表2-1相同，因而實(shí)現(xiàn)了F=A·B的功能。

圖2-3二極管與門第9頁，共138頁。

2.1.2“或”運(yùn)算及“或”門（邏輯加）

決定某一結(jié)論的所有條件中，只要有一個(gè)成立，則結(jié)論就成立，這種因果關(guān)系叫或邏輯。

圖2-4或邏輯實(shí)例第10頁，共138頁。例如，對圖2-4所示電路的功能：“只要開關(guān)A和開關(guān)B有一個(gè)閉合，則電燈F點(diǎn)亮”。其真值表如表2-2所示。

(a)(b)ABFABF假假假真真假真真假真真真000110110111表2–2“或”邏輯的真值表第11頁，共138頁。由表2-2可知，上述三個(gè)語句之間的因果關(guān)系屬于或邏輯。其邏輯表達(dá)式為：

F=A+B

讀作“F等于A或B”。有些文獻(xiàn)也采用∪、∨等符號來表示邏輯加。由表2-2的真值表可知，邏輯加的運(yùn)算規(guī)則為：0+0=00+1=11+0=11+1=1 0+A=A1+A=1A+A=A

實(shí)現(xiàn)“或運(yùn)算”的電路叫或門，其邏輯符號如圖2-5所示。其中圖(a)為我國常用的傳統(tǒng)符號，圖(b)為國外流行的符號，圖(c)為國標(biāo)符號。第12頁，共138頁。圖2–5或門的邏輯符號第13頁，共138頁。

圖2-6是一個(gè)2輸入的二極管或門電路。圖中輸入端A、B的電位可以取兩種值：高電位+5V或低電位0V。設(shè)二極管為理想開關(guān)，并規(guī)定高電位為邏輯1，低電位為邏輯0，則F與A、B之間邏輯關(guān)系的真值表與表2-2相同，因此實(shí)現(xiàn)了F=A+B的功能。

圖2-6二極管或門第14頁，共138頁。2.1.3“非”運(yùn)算及“非”門(邏輯反)

若前提條件為“真”，則結(jié)論為“假”；若前提條件為“假”，則結(jié)論為“真”。即結(jié)論是對前提條件的否定，這種因果關(guān)系叫非邏輯。例如，對圖2-7所示電路的功能作如下描述：

“若開關(guān)A閉合，則電燈F就亮”。把以上兩個(gè)陳述句分別記作A、F，則其真值表如表2-3所示。第15頁，共138頁。圖2–7非門邏輯電路實(shí)例圖(a)(b)AFAF假真真假0110表2–3非邏輯的真值表第16頁，共138頁。

由表2-3的真值表可知，上述兩個(gè)語句之間的因果關(guān)系屬于非邏輯，也叫非運(yùn)算或者叫邏輯反。其邏輯表達(dá)式為：讀作“F等于A非”。通常稱A為原變量，為反變量，二者共同稱為互補(bǔ)變量。完成“非運(yùn)算”的電路叫非門或者叫反相器，其邏輯符號如圖2-8所示。第17頁，共138頁。非運(yùn)算的運(yùn)算規(guī)則是：圖2–8非門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標(biāo)符號“非”門電路也可由MOS管構(gòu)成。第18頁，共138頁。2.2幾種常用的邏輯門電路

“與非”邏輯是“與”邏輯和“非”邏輯的組合。先“與”再“非”。其表達(dá)式為

實(shí)現(xiàn)“與非”邏輯運(yùn)算的電路叫“與非門”。其邏輯符號如圖2-9所示。第19頁，共138頁。(a)常用符號；(b)國外流行符號；(c)國標(biāo)符號圖2–9與非門的邏輯符號“或非”邏輯是“或”邏輯和“非”邏輯的組合。先“或”后“非”。其表達(dá)式為：第20頁，共138頁。

實(shí)現(xiàn)“或非”邏輯運(yùn)算的電路叫“或非門”。其邏輯符號如圖2-10所示。常用符號；(b)國外流行符號；(c)國標(biāo)符號圖2–10或非門的邏輯符號第21頁，共138頁。

“與或非”邏輯是“與”、“或”、“非”三種基本邏輯的組合。先“與”再“或”最后“非”。其表達(dá)式為：

實(shí)現(xiàn)“與或非”邏輯運(yùn)算的電路叫“與或非門”。其邏輯符號如圖2-11所示。第22頁，共138頁。常用符號；(b)國外流行符號；(c)國標(biāo)符號圖2–11與或非門的邏輯符號第23頁，共138頁。

2.2.1TTL與非門

把若干個(gè)有源器件和無源器件及其連線，按照一定的功能要求，制做在同一塊半導(dǎo)體基片上，這樣的產(chǎn)品叫集成電路。若它完成的功能是邏輯功能或數(shù)字功能，則稱為邏輯集成電路或數(shù)字集成電路。最簡單的數(shù)字集成電路是集成邏輯門。比較特殊的門比如集電極開路與非門（“OC門”）、三態(tài)門（“TS門”）。第24頁，共138頁。

典型的TTL與非門的電路圖如圖2-12(a)所示。圖2–12典型的TTL與非門電路

(a)電路原理圖；(b)多射極三極管的等效電路第25頁，共138頁。1.有一個(gè)輸入端輸入低電平T2，T5截止T4

，D3導(dǎo)通第26頁，共138頁。3.6V3.6VT2飽和T5深度飽和T3，T4截止2.兩個(gè)輸入端都輸入高電平第27頁，共138頁。功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低。第28頁，共138頁。

1.電路結(jié)構(gòu)多發(fā)射極三極管T1和電阻R１構(gòu)成輸入級。其功能是對輸入變量A、B、C實(shí)現(xiàn)“與運(yùn)算”，如圖2-13(b)所示。三極管T2和電阻R2、R3構(gòu)成中間級。其集電極和發(fā)射極各輸出一個(gè)極性相反的電平，分別用來控制三極管T4和T5的工作狀態(tài)。三極管T3、T4、二極管D和電阻R4、R5構(gòu)成輸出級，它們的功能是非運(yùn)算。在正常工作時(shí)，V4和V5總是一個(gè)截止，另一個(gè)飽和。第29頁，共138頁。2.功能分析

(1)輸入端至少有一個(gè)為低電平(UIL=0.3V)。當(dāng)輸入端至少有一個(gè)接低電平UIL(0.3V)時(shí)，接低電平的發(fā)射結(jié)正向?qū)?，則V1的基極電位UB1=UBE1+UIL=0.7+0.3=1V。為使V1的集電結(jié)及V2和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，UB1至少應(yīng)當(dāng)?shù)扔?.1V(UB1=UBC1+UBE2+UBE5)?，F(xiàn)在UB1=1V，所以，V2和V5必然截止。由于V2截止，故IC2≈0，R2中的電流也很小，因而R2上的電壓很小。因此有第30頁，共138頁。

該電壓使V3和V4的發(fā)射結(jié)處于良好的正向?qū)顟B(tài)，V5處于截止?fàn)顟B(tài)，此時(shí)輸出電壓等于高電平(3.6V)。UO=UOH=UC2-UBE3-UBE4此值未計(jì)入R2上的壓降，所以實(shí)際的UOH小于。當(dāng)UO=UOH時(shí)，稱與非門處于關(guān)閉狀態(tài)。第31頁，共138頁。(2)輸入端全部接高電平(UIH=3.6V)。V1的基極電位UB1最高不會超過。因?yàn)楫?dāng)UB1時(shí)，V1的集電結(jié)及V2和V5的發(fā)射結(jié)會同時(shí)導(dǎo)通，把UB1鉗在UB1=UBC1+UBE2+UBE5。所以，當(dāng)各個(gè)輸入端都接高電平UIH(3.6V)時(shí)，V1的所有發(fā)射結(jié)均截止。這時(shí)+UCC通過R1使V1的集電結(jié)及V2和V5的發(fā)射結(jié)同時(shí)導(dǎo)通，從而使V2和V5處于飽和狀態(tài)。此時(shí)V2的集電極電位為：UC2=UCES2+UBE5≈0.3+0.7=1V第32頁，共138頁。讀作“F等于A或B”。由表2-2可知，上述三個(gè)語句之間的因果關(guān)系屬于或邏輯。(2)兩個(gè)不同最小項(xiàng)之積為0，即第24頁，共138頁。解令，則第四步：畫出邏輯電路。這時(shí)三態(tài)門和普通與非門一樣，完成“與非”功能，即F=A·B。將原邏輯函數(shù)A、B、C取不同值組合起來，得其真值表，而該邏輯函數(shù)是將F=1那些輸入變量相或而成的，如表所示。UC2=UCES2+UBE5≈0.第83頁，共138頁。第16頁，共138頁。多發(fā)射極三極管T1和電阻R１構(gòu)成輸入級。例19化簡(2)輸入端全部接高電平(UIH=3.如直接由該函數(shù)式得到電路圖，則如圖3-3所示。表2–2“或”邏輯的真值表UC2加到V3的基極，由于R4的存在，可以使V3導(dǎo)通。所以，V4的基極電位和射極電位分別為：UB4=UE3≈UC2-UBE3UE4=UCES5可見，V4的發(fā)射結(jié)偏壓UBE4=UB4-UE4=0.3-0.3=0V，所以，V4處于截止?fàn)顟B(tài)。在V4截止、V5飽和的情況下，輸出電壓UO為：UO=UOL=UCES5UO=UOL時(shí)，稱與非門處于開門狀態(tài)。第33頁，共138頁。

綜上所述，當(dāng)輸入端至少有一端接低電平(0.3V)時(shí)，輸出為高電平(3.6V)；當(dāng)輸入端全部接高電平(3.6V)時(shí)，輸出為低電平(0.3V)。由此可見，該電路的輸出和輸入之間滿足“與非”邏輯關(guān)系第34頁，共138頁。2.2.2幾種常用的TTL門電路芯片

4.異或門若兩個(gè)輸入變量A、B的取值相異，則輸出變量F為1；若A、

B的取值相同，則F為0。這種邏輯關(guān)系叫“異或”邏輯，其邏輯表達(dá)式為：讀作“F等于A異或B”?！爱惢颉边\(yùn)算也叫“模2加”運(yùn)算。第35頁，共138頁。

實(shí)現(xiàn)“異或”運(yùn)算的電路叫“異或門”。其邏輯符號如圖2-9所示。圖2–9異或門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標(biāo)符號第36頁，共138頁。

若兩個(gè)輸入變量A、B的取值相同，則輸出變量F為1；若A、B取值相異，則F為0。這種邏輯關(guān)系叫“同或”邏輯，也叫“符合”邏輯。其邏輯表達(dá)式為：第37頁，共138頁。

實(shí)現(xiàn)“同或”運(yùn)算的電路叫“同或門”。其邏輯符號如圖2-10所示。圖2–10同或門的邏輯符號(a)常用符號；(b)國外流行符號；(c)國標(biāo)符號第38頁，共138頁。兩變量的“異或”及“同或”邏輯的真值表如表2-4所示。表2-4“異或”及“同或”邏輯真值表AB0001101101101001第39頁，共138頁。2.2.3兩種特殊的門電路（OC門和三態(tài)門）

一般的TTL門電路，不論輸出高電平，還是輸出低電平，其輸出電阻都很低，只有幾歐姆至幾十歐姆。因此不能把兩個(gè)或兩個(gè)以上的TTL門電路的輸出端直接并接在一起。否則，當(dāng)其中一個(gè)輸出高電平，另一個(gè)輸出低電平時(shí)，它們中的導(dǎo)通管，就會在+UCC和地之間形成一個(gè)低阻串聯(lián)通路。因此產(chǎn)生的大電流會導(dǎo)致門電路因功耗過大而損壞。即使門電路不被損壞，也不能輸出正確的邏輯電平，從而造成邏輯混亂。圖2-17是門1輸出高電平，門2輸出低電平時(shí)，兩者的并聯(lián)情況。第40頁，共138頁。圖2—17兩個(gè)TTL門輸出端并聯(lián)情況第41頁，共138頁。

因?yàn)殚T1輸出高電平，所以其V4管飽和導(dǎo)通(其V5管截止，圖中未畫)。而門2輸出低電平，所以其V5管飽和導(dǎo)通(其V4管截止，未畫)。門1和門2的輸出端直接并接后，則UCC經(jīng)R5和處于飽和導(dǎo)通狀態(tài)的V4(門1)管和V5(門2)管到參考地，會產(chǎn)生很大的電流。使得兩個(gè)門電路因功耗過大而損壞。即使僥幸門未損壞，則其輸出電平UO為：此值既不屬于邏輯高電平，也不屬于邏輯低電平。

OC門和三態(tài)門是允許輸出端直接并接在一起的兩種TTL門。第42頁，共138頁。1.OC門(集電極開路門)OC門的典型電路及邏輯符號如圖2-18所示。圖2–18OC門電路(a)電路；(b)常用符號；(c)國標(biāo)符號第43頁，共138頁。(1)電路結(jié)構(gòu)及功能分析。OC門的電路特點(diǎn)是其輸出管的集電極開路。使用時(shí)，必須外接“上拉電阻RC”和+UCC相連。多個(gè)OC門輸出端相連時(shí)，可以共用一個(gè)上拉電阻RC，如圖2-19所示。圖2–19多個(gè)OC門并聯(lián)(a)線與邏輯電路；(b)等效邏輯圖第44頁，共138頁。OC門接入上拉電阻RC后，與TTL所示的與非門的差別僅在于用外接電阻RC取代了由V3和V4構(gòu)成的有源負(fù)載。當(dāng)其輸入中有低電平時(shí)，V2和V5均截止，F(xiàn)端輸出高電平；當(dāng)其輸入全是高電平時(shí)，V2和V5導(dǎo)通，只要RC的取值足夠大，V5就可以達(dá)到飽和，使F端輸出低電平。可見OC門外接上拉電阻RC后，就是一個(gè)與非門。兩個(gè)OC門輸出端并聯(lián)的電路如圖2-19所示。第45頁，共138頁。

通過分析可知，由于RC的阻值較大，因此，不論兩個(gè)OC門處于何種狀態(tài)，在+UCC和地之間都不會出現(xiàn)低阻通路，電路可以安全工作。兩個(gè)OC門并聯(lián)后實(shí)現(xiàn)的邏輯功能可用表2-6描述。顯然，F(xiàn)與F1、F2之間是“與”邏輯關(guān)系，即F=F1·F2由于這種“與”邏輯是兩個(gè)OC門的輸出線直接相連實(shí)現(xiàn)的，故稱作“線與”。圖2-19實(shí)現(xiàn)的邏輯表達(dá)式為：F=F1·F2=AB·CD

除了TTL與非門可以做成OC門外，其它TTL門也可做成OC門，并且也能實(shí)現(xiàn)“線與”或“線或”。第46頁，共138頁。表2-6邏輯功能表F1F2F000110110001第47頁，共138頁。(3)OC門的應(yīng)用。①實(shí)現(xiàn)多路信號在總線(母線)上的分時(shí)傳輸，如圖2-21所示。圖2–21OC門實(shí)現(xiàn)總線傳輸?shù)?8頁，共138頁。②實(shí)現(xiàn)電平轉(zhuǎn)換——抬高輸出高電平。由OC門的功能分析可知，OC門輸出的低電平UOL，高電平UOH≈UCC。所以，改變電源電壓可以方便地改變其輸出高電平。只要OC門的外接電源大于UCC，即可把輸出高電平抬高到UCC的值。OC門的這一特性，被廣泛用于數(shù)字系統(tǒng)的接口電路，實(shí)現(xiàn)前級和后級的電平匹配。第49頁，共138頁。③用來實(shí)現(xiàn)“線與”運(yùn)算。利用反演律可把圖2-19的輸出函數(shù)變換為：F=AB·CD=AB+CD

第50頁，共138頁。2.三態(tài)門(TS門)

一種三態(tài)與非門的電路及邏輯符號如圖2-23所示。圖2–23三態(tài)TTL與非門電路及符號(a)電路；(b)常用符號；(c)國外流行符號；(d)國標(biāo)符號第51頁，共138頁。(1)功能分析。在圖2-23(a)中，G端為控制端，也叫選通端或使能端。A端與B端為信號輸入端，F(xiàn)端為輸出端。當(dāng)G=0(即G端輸入低電平)時(shí)，晶體管V6截止，其集電極電位UC6為高電平，使晶體管V1中與V6集電極相連的那個(gè)發(fā)射結(jié)也截止。由于和二極管VD的N區(qū)相連的PN結(jié)全截止，故VD截止，相當(dāng)于開路，不起任何作用。這時(shí)三態(tài)門和普通與非門一樣，完成“與非”功能，即F=A·B。這是三態(tài)門的工作狀態(tài)，也叫選通狀態(tài)。第52頁，共138頁。

當(dāng)G=1(即G端輸入高電平)時(shí)，V6飽和導(dǎo)通，UC6為低電平，則VD導(dǎo)通，使UC2被鉗制在1V左右，致使V4截止。同時(shí)UC6使V1管射極之一為低電平，所以V2、V5也截止。由于同輸出端相接的兩個(gè)晶體管V4和V5同時(shí)截止，因而輸出端相當(dāng)于懸空或開路。這時(shí)三態(tài)門相對負(fù)載而言呈現(xiàn)高阻抗，故稱這種狀態(tài)為高阻態(tài)或懸浮狀態(tài)，也叫禁止?fàn)顟B(tài)。在禁止?fàn)顟B(tài)下，三態(tài)門與負(fù)載之間無信號聯(lián)系，對負(fù)載不產(chǎn)生任何邏輯功能，所以禁止?fàn)顟B(tài)不是邏輯狀態(tài)，三態(tài)門也不是三值邏輯門，叫它“三態(tài)門”只是為區(qū)別于其它門的一種“方便稱呼”。第53頁，共138頁。該三態(tài)門的真值表如表2-7所示。GABF1XX000001010011高阻1110表2-7三態(tài)門的真值表第54頁，共138頁。圖2–25三態(tài)門的應(yīng)用(a)三態(tài)門用于總線傳輸；(b)三態(tài)門實(shí)現(xiàn)雙向傳送

利用三態(tài)門可以實(shí)現(xiàn)信號的可控雙向傳送，如圖2-25(b)所示。當(dāng)G=0時(shí)，門1選通，門2禁止，信號由A傳送到B；當(dāng)G=1時(shí)，門1禁止，門2選通，信號由B傳送到A。第55頁，共138頁。

2.2.4CMOS傳輸門

MOS邏輯門是用絕緣柵場效應(yīng)管制作的邏輯門。在半導(dǎo)體芯片上制作一個(gè)MOS管要比制作一個(gè)電阻容易，而且所占的芯片面積也小。所以，在MOS集成電路中，幾乎所有的電阻都用MOS管代替，這種MOS管叫負(fù)載管。在MOS邏輯電路中，除負(fù)載管有可能是耗盡型外，其它MOS管均為增強(qiáng)型。MOS邏輯電路有PMOS、NMOS和CMOS三種類型。

PMOS邏輯電路是用P溝道MOS管制作的。由于工作速度低，而且采用負(fù)電源，不便和TTL電路連接，故其應(yīng)用受到限制。第56頁，共138頁。NMOS邏輯電路是用N溝道MOS管制作的。其工作速度比PMOS電路高，集成度高，而且采用正電源，便于和TTL電路連接。其制造工藝適宜制作大規(guī)模數(shù)字集成電路，如存儲器和微處理器等。但不適宜制作通用型邏輯集成電路。(這種電路要求在一個(gè)芯片上制作若干不同類型的邏輯門和觸發(fā)器。)主要是因?yàn)镹MOS電路對電容性負(fù)載的驅(qū)動能力較弱。第57頁，共138頁。CMOS邏輯電路是用P溝道和N溝道兩種MOS管構(gòu)成的互補(bǔ)電路制作的。和PMOS、NMOS電路相比，CMOS電路的工作速度高，功耗小，并且可用正電源，便于和TTL電路連接。所以它既適宜制作大規(guī)模數(shù)字集成電路，如寄存器、存儲器、微處理器及計(jì)算機(jī)中的常用接口等，又適宜制作大規(guī)模通用型邏輯電路，如可編程邏輯器件等。

MOS門的各項(xiàng)指標(biāo)的定義和TTL門的相同，只是數(shù)值有所差異。第58頁，共138頁。CMOS傳輸門

CMOS傳輸門的電路和符號如圖2-29所示。它由一個(gè)NMOS管V1和一個(gè)PMOS管V2并聯(lián)而成。V1和V2的源極和漏極分別相接作為傳輸門的輸入端和輸出端。兩管的柵極是一對互補(bǔ)控制端，C端叫高電平控制端，C端叫低電平控制端。兩管的襯底均不和源極相接，NMOS管的襯底接地，PMOS管的襯底接正電源UDD，以便于控制溝道的產(chǎn)生。第59頁，共138頁。圖2–29CMOS傳輸門(a)電路；(b)符號第60頁，共138頁。邏輯運(yùn)算優(yōu)先級邏輯運(yùn)算的優(yōu)先級別決定了邏輯運(yùn)算的先后順序。在求解邏輯函數(shù)時(shí)，應(yīng)首先進(jìn)行級別高的邏輯運(yùn)算。各種邏輯運(yùn)算的優(yōu)先級別，由高到低的排序如下：長非號是指非號下有多個(gè)變量的非號。2.3邏輯代數(shù)的基本定律及規(guī)則第61頁，共138頁。

2.3.1邏輯函數(shù)間的相等

邏輯函數(shù)相等的概念：設(shè)有兩個(gè)邏輯函數(shù)它們的變量都是A1、A2、…An，如果對應(yīng)于變量A1、A2、…An的任何一組變量取值(共有2n組)，F(xiàn)1和F2的值都相同，則稱F1和F2是相等的，記為F1=F2

。若兩個(gè)邏輯函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)一定相等。因此，要證明兩個(gè)邏輯函數(shù)是否相等，只要分別列出它們的真值表，看看它們的真值表是否相同即可。第62頁，共138頁。例：證明：這兩個(gè)函數(shù)都有三個(gè)自變量，可以有種22組合，列出真值表如下：可見，對于A，B的每一種取值組合，F(xiàn)1的值都與F2的值相同，故F1=F2。。證明：F1=F2。第63頁，共138頁。

2.3.2邏輯代數(shù)的基本定律

邏輯代數(shù)不僅有與普通代數(shù)相類似的定律，如交換律、結(jié)合律、分配律等，還有本身的一些特殊規(guī)律。第64頁，共138頁。第65頁，共138頁。第66頁，共138頁。例如，已知等式（反演律），用函數(shù)Y=AC代替等式中的A，根據(jù)代入規(guī)則，等式仍然成立，即有：邏輯代數(shù)運(yùn)算的三個(gè)基本規(guī)則

1.代入規(guī)則：任何一個(gè)含有變量A的等式，如果將所有出現(xiàn)A的位置都用同一個(gè)邏輯函數(shù)代替，則等式仍然成立。這個(gè)規(guī)則稱為代入規(guī)則。這樣就得到三變量的摩根定律。同理可將摩根定律推廣到n變量第67頁，共138頁。

2.反演規(guī)則：對于任何一個(gè)邏輯表達(dá)式Y(jié)，如果將表達(dá)式中的所有“·”換成“＋”，“＋”換成“·”，“0”換成“1”，“1”換成“0”，原變量換成反變量，反變量換成原變量，長非號即兩個(gè)或兩個(gè)以上變量的非號不變。那么所得到的表達(dá)式就是函數(shù)Y的反函數(shù)Y（或稱補(bǔ)函數(shù)）。這個(gè)規(guī)則稱為反演規(guī)則。例如：

運(yùn)用反演規(guī)則時(shí)應(yīng)注意兩點(diǎn)：①不能破壞原式的運(yùn)算順序——先算括號里的，然后按“先與后或”的原則運(yùn)算。②不屬于單變量上的非號應(yīng)保留不變。第68頁，共138頁。

反函數(shù)的定義：對于輸入變量的所有取值組合，函數(shù)F1和F2的取值總是相反，則稱F1和F2互為反函數(shù)。記作：

由前面可知，兩變量的“異或邏輯”和“同或邏輯”互為反函數(shù)。即第69頁，共138頁。

3.對偶規(guī)則

對于任何一個(gè)邏輯函數(shù)，如果將其表達(dá)式F中所有的算符“·”換成“+”,“+”換成“·”，常量“0”換成“1”，“1”換成“0”，而原、反變量保持不變，則得出的邏輯函數(shù)式就是F的對偶式，記為F′(或F*)。例如：以上各例中F′是F的對偶式。不難證明F也是F′對偶式。即F與F′互為對偶式。第70頁，共138頁。注意，在求對偶式時(shí)，為保持原式的邏輯優(yōu)先關(guān)系，應(yīng)正確使用括號，否則就要發(fā)生錯(cuò)誤。如其對偶式為如不加括號，就變成顯然是錯(cuò)誤的。第71頁，共138頁。

任何邏輯函數(shù)式都存在著對偶式。若原等式成立，則對偶式也一定成立。即，如果F=G,則F′=G′。這種邏輯推理叫做對偶原理，或?qū)ε家?guī)則。

必須注意，由原式求對偶式時(shí)，運(yùn)算的優(yōu)先順序不能改變，且式中的非號也保持不變。觀察前面邏輯代數(shù)基本定律和公式，不難看出它們都是成對出現(xiàn)的，而且都是互為對偶的對偶式。例如，已知乘對加的分配律成立，即A(B+C)=AB+AC，根據(jù)對偶規(guī)則有，A+BC=(A+B)(A+C)，即加對乘的分配律也成立。第72頁，共138頁。第73頁，共138頁。第74頁，共138頁。2.3.4幾個(gè)附加公式除了前面的基本公式外，若進(jìn)一步掌握一些附加公式，則在許多場合將是更方便的。公式說明如果一變量x和函數(shù)f相“與”，且f中又包含x變量的原、反變量形式，則函數(shù)f中的所有x原變量可用“1”代替，反變量可用“0”代替。這是因?yàn)榈?5頁，共138頁。例：化簡例：化簡此公式是應(yīng)用前面公式的結(jié)果。此公式的應(yīng)用背景是希望將變量A及提取出來時(shí)。第76頁，共138頁。2.4邏輯函數(shù)的代數(shù)化簡法2.4.1“與或”式及“或與”式邏輯變量的邏輯“與”運(yùn)算叫“與”項(xiàng)，“與”項(xiàng)的邏輯“或”運(yùn)算構(gòu)成邏輯函數(shù)的“與或”式，也就是“積之和”形式。邏輯變量的邏輯“或”運(yùn)算叫“或”項(xiàng)，“或”項(xiàng)的邏輯“與”運(yùn)算構(gòu)成邏輯函數(shù)的“或與”式，也就是“和之積”形式?！芭c或”式、“或與”式是邏輯表達(dá)式中最基本的兩種形式，其他形式的表達(dá)式可以轉(zhuǎn)換為這兩種形式，它們之間也可以相互轉(zhuǎn)換。第77頁，共138頁。2.4.2最小項(xiàng)及最大項(xiàng)1.最小項(xiàng)（Minterm）最小項(xiàng)標(biāo)準(zhǔn)式是以“與或”形式出現(xiàn)的標(biāo)準(zhǔn)式。最小項(xiàng)：對于一個(gè)給定變量數(shù)目的邏輯函數(shù)，所有變量參加相“與”的項(xiàng)叫做最小項(xiàng)。在一個(gè)最小項(xiàng)中，每個(gè)變量只能以原變量或反變量出現(xiàn)一次。例如，一個(gè)變量A有二個(gè)最小項(xiàng)：二個(gè)變量AB有四個(gè)最小項(xiàng)：第78頁，共138頁。三個(gè)變量ABC有八個(gè)最小項(xiàng)：

以此類推，四個(gè)變量ABCD共有24=16個(gè)最小項(xiàng)，n變量共有2n個(gè)最小項(xiàng)。最小項(xiàng)通常用mi表示。

最小項(xiàng)標(biāo)準(zhǔn)式：全是由最小項(xiàng)組成的“與或”式，便是最小項(xiàng)標(biāo)準(zhǔn)式(不一定由全部最小項(xiàng)組成)。例如第79頁，共138頁。2.由一般式獲得最小項(xiàng)標(biāo)準(zhǔn)式(1)代數(shù)法。對邏輯函數(shù)的一般式采用添項(xiàng)法，例如由上式可看出，第二項(xiàng)缺少變量A，第三項(xiàng)缺少變量B，我們可以分別用和乘第二項(xiàng)和第三項(xiàng)，其邏輯功能不變。第80頁，共138頁。(2)真值表法。將原邏輯函數(shù)A、B、C取不同值組合起來，得其真值表，而該邏輯函數(shù)是將F=1那些輸入變量相或而成的，如表所示。表

某邏輯函數(shù)的真值表第81頁，共138頁。從真值表上找得到最小項(xiàng)的下標(biāo)下角標(biāo)i值是這樣確定的：變量按一定次序排列，如果“與”項(xiàng)中文字以反變量形式出現(xiàn)，則記0；以原變量形式出現(xiàn)，則記1。這樣構(gòu)成的二進(jìn)制數(shù)成為轉(zhuǎn)換碼，對應(yīng)的十進(jìn)制數(shù)就是該最小項(xiàng)的下角標(biāo)i的值。同時(shí)，為了說明函數(shù)中變量的數(shù)目，可以給mi加上一個(gè)上角標(biāo)n，它說明該最小項(xiàng)是由n個(gè)變量組成的。第82頁，共138頁。表3–5三變量最小項(xiàng)的編號第83頁，共138頁。3.最大項(xiàng)（Maxterm）

最大項(xiàng)標(biāo)準(zhǔn)式是以“或與”形式出現(xiàn)的標(biāo)準(zhǔn)式。最大項(xiàng)：對于一個(gè)給定變量數(shù)目的邏輯函數(shù)，所有變量參加相“或”的項(xiàng)叫做最大項(xiàng)。在一個(gè)最大項(xiàng)中，每個(gè)變量只能以原變量或反變量出現(xiàn)一次。例如，一個(gè)變量A有二個(gè)最大項(xiàng)：二個(gè)變量AB有四個(gè)最大項(xiàng)：第84頁，共138頁。

三個(gè)變量ABC有八個(gè)最大項(xiàng)：以此類推，四個(gè)變量ABCD共有24=16個(gè)最大項(xiàng)，n變量共有2n個(gè)最大項(xiàng)。最大項(xiàng)通常用Mi表示。最大項(xiàng)標(biāo)準(zhǔn)式：全是由最大項(xiàng)組成的“或與”式，便是最大項(xiàng)標(biāo)準(zhǔn)式(不一定由全部最大項(xiàng)組成)。上下角標(biāo)的確定。第85頁，共138頁。最小項(xiàng)、最大項(xiàng)的性質(zhì)(1)對任何一個(gè)最小項(xiàng)來說，只有一組變量的取值使得它的值為“1”，而在其它任何變量取值組合時(shí)，這個(gè)最小項(xiàng)的值都是“0”。不同最小項(xiàng)取值為“1”的變量取值不同。(2)兩個(gè)不同最小項(xiàng)之積為0，即(3)對任何變量的函數(shù)式來講，全部最小項(xiàng)之和為1，即第86頁，共138頁。同理，可得到最大項(xiàng)的性質(zhì)。(1)對任何一個(gè)最大項(xiàng)來說，只有一組變量的取值使得它的值為“0”，而在其它任何變量取值組合時(shí)，這個(gè)最大項(xiàng)的值都是“1”。不同最大項(xiàng)取值為“0”的變量取值不同。(2)兩個(gè)不同最大項(xiàng)之和為1，即(3)對任何變量的函數(shù)式來講，全部最大項(xiàng)之積為0，即第87頁，共138頁。2.4.3代數(shù)化簡法1邏輯函數(shù)與邏輯圖圖3–2函數(shù)的邏輯圖第88頁，共138頁。

從邏輯問題概括出來的邏輯函數(shù)式，不一定是最簡式?；嗠娐罚褪菫榱私档拖到y(tǒng)的成本，提高電路的可靠性，以便用最少的門實(shí)現(xiàn)它們。例如函數(shù)如直接由該函數(shù)式得到電路圖，則如圖3-3所示。圖3-3F原函數(shù)的邏輯圖第89頁，共138頁。

但如果將函數(shù)化簡后其函數(shù)式為F=AC+B只要兩個(gè)門就夠了，如圖3-4所示。圖3–4函數(shù)化簡后的邏輯圖第90頁，共138頁。邏輯函數(shù)化簡的原則邏輯函數(shù)化簡，并沒有一個(gè)嚴(yán)格的原則，通常遵循以下幾條原則：

(1)邏輯電路所用的門最少；

(2)各個(gè)門的輸入端要少；

(3)邏輯電路所用的級數(shù)要少；

(4)邏輯電路能可靠地工作。第91頁，共138頁?！芭c或”邏輯函數(shù)的化簡

1.應(yīng)用吸收定律

任何兩個(gè)相同變量的邏輯項(xiàng)，只有一個(gè)變量取值不同(一項(xiàng)以原變量形式出現(xiàn)，另一項(xiàng)以反變量形式出現(xiàn))，我們稱為邏輯相鄰項(xiàng)(簡稱相鄰項(xiàng))。如AB與，ABC與都是相鄰關(guān)系。如果函數(shù)存在相鄰項(xiàng)，可利用吸收定律1，將它們合并為一項(xiàng)，同時(shí)消去一個(gè)變量。第92頁，共138頁。例6解

有時(shí)兩個(gè)相鄰項(xiàng)并非典型形式，應(yīng)用代入法則可以擴(kuò)大吸收定律1的應(yīng)用范圍。例7解令，則第93頁，共138頁。例8解令第94頁，共138頁。例9解利用等冪律，一項(xiàng)可以重復(fù)用幾次。第95頁，共138頁。例10其中與其余四項(xiàng)均是相鄰關(guān)系，可以重復(fù)使用。解所以第96頁，共138頁。2.應(yīng)用吸收定律

利用它們，可以消去邏輯函數(shù)式中某些多余項(xiàng)和多余因子。若式中存在某單因子項(xiàng)，則包含該因子的其它項(xiàng)為多余項(xiàng)，可消去。如其它項(xiàng)包含該因子的“反”形式，則該項(xiàng)中的“反”因子為多余變量，可消去。例11解第97頁，共138頁。例12解令,則第98頁，共138頁。例13解令第99頁，共138頁。3.應(yīng)用多余項(xiàng)定律例14解例15解第100頁，共138頁。例16

化簡解第101頁，共138頁。4.綜合例子例17化簡解第102頁，共138頁。5.拆項(xiàng)法例18

化簡

解直接用公式已無法再化簡時(shí)，可采用拆項(xiàng)法。拆項(xiàng)法就是用去乘某一項(xiàng)，將一項(xiàng)拆成兩項(xiàng)，再利用公式與別的項(xiàng)合并達(dá)到化簡的目的。此例就是用和分別去乘第三項(xiàng)和第四項(xiàng)，然后再進(jìn)行化簡?；嗊^程如下：第103頁，共138頁。6.添項(xiàng)法在函數(shù)中加入零項(xiàng)因子，利用加進(jìn)的新項(xiàng)，進(jìn)一步化簡函數(shù)。例19化簡

解第104頁，共138頁。2.5邏輯函數(shù)的卡諾圖化簡法2.5.1卡諾圖第105頁，共138頁。2.5.2卡諾圖化簡法

卡諾圖的結(jié)構(gòu)特點(diǎn)是需保證邏輯函數(shù)的邏輯相鄰關(guān)系，即圖上的幾何相鄰關(guān)系?？ㄖZ圖上每一個(gè)小方格代表一個(gè)最小項(xiàng)。為保證上述相鄰關(guān)系，每相鄰方格的變量組合之間只允許一個(gè)變量取值不同。為此，卡諾圖的變量標(biāo)注均采用循環(huán)碼。一變量卡諾圖：有21=2個(gè)最小項(xiàng)，因此有兩個(gè)方格。外標(biāo)的0表示取A的反變量，1表示取A的原變量。其圖如圖3-5(a)所示。第106頁，共138頁。

二變量卡諾圖：有2２=4個(gè)最小項(xiàng)，因此有四個(gè)方格。外標(biāo)的0、1含義與前一樣。其圖如圖3-5(b)所示。三變量卡諾圖：有23=8個(gè)最小項(xiàng)，其卡諾圖如圖3-5(c)所示。四變量、五變量卡諾圖分別有24=16和25=32個(gè)最小項(xiàng)，其卡諾圖如圖3-5(d)和3-5(e)所示。第107頁，共138頁。圖3–51~5變量的卡諾圖第108頁，共138頁。

若將邏輯函數(shù)式化成最小項(xiàng)表達(dá)式，則可在相應(yīng)變量的卡諾圖中，表示出這函數(shù)。如，在卡諾圖相應(yīng)的方格中填上1，其余填0，上述函數(shù)可用卡諾圖表示成圖3-6。如邏輯函數(shù)式是一般式，則應(yīng)首先展開成最小項(xiàng)標(biāo)準(zhǔn)式。實(shí)際中，一般函數(shù)式可直接用卡諾圖表示。第109頁，共138頁。圖3–6邏輯函數(shù)用卡諾圖表示第110頁，共138頁。

例21將用卡諾圖表示。

解我們逐項(xiàng)用卡諾圖表示，然后再合起來即可。：在B=1,C=0對應(yīng)的方格(不管A，D取值)，得m4、m5、m12、m13，在對應(yīng)位置填1；：在C=1,D=0所對應(yīng)的方格中填1，即m2、m6、m10、m14；：在B=0，C=D=1對應(yīng)方格中填1，即m3、m11；第111頁，共138頁。

：在A=C=0,D=1對應(yīng)方格中填1，即m1、m5；

ABCD：即m15。圖3–7邏輯函數(shù)直接用卡諾圖表示第112頁，共138頁。3.3.5相鄰最小項(xiàng)合并規(guī)律

(1)兩相鄰項(xiàng)可合并為一項(xiàng)，消去一個(gè)取值不同的變量，保留相同變量；

(2)四相鄰項(xiàng)可合并為一項(xiàng)，消去兩個(gè)取值不同的變量，保留相同變量，標(biāo)注為1→原變量，0→反變量；

(3)八相鄰項(xiàng)可合并為一項(xiàng)，消去三個(gè)取值不同的變量，保留相同變量，標(biāo)注與變量關(guān)系同上。第113頁，共138頁。

按上規(guī)律，不難得16個(gè)相鄰項(xiàng)合并的規(guī)律。這里需要指出的是：合并的規(guī)律是2n個(gè)最小項(xiàng)的相鄰項(xiàng)可合并，不滿足2n關(guān)系的最小項(xiàng)不可合并。如2、4、8、16個(gè)相鄰項(xiàng)可合并，其它的均不能合并，而且相鄰關(guān)系應(yīng)是封閉的，如m0、m1、m3、m2四個(gè)最小項(xiàng)，m0與m1，m1與m3，m3與m2均相鄰，且m2和m0還相鄰。這樣的2n個(gè)相鄰的最小項(xiàng)可合并。而m0、m1、m3、m7，由于m0與m7不相鄰，因而這四個(gè)最小項(xiàng)不可合并為一項(xiàng)。第114頁，共138頁。圖3–8相鄰最小項(xiàng)合并規(guī)律第115頁，共138頁。3.3.6與或邏輯化簡

運(yùn)用最小項(xiàng)標(biāo)準(zhǔn)式，在卡諾圖上進(jìn)行邏輯函數(shù)化簡，得到的基本形式是與或邏輯。其步驟如下：

(1)將原始函數(shù)用卡諾圖表示；

(2)根據(jù)最小項(xiàng)合并規(guī)律畫卡諾圈，圈住全部“１”方格；

(3)將上述全部卡諾圈的結(jié)果，“或”起來即得化簡后的新函數(shù)；

(4)由邏輯門電路，組成邏輯電路圖。第116頁，共138頁。例22

化簡解第一步：用卡諾圖表示該邏輯函數(shù)。：對應(yīng)m3、m11對應(yīng)m4、m5、m12、m13對應(yīng)m1、m5對應(yīng)m10、m11圖3-9例22函數(shù)的卡諾圖表示第117頁，共138頁。

第二步：畫卡諾圈圈住全部“１”方格。具體化簡過程見圖3-10。為便于檢查，每個(gè)卡諾圈化簡結(jié)果應(yīng)標(biāo)在卡諾圖上。圖3—10例22的化簡過程第118頁，共138頁。

第三步：組成新函數(shù)。每一個(gè)卡諾圈對應(yīng)一個(gè)與項(xiàng)，然后再將各與項(xiàng)“或”起來得新函數(shù)。故化簡結(jié)果為第四步：畫出邏輯電路。圖3—11例22化簡后的邏輯圖第119頁，共138頁。解化簡過程如圖3-27所示，由于m11和m15對化簡不利，因此就沒圈進(jìn)。這樣的2n個(gè)相鄰的最小項(xiàng)可合并。所以，改變電源電壓可以方便地改變其輸出高電平。011圖2–19多個(gè)OC門并聯(lián)第68頁，共138頁。0