基于ARM的硬件系統(tǒng)設計課件

3CHAPTER基于ARM的硬件系統(tǒng)設計3CHAPTER基于ARM的硬件系統(tǒng)本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式系統(tǒng)的軟硬件框架串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II等嵌入式系統(tǒng)的軟硬件框架串口、并口、USB、以太網(wǎng)等LED、L嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉出設計規(guī)格說明書，作為正式設計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。體系結構設計：描述系統(tǒng)如何實現(xiàn)所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結構是設計成功與否的關鍵。嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)的軟件、硬件進行詳細設計。為了縮短產(chǎn)品開發(fā)周期，設計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調(diào)試，發(fā)現(xiàn)并改進單元設計過程中的錯誤。系統(tǒng)測試：對設計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)S3C2410X處理器詳解S3C2410X在包含ARM920T核的同時，增加了豐富的外圍資源主要片內(nèi)外圍模塊包括：

1個LCD控制器，支持STN和TFT液晶顯示屏；

外部存儲器管理（SDRAM控制器和芯片選擇邏輯）；

3個通道的UART；

4個通道的DMA，支持存儲器和I/O口之間的傳輸，以猝發(fā)模式提高傳輸率；

4個具有PWM功能的16位定時/計數(shù)器和1個16位內(nèi)部定時器，支持外部時鐘源；S3C2410X處理器詳解S3C2410X在包含ARM920S3C2410X處理器詳解

8通道的10位ADC，最高速率可達500kB/s，10位分辨率；

觸摸屏接口；

IIS總線接口；

2個USB主機接口，1個USB設備接口；

2個SPI接口；

SD卡接口和MMC卡接口；

16位看門狗定時器；

117位通用I/O口和24位外部中斷源；

電源管理。S3C2410X處理器詳解8通道的10位ADC，最高速本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設2410的存儲器系統(tǒng)—可通過軟件選擇大小端—地址空間:每個Bank128Mbytes(總共1GB)—除bank0(16/32-bit)外，所有的Bank都可以通過編程選擇總線寬度=(8/16/32-bit)—共8個banks6個Bank用于控制ROM,SRAM,etc.剩余的兩個Bank用于控制ROM,SRAM,SDRAM,etc.—7個Bank固定起始地址；—最后一個Bank可調(diào)整起始地址；—最后兩個Bank大小可編程—所有Bank存儲周期可編程控制；2410的存儲器系統(tǒng)—可通過軟件選擇大小端S3C2410的存儲器配置S3C2410的存儲器配置Bank0總線寬度配置Bank0總線寬度配置S3C2410與2片8的FLASH的連接方法S3C2410與2片8的FLASH的連接方法與1片16M的SDRAM的連接方法與1片16M的SDRAM的連接方法與2片16M的SDRAM的連接方法與2片16M的SDRAM的連接方法NAND和NOR——性能比較NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術NOR的讀速度比NAND稍快一些NAND的寫入速度比NOR快很多NAND的擦除速度遠比NOR的快大多數(shù)寫入操作需要先進行擦除操作NAND的擦除單元更小，相應的擦除電路更少NAND和NOR——性能比較NOR和NAND是現(xiàn)在市場上兩種接口差別NORflash帶有SRAM接口，線性尋址，可以很容易地存取其內(nèi)部的每一個字節(jié)NANDflash使用復用接口和控制IO多次尋址存取數(shù)據(jù)NAND讀和寫操作采用512字節(jié)的塊，這一點有點像硬盤管理，此類操作易于取代硬盤等類似的塊設備接口差別NORflash帶有SRAM接口，線性尋址，可以很FLASH存儲器接口FLASH存儲器接口SDRAM存儲器接口SDRAM存儲器接口本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式開發(fā)板與PC機的串行通訊嵌入式開發(fā)板和PC機的通訊電纜可以按照如圖所示的方式連接。嵌入式開發(fā)板與PC機的串行通訊嵌入式開發(fā)板和PC機的通訊電纜2410的UARTS3C2410A的UART(UniversalAsynchronousReceiverandTransmitter)提供了三個獨立的異步串行I/O口，每一個都可以工作在中斷模式或DMA模式，即UART可以產(chǎn)生中斷或DMA請求以在CPU和UART之前傳送數(shù)據(jù)，使用系統(tǒng)時鐘，UART最高可以支持230.4Kbps的位傳輸率。如果采用外部帶時鐘的UART，則UART可以實現(xiàn)更高速度的傳輸；每個UART包括2個16Byte的接收/發(fā)送FIFO。2410的UARTS3C2410A的UART(UnivUART控制框圖UART控制框圖字符串行輸出格式發(fā)送前：線路處于空閑狀態(tài)，連續(xù)發(fā)送“1”開始發(fā)送：首先，發(fā)送一位起始位“0”

然后，發(fā)送連續(xù)的二進制位，數(shù)據(jù)位可以為5、6、7、8

隨后，緊跟一位奇偶校驗位（可選擇奇/偶/無校驗）最后，發(fā)送停止位“1”，可以有1位、1.5位或2位停止位字符串行輸出格式串行通訊硬件規(guī)范及連接方法RS-232C

物理特征：DB-25DB-15DB-9

信號連線：保護地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1

電平規(guī)定：-5V~-15V之間的電平表示邏輯“1”+5V~+15V之間的電平表示邏輯“0”串行通訊硬件規(guī)范及連接方法RS-232C串行接口串行接口LCD通常由兩種方式，一種是帶有驅(qū)動芯片的LCD模塊，基本上屬于半成品一些新型的嵌入式處理器也可以直接使用芯片上的內(nèi)置LCD控制器來構造顯示模塊，比如：s3c2410可以支持STN的彩色/灰度/單色三種模式和TFT模式，灰度模式下可支持4級灰度和16級灰度，彩色模式下最多支持256色，LCD的實際尺寸可支持到640X480。LCD接口LCD通常由兩種方式，一種是帶有驅(qū)動芯片的LCD模塊，基本上總線驅(qū)動方式一般帶有驅(qū)動模塊的LCD顯示屏使用這種驅(qū)動方式，由于LCD已經(jīng)帶有驅(qū)動硬件電路，因此模塊給出的是總線接口，便于與單片機的總線進行接口。驅(qū)動模塊具有八位數(shù)據(jù)總線，外加一些電源接口和控制信號。而且自帶顯示緩存，只需要將要顯示的內(nèi)容送到顯示緩存中就可以實現(xiàn)內(nèi)容的顯示。由于只有八條數(shù)據(jù)線，因此常常通過引腳信號來實現(xiàn)地址與數(shù)據(jù)線復用，以達到把相應數(shù)據(jù)送到相應顯示緩存的目的。總線驅(qū)動方式一般帶有驅(qū)動模塊的LCD顯示屏使用這種驅(qū)動方式控制器掃描方式S3C2410X中具有內(nèi)置的LCD控制器，它具有將顯示緩存（在系統(tǒng)存儲器中）中的LCD圖象數(shù)據(jù)傳輸?shù)酵獠縇CD驅(qū)動電路的邏輯功能。S3C2410X中內(nèi)置的LCD控制器可支持灰度LCD和彩色LCD。控制器掃描方式S3C2410X中具有內(nèi)置的LCD控制器，它嵌入式處理器與LCD的連接嵌入式處理器LCD模塊數(shù)據(jù)總線寄存器選擇使能信號有LCD控制器的嵌入式處理器LCDLCD控制信號線嵌入式處理器與LCD的連接數(shù)據(jù)總線寄存器選擇使能信號有LCDLCD接口設計實現(xiàn)過程：將要顯示的數(shù)據(jù)放到一個特定的地址，這個特定的地址就是framememory（幀存儲器），這塊空間是在系統(tǒng)內(nèi)存中。然后LCD控制器將這些數(shù)據(jù)配合控制信號送到LCD驅(qū)動器完成顯示。由相應的寄存器來設定這個地址及其大小。與顯示數(shù)據(jù)相配合完成顯示的控制信號時序也是由相應的寄存器來完成的。這些寄存器都在LCD的控制器中。LCD接口設計實現(xiàn)過程：LCD控制器框圖LCD控制器框圖主要的寄存器LCD控制寄存器（5個）幀緩沖開始地址寄存器（3個）臨時調(diào)色板寄存器（TempPaletteRegister）LCD中斷屏蔽寄存器（LCDInterruptMaskRegister）LPC3600控制寄存器（LPC3600ControlRegister）主要的寄存器LCD控制寄存器（5個）觸摸屏接口設計觸摸屏的分類電阻式觸摸屏表面聲波觸摸屏紅外式觸摸屏電容式觸摸屏觸摸屏接口設計觸摸屏的分類電阻式觸摸屏電阻技術觸摸屏是一種對外界完全隔離的工作環(huán)境，故不怕灰塵、水汽和油污，可以用任何物體來觸摸，比較適合工業(yè)控制領域及辦公室內(nèi)有限人的使用。分為四線電阻和五線電阻觸摸屏電阻式觸摸屏電阻技術觸摸屏是一種對外界完全隔離的工作環(huán)境，故四線電阻觸摸屏原理四線電阻觸摸屏原理測量原理在觸摸點X、Y坐標的測量過程中，測量電壓與測量點的等效電路圖所示，圖中P為測量點XVYY測量原理在觸摸點X、Y坐標的測量過程中，測量電壓與測量點的等觸摸屏芯片觸摸屏芯片F(xiàn)M(ADS)7843的特點實現(xiàn)觸摸屏的驅(qū)動選擇控制（X、Y通道）對于輸入電壓或附加電壓進行AD轉換同步串行接口最大轉換速率125KHz可編程控制8位或者12位轉換模式工作電壓2.7V-5.0V兩個附加的輸入端口FM(ADS)7843的特點實現(xiàn)觸摸屏的驅(qū)動選擇控制（X、Y本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式的以太網(wǎng)方案嵌入式處理器＋網(wǎng)卡芯片（RTL8019）對嵌入式處理器沒有特殊要求，通用性強處理器和網(wǎng)絡數(shù)據(jù)交換通過外部總線，速度慢，不適合于100M網(wǎng)絡帶有以太網(wǎng)絡接口的嵌入式處理器處理器面向網(wǎng)絡應用處理器和網(wǎng)絡數(shù)據(jù)交換通過內(nèi)部總線，速度快嵌入式的以太網(wǎng)方案嵌入式處理器＋網(wǎng)卡芯片（RTL8019）RTL8019的原理框圖RTL8019的原理框圖嵌入式網(wǎng)絡接口的特點與常規(guī)的網(wǎng)卡設計思路不同的是，在嵌入式系統(tǒng)中，系統(tǒng)的精簡一直是個主要的原則。RTL8019AS作為網(wǎng)卡,需要一片EEPROM作為配置存儲器，來確定通訊的端口地址，中斷地址，網(wǎng)卡的物理地址，工作模式，制造廠商等信息；而在嵌入式系統(tǒng)中，可以使用RTL8019AS的默認配置和一些管腳作為網(wǎng)卡的初始化方法。這樣可以節(jié)省配置存儲器，減小嵌入式硬件平臺的體積。嵌入式網(wǎng)絡接口的特點與常規(guī)的網(wǎng)卡設計思路不同的是，在嵌入式系基于RTL8019的嵌入式以太網(wǎng)設計1RTL8019AS的初始化

RTL8019支持即插即用模式和非即插即用模式。在嵌入式系統(tǒng)中，網(wǎng)卡的外設通常是不經(jīng)常插拔的，所以，為了系統(tǒng)的精簡，配置RTL8019為非即插即用模式。這些配置可以通過RTL8019的外部管腳，在系統(tǒng)上電復位的時候，自動配置起來。

基于RTL8019的嵌入式以太網(wǎng)設計1RTL8019AS關于RTL8019的RAMRTL8019含有16K字節(jié)的RAM，地址為0x4000-0x7fff,這16k的ram的一部分用來存放接收的數(shù)據(jù)包，一部分用來存儲待發(fā)送的數(shù)據(jù)包

關于RTL8019的RAMRTL8019含有16K字節(jié)的RA2通過RTL8019AS發(fā)送數(shù)據(jù)

作為一個集成的以太網(wǎng)芯片，數(shù)據(jù)的發(fā)送校驗，總線數(shù)據(jù)包的碰撞檢測與避免是由芯片自己完成的。我們只需要配置發(fā)送數(shù)據(jù)的物理層地址的源地址、目的地址、數(shù)據(jù)包類型以及發(fā)送的數(shù)據(jù)就可以了。2通過RTL8019AS發(fā)送數(shù)據(jù)

作為一個集成的3、通過RTL8019AS接收數(shù)據(jù)

在RTL8019的初始化程序中已經(jīng)設置好了接收緩沖區(qū)的位置，并且配置好了中斷的模式。當有一個正確的數(shù)據(jù)包到達的時候，RTL8019會產(chǎn)生一個中斷信號，在ARM中斷處理程序中，接收數(shù)據(jù)。數(shù)據(jù)的接收比較簡單，即通過遠端DMA把數(shù)據(jù)從RTL8019的RAM空間讀回ARM中處理。3、通過RTL8019AS接收數(shù)據(jù)

在RTL8019的初始化本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設CAN總線設計CAN總線設計CAN總線接口設計ControllerAreaNetwork，控制器局域網(wǎng)，現(xiàn)場總線之一。是一種多主方式的串行通訊總線，基本設計規(guī)范要求有高的位速率，高抗電磁干擾性，而且能夠檢測出產(chǎn)生的任何錯誤。主要應用于汽車電控制系統(tǒng)、電梯控制系統(tǒng)、安全監(jiān)控系統(tǒng)、醫(yī)療儀器、紡織機械、船舶運輸?shù)确矫鍯iA(CANinAutomation)為全球應用CAN技術的權威。

CAN總線接口設計ControllerAreaNetwoCAN總線特點

低成本遠距離傳輸（長達10Km）相對高速的數(shù)據(jù)傳輸速率（1Mbit/s）可根據(jù)報文的ID決定接收或屏蔽該報文可靠的錯誤處理和檢錯機制發(fā)送的信息遭到破壞后，可自動重發(fā)節(jié)點在錯誤嚴重的情況下具有自動退出總線的功能

CAN總線特點低成本CAN總線控制器體系結構協(xié)議控制器狀態(tài)/控制寄存器消息對象接收緩沖區(qū)宿主機接口總線接口CAN總線CAN總線控制器體系結構狀態(tài)/控制接收緩沖區(qū)總線接口CAN總嵌入式系統(tǒng)上的CAN總線接口處理器本身帶有CAN總線控制器使用CAN總線控制芯片SJA1000——Philips獨立CAN控制器，替代82C200，支持CAN2.0A／B，同時支持11位和29位ID，位速率可達1M，具有總線仲裁功能，擴展的接收緩沖器（64字節(jié)FIFO），增強的環(huán)境溫度范圍（-40-+125℃）。并行總線接口。MCP2510/5——MicroChip支持CAN2.0A／B，同時支持11位和29位ID，位速率可達1M，具有總線仲裁功能。2個接收緩沖區(qū)，3個發(fā)送緩沖區(qū)。高速SPI接口。嵌入式系統(tǒng)上的CAN總線接口處理器本身帶有CAN總線控制器CAN總線驅(qū)動芯片82C250 CAN總線收發(fā)器，是CAN協(xié)議控制器和物理總線之間的接口，該器件對總線提供差動發(fā)送能力并對CAN控制器提供差動額接收能力，有很強的抗電磁干擾（EMI）的能力，至少可掛110個節(jié)點。TJA1050、1040

替代82C250產(chǎn)品，電磁輻射更低，無待機模式CAN總線驅(qū)動芯片82C250一、IC元件的選擇二、元件封裝設計三、PCB設計精度四、分離元件的正確使用五、高速PCB設計方法六、PCB設計的一般原則硬件設計中應注意的一些問題

一、IC元件的選擇硬件設計中應注意的一些問題

在選擇IC元件的時候，要注意對于無鉛及有鉛元件的選擇。全球都已經(jīng)開始提倡電子產(chǎn)品的無鉛化，而我國也正處于有鉛工藝向無鉛工藝轉換的過渡時期。因此，大部分元器件廠商提供的元器件也就出現(xiàn)了無鉛與有鉛兩種規(guī)格，有的廠商甚至已經(jīng)停止有鉛元件的生產(chǎn)。

所以當一個產(chǎn)品設計完成后，設計人員需要確認選擇的元器件是采用無鉛工藝的還是有鉛工藝的。一、IC元件的選擇在選擇IC元件的時候，要注意對于無鉛及有鉛如果在整個電路板上同時使用有鉛元件與無鉛元件，不僅會給SMT生產(chǎn)工藝帶來一定的困難，還可能帶來整板一致性的缺陷。無鉛元件的回流焊峰值溫度在255℃左右，而有鉛元件的回流焊峰值溫度最高不超過235℃，而且兩種工藝的溫區(qū)數(shù)量也可能不同。

因此，如果混用兩種材料，有可能導致有鉛元件被高溫損壞或無鉛元件（特別是BGA封裝的元件）所附錫球未達到熔點，從而出現(xiàn)虛焊或抗疲勞度下降等問題。一、IC元件的選擇如果在整個電路板上同時使用有鉛元件與一、I針對這個工藝問題，在PCB板加工時也要做相應選擇一方面配合無鉛工藝，讓無鉛錫膏的焊接性得到加強另一方面應用于有鉛制成的PCB板也無法承受過高的溫度，易造成板翹等不良現(xiàn)象。一、IC元件的選擇針對這個工藝問題，在PCB板加工時也要做相應選擇一、IC元件

除了上面提到的進行元器件的有鉛與無鉛的選擇外在實際的硬件PCB設計中還需要關注IC元件的PCB封裝.1、有關PIN引腳焊盤通常，在設計PCB上的元件封裝的時候，封裝上的PIN引腳的焊盤最好比元件的實際焊盤大一些，這樣有利于焊接與調(diào)試。尤其是QFN或QPF的元件，因為其引腳基本上扣在芯片的底部，如果焊盤和芯片的實際焊盤大小一樣的話，一旦發(fā)生虛焊，就很難進行補救了，因為這個時候從外面很難進行焊接。二、元件封裝設計

除了上面提到的進行元器件的有鉛與無鉛的選擇二、元件封裝設計

2、有關器件散熱一些發(fā)熱量大的芯片的封裝也需要加以關注。

如TPS65010的封裝，其底部有一個面積較大的焊盤，其實是用來給芯片散熱用的，而且這個焊盤通常都是接到芯片的地信號。對于這樣的芯片，在實際設計器封裝的時候，

底部的這個焊盤一定要設計進去，在芯良好散熱的同時還要保證良好接地。二、元件封裝設計2、有關器件散熱

所謂的PCB設計精度也就是設計PCB時的最小線寬、最小線間距及最小過孔尺寸等。

在進行布局設計時首先需要考慮PCB廠家可以進行生產(chǎn)的一些技術指標，比如國內(nèi)現(xiàn)在一般：整板的最小線徑和線間距是4mil過孔的內(nèi)徑是6mil外徑是8mil而如果要設計盲孔和埋孔的話，也需要和廠家確認可以加工的技術指標。三、PCB設計精度

所謂的PCB設計精度也就是設計PCB時的最小其次還要考慮SMT機器貼片的精度，最好不要讓元器件之間間距過小。

如果元器件間距小于SMT機器的最小精度，將會導致元器件在貼片時碰飛。另外，需要考慮器件和板子邊緣的距離，不要和板子邊緣靠得太近。如果雙面貼元器件的話，還要考慮元器件的高度，以免引起安裝問題。三、PCB設計精度

其次還要考慮SMT機器貼片的精度，最好不要讓元器件之間間距過

在設計電路時不可避免地要使用到一些分離元件，那么就必須考慮分離元件的誤差精度，不要誤差過大。比如，有些地方選擇上拉電阻，這時可以綜合考慮下面一些因素。四、分離元件的正確使用

在設計電路時不可避免地要使用到一些分1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V），就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻才能使用。3、為加大輸出引腳的驅(qū)動能力，有的I/O管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成的損壞，不用的管腳不能懸空，一般接上拉電阻來降低輸入阻抗。四、分離元件的正確使用

1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電5、芯片的管腳加上拉電阻可以提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。6、提高總線的抗電磁干擾能力，管腳懸空會比較容易接收外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾加下拉電阻達到電阻匹配，可有效地抑制反射波干擾。四、分離元件的正確使用

5、芯片的管腳加上拉電阻可以提高輸出電平，四、分離元件的正確

高速PCB設計，不僅意味著在生產(chǎn)工藝允許的情況下，用盡量短的敷銅線把器件互連就算完成，而是要從選擇高速器件開始，對關鍵網(wǎng)絡、走線方式、長度進行控制，以及對PCB設計前的預設置，在PCB設計的同時進行仿真與分析，最后達到設計的要求。一個PCB上的信號是否作為高速信號來處理，取決于上升時間、導線長度和傳輸速率三個因素，所以高速PCB的設計的關鍵就是如何控制信號傳輸時間和信號的完整性。五、高速PCB設計方法

高速PCB設計，不僅意味著在生產(chǎn)工藝允許信號完整性可以從反射、地彈、串擾三個方面來分析。1、反射源端與負載端阻抗不匹配會引起線上反射（reflection），負載將一部分電壓發(fā)射回源端。如果負載阻抗小于源阻抗，反射電壓為負；反之，如果負載阻抗大于源阻抗，反射電壓為正。在高速系統(tǒng)中，反射會導致振鈴，很可能引起無效觸發(fā)或延遲觸發(fā)，使邏輯狀態(tài)不定。五、高速PCB設計方法

信號完整性可以從反射、地彈、串擾三個方面來分析。五、高速PC1、反射反射可以通過使印制導線的長度短于1/2上升時間的傳輸長度，或者在印制導線的終端使輸入電導與特性電導相匹配來加以控制。還可以通過在印制導線終端接入匹配電阻的方法來控制信號反射。匹配電阻是常用的控制反射的方法，匹配電阻有并聯(lián)和串聯(lián)兩種方式。五、高速PCB設計方法

1、反射五、高速PCB設計方法2、串擾

串擾（crosstalk）就是指相鄰或相近的導體間不應有的能量耦合。在PCB設計中，典型的串擾發(fā)生在同一層印制導線間，但也可能發(fā)生在相鄰層的導線間。一般在設計PCB時，相鄰的兩層的走線應該是垂直的。串擾引起在第一個導體上的能量損失和在第二個導體上的信號干擾。串擾的大小取決于源信號的頻率或上升時間、導線的幾何形狀、與鄰近導線的距離，以及網(wǎng)絡的拓撲結構等。五、高速PCB設計方法

2、串擾五、高速PCB設計方法2、串擾

串擾分類：電容性串擾和電感性串擾。電容性串擾是源于信號電壓與耦合電流在兩個方向上。電容性串擾可以用分離電路的方法減小，信號線距離越遠，電容越小，干擾越小。電感性串擾是源于信號電源與耦合電壓在同一個方向上。

由于印制板空間的因素限制了兩條信號線之間的距離不可能太遠，另一個解決方案是在兩條相鄰的信號線之間加入一條地線。這個地線最好是實地.五、高速PCB設計方法

2、串擾五、高速PCB設計方法3、地彈（groundbounce）在電路中有大的電流涌動時會引起地彈，

如大量芯片的輸出同時開啟時，將有一個較大的瞬時電流在芯片和板子的電源平面流過。芯片封裝與電源平面的電感和電阻會引起電源噪聲，這樣會在真正的地平面（0V）上產(chǎn)生電壓波動和變化，形成地彈。這個噪聲會影響其他元器件的動作，負載電容的增大、負載電阻的減小、地電感的增大、同時開關器件數(shù)目的增加均會導致地彈增大。五、高速PCB設計方法

3、地彈（groundbounce）五、高速PCB設計方法1、布局首先要考慮PCB尺寸大小。

PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，過小則散熱性不好。在確定PCB尺寸后，要確定特殊元件的位置布局。最后根據(jù)電路的功能單元，對電路全部元器件進行布局。六、PCB設計的一般原則

1、布局六、PCB設計的一般原則在布局的時候一般都要注意下面幾個問題：（1）盡量縮短高頻元器件之間的連線，設法減少它們的分布參數(shù)和相互間的電磁干擾。易受干擾的元器件不能相互靠得太近，輸入和輸出的元件應盡量遠離。（2）某些元器件或?qū)Ь€之間可能有較高的電位差，應加大它們之間的距離。

帶高電壓的元器件應盡量布置在調(diào)試時手不易觸及的地方。六、PCB設計的一般原則

在布局的時候一般都要注意下面幾個問題：六、PCB設計的一般原在布局的時候一般都要注意下面幾個問題：（3）又大又重、發(fā)熱量大的元器件不適宜裝在印制板上，而應裝在整機的機箱上，并且注意散熱。熱敏元件應遠離發(fā)熱元件。（4）應留出印制板定位孔及固定支架所占用的位置。六、PCB設計的一般原則

在布局的時候一般都要注意下面幾個問題：六、PCB設計的一般原根據(jù)電路的功能單元，對電路進行布局的時候要符合以下的幾個原則：（1）按照電路流程安排各個功能電路單元的位置，使布局便于信號流通，并使信號盡可能保持一致的方向。（2）以功能電路的核心元件為中心，圍繞它來進行布局，盡量減少和縮短各元器件之間的引線和連接。（3）在高頻下工作的電路，要考慮元器件之間的分布參數(shù)，一般盡可能使元器件平行排列。六、PCB設計的一般原則

根據(jù)電路的功能單元，對電路進行布局的時候六、P2、布線（1）輸入/輸出端用的導線應盡量避免相鄰平行，最好加線間地線，以免發(fā)生反饋耦合。（2）印制導線的最小寬度主要由導線與絕緣基板間的粘附強度和流過它們的電流值決定。

數(shù)字電路的導線應該盡量寬，尤其是電源線和地線。（3）印制導線拐彎處一般取圓弧形，直角或夾角在高頻電路中會影響電氣性能。六、PCB設計的一般原則

2、布線六、PCB設計的一般原則3、PCB及電路抗干擾措施（1）在設計電源線的時候，要考慮線路板電流的大小。盡量增大電源線寬度，減小環(huán)路電阻使電源線、地線的走向和數(shù)據(jù)傳遞的方向一致。六、PCB設計的一般原則

3、PCB及電路抗干擾措施六、PCB設計的一般原則3、PCB及電路抗干擾措施六、PCB設計的一般原則

（2）設計地線時要把數(shù)字地和模擬地分開若線路板上既有邏輯電路又有線性電路，應使它們盡量分開，低頻電路的地盡量采用單點并聯(lián)接地，地線應寬而短，高頻元件周圍盡量用柵格狀的大面積地。3、PCB及電路抗干擾措施六、PCB設計的一般原則（2）設3、PCB及電路抗干擾措施（3）選用合適的去耦電容，在電源輸入端接10~100μF的電解電容，原則上每個集成電路芯片都應布置一個0.1μF或0.01μF的瓷片電容。

像RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入去耦電容。六、PCB設計的一般原則

3、PCB及電路抗干擾措施六、PCB設計的一般原則TheDetailhardwaredesignisintroducedinArm’Book.基于ARM的硬件系統(tǒng)設計課件3CHAPTER基于ARM的硬件系統(tǒng)設計3CHAPTER基于ARM的硬件系統(tǒng)本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式系統(tǒng)的軟硬件框架串口、并口、USB、以太網(wǎng)等LED、LCD、觸摸屏、鼠標、鍵盤等Linux、uCLinux、uC/OS-II等嵌入式系統(tǒng)的軟硬件框架串口、并口、USB、以太網(wǎng)等LED、L嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)的開發(fā)步驟嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉出設計規(guī)格說明書，作為正式設計指導和驗收的標準。系統(tǒng)的需求一般分功能性需求和非功能性需求兩方面。功能性需求是系統(tǒng)的基本功能，如輸入輸出信號、操作方式等；非功能需求包括系統(tǒng)性能、成本、功耗、體積、重量等因素。體系結構設計：描述系統(tǒng)如何實現(xiàn)所述的功能和非功能需求，包括對硬件、軟件和執(zhí)行裝置的功能劃分以及系統(tǒng)的軟件、硬件選型等。一個好的體系結構是設計成功與否的關鍵。嵌入式系統(tǒng)的開發(fā)步驟系統(tǒng)需求分析：確定設計任務和目標，并提煉嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)的軟件、硬件進行詳細設計。為了縮短產(chǎn)品開發(fā)周期，設計往往是并行的。系統(tǒng)集成：把系統(tǒng)的軟件、硬件和執(zhí)行裝置集成在一起，進行調(diào)試，發(fā)現(xiàn)并改進單元設計過程中的錯誤。系統(tǒng)測試：對設計好的系統(tǒng)進行測試，看其是否滿足規(guī)格說明書中給定的功能要求。嵌入式系統(tǒng)的開發(fā)步驟硬件/軟件協(xié)同設計：基于體系結構，對系統(tǒng)S3C2410X處理器詳解S3C2410X在包含ARM920T核的同時，增加了豐富的外圍資源主要片內(nèi)外圍模塊包括：

1個LCD控制器，支持STN和TFT液晶顯示屏；

外部存儲器管理（SDRAM控制器和芯片選擇邏輯）；

3個通道的UART；

4個通道的DMA，支持存儲器和I/O口之間的傳輸，以猝發(fā)模式提高傳輸率；

4個具有PWM功能的16位定時/計數(shù)器和1個16位內(nèi)部定時器，支持外部時鐘源；S3C2410X處理器詳解S3C2410X在包含ARM920S3C2410X處理器詳解

8通道的10位ADC，最高速率可達500kB/s，10位分辨率；

觸摸屏接口；

IIS總線接口；

2個USB主機接口，1個USB設備接口；

2個SPI接口；

SD卡接口和MMC卡接口；

16位看門狗定時器；

117位通用I/O口和24位外部中斷源；

電源管理。S3C2410X處理器詳解8通道的10位ADC，最高速本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設2410的存儲器系統(tǒng)—可通過軟件選擇大小端—地址空間:每個Bank128Mbytes(總共1GB)—除bank0(16/32-bit)外，所有的Bank都可以通過編程選擇總線寬度=(8/16/32-bit)—共8個banks6個Bank用于控制ROM,SRAM,etc.剩余的兩個Bank用于控制ROM,SRAM,SDRAM,etc.—7個Bank固定起始地址；—最后一個Bank可調(diào)整起始地址；—最后兩個Bank大小可編程—所有Bank存儲周期可編程控制；2410的存儲器系統(tǒng)—可通過軟件選擇大小端S3C2410的存儲器配置S3C2410的存儲器配置Bank0總線寬度配置Bank0總線寬度配置S3C2410與2片8的FLASH的連接方法S3C2410與2片8的FLASH的連接方法與1片16M的SDRAM的連接方法與1片16M的SDRAM的連接方法與2片16M的SDRAM的連接方法與2片16M的SDRAM的連接方法NAND和NOR——性能比較NOR和NAND是現(xiàn)在市場上兩種主要的非易失閃存技術NOR的讀速度比NAND稍快一些NAND的寫入速度比NOR快很多NAND的擦除速度遠比NOR的快大多數(shù)寫入操作需要先進行擦除操作NAND的擦除單元更小，相應的擦除電路更少NAND和NOR——性能比較NOR和NAND是現(xiàn)在市場上兩種接口差別NORflash帶有SRAM接口，線性尋址，可以很容易地存取其內(nèi)部的每一個字節(jié)NANDflash使用復用接口和控制IO多次尋址存取數(shù)據(jù)NAND讀和寫操作采用512字節(jié)的塊，這一點有點像硬盤管理，此類操作易于取代硬盤等類似的塊設備接口差別NORflash帶有SRAM接口，線性尋址，可以很FLASH存儲器接口FLASH存儲器接口SDRAM存儲器接口SDRAM存儲器接口本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式開發(fā)板與PC機的串行通訊嵌入式開發(fā)板和PC機的通訊電纜可以按照如圖所示的方式連接。嵌入式開發(fā)板與PC機的串行通訊嵌入式開發(fā)板和PC機的通訊電纜2410的UARTS3C2410A的UART(UniversalAsynchronousReceiverandTransmitter)提供了三個獨立的異步串行I/O口，每一個都可以工作在中斷模式或DMA模式，即UART可以產(chǎn)生中斷或DMA請求以在CPU和UART之前傳送數(shù)據(jù)，使用系統(tǒng)時鐘，UART最高可以支持230.4Kbps的位傳輸率。如果采用外部帶時鐘的UART，則UART可以實現(xiàn)更高速度的傳輸；每個UART包括2個16Byte的接收/發(fā)送FIFO。2410的UARTS3C2410A的UART(UnivUART控制框圖UART控制框圖字符串行輸出格式發(fā)送前：線路處于空閑狀態(tài)，連續(xù)發(fā)送“1”開始發(fā)送：首先，發(fā)送一位起始位“0”

然后，發(fā)送連續(xù)的二進制位，數(shù)據(jù)位可以為5、6、7、8

隨后，緊跟一位奇偶校驗位（可選擇奇/偶/無校驗）最后，發(fā)送停止位“1”，可以有1位、1.5位或2位停止位字符串行輸出格式串行通訊硬件規(guī)范及連接方法RS-232C

物理特征：DB-25DB-15DB-9

信號連線：保護地、TXD/RXD、RTS/CTS、DCD、DSR、DTR、R1

電平規(guī)定：-5V~-15V之間的電平表示邏輯“1”+5V~+15V之間的電平表示邏輯“0”串行通訊硬件規(guī)范及連接方法RS-232C串行接口串行接口LCD通常由兩種方式，一種是帶有驅(qū)動芯片的LCD模塊，基本上屬于半成品一些新型的嵌入式處理器也可以直接使用芯片上的內(nèi)置LCD控制器來構造顯示模塊，比如：s3c2410可以支持STN的彩色/灰度/單色三種模式和TFT模式，灰度模式下可支持4級灰度和16級灰度，彩色模式下最多支持256色，LCD的實際尺寸可支持到640X480。LCD接口LCD通常由兩種方式，一種是帶有驅(qū)動芯片的LCD模塊，基本上總線驅(qū)動方式一般帶有驅(qū)動模塊的LCD顯示屏使用這種驅(qū)動方式，由于LCD已經(jīng)帶有驅(qū)動硬件電路，因此模塊給出的是總線接口，便于與單片機的總線進行接口。驅(qū)動模塊具有八位數(shù)據(jù)總線，外加一些電源接口和控制信號。而且自帶顯示緩存，只需要將要顯示的內(nèi)容送到顯示緩存中就可以實現(xiàn)內(nèi)容的顯示。由于只有八條數(shù)據(jù)線，因此常常通過引腳信號來實現(xiàn)地址與數(shù)據(jù)線復用，以達到把相應數(shù)據(jù)送到相應顯示緩存的目的?？偩€驅(qū)動方式一般帶有驅(qū)動模塊的LCD顯示屏使用這種驅(qū)動方式控制器掃描方式S3C2410X中具有內(nèi)置的LCD控制器，它具有將顯示緩存（在系統(tǒng)存儲器中）中的LCD圖象數(shù)據(jù)傳輸?shù)酵獠縇CD驅(qū)動電路的邏輯功能。S3C2410X中內(nèi)置的LCD控制器可支持灰度LCD和彩色LCD?？刂破鲯呙璺绞絊3C2410X中具有內(nèi)置的LCD控制器，它嵌入式處理器與LCD的連接嵌入式處理器LCD模塊數(shù)據(jù)總線寄存器選擇使能信號有LCD控制器的嵌入式處理器LCDLCD控制信號線嵌入式處理器與LCD的連接數(shù)據(jù)總線寄存器選擇使能信號有LCDLCD接口設計實現(xiàn)過程：將要顯示的數(shù)據(jù)放到一個特定的地址，這個特定的地址就是framememory（幀存儲器），這塊空間是在系統(tǒng)內(nèi)存中。然后LCD控制器將這些數(shù)據(jù)配合控制信號送到LCD驅(qū)動器完成顯示。由相應的寄存器來設定這個地址及其大小。與顯示數(shù)據(jù)相配合完成顯示的控制信號時序也是由相應的寄存器來完成的。這些寄存器都在LCD的控制器中。LCD接口設計實現(xiàn)過程：LCD控制器框圖LCD控制器框圖主要的寄存器LCD控制寄存器（5個）幀緩沖開始地址寄存器（3個）臨時調(diào)色板寄存器（TempPaletteRegister）LCD中斷屏蔽寄存器（LCDInterruptMaskRegister）LPC3600控制寄存器（LPC3600ControlRegister）主要的寄存器LCD控制寄存器（5個）觸摸屏接口設計觸摸屏的分類電阻式觸摸屏表面聲波觸摸屏紅外式觸摸屏電容式觸摸屏觸摸屏接口設計觸摸屏的分類電阻式觸摸屏電阻技術觸摸屏是一種對外界完全隔離的工作環(huán)境，故不怕灰塵、水汽和油污，可以用任何物體來觸摸，比較適合工業(yè)控制領域及辦公室內(nèi)有限人的使用。分為四線電阻和五線電阻觸摸屏電阻式觸摸屏電阻技術觸摸屏是一種對外界完全隔離的工作環(huán)境，故四線電阻觸摸屏原理四線電阻觸摸屏原理測量原理在觸摸點X、Y坐標的測量過程中，測量電壓與測量點的等效電路圖所示，圖中P為測量點XVYY測量原理在觸摸點X、Y坐標的測量過程中，測量電壓與測量點的等觸摸屏芯片觸摸屏芯片F(xiàn)M(ADS)7843的特點實現(xiàn)觸摸屏的驅(qū)動選擇控制（X、Y通道）對于輸入電壓或附加電壓進行AD轉換同步串行接口最大轉換速率125KHz可編程控制8位或者12位轉換模式工作電壓2.7V-5.0V兩個附加的輸入端口FM(ADS)7843的特點實現(xiàn)觸摸屏的驅(qū)動選擇控制（X、Y本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設嵌入式的以太網(wǎng)方案嵌入式處理器＋網(wǎng)卡芯片（RTL8019）對嵌入式處理器沒有特殊要求，通用性強處理器和網(wǎng)絡數(shù)據(jù)交換通過外部總線，速度慢，不適合于100M網(wǎng)絡帶有以太網(wǎng)絡接口的嵌入式處理器處理器面向網(wǎng)絡應用處理器和網(wǎng)絡數(shù)據(jù)交換通過內(nèi)部總線，速度快嵌入式的以太網(wǎng)方案嵌入式處理器＋網(wǎng)卡芯片（RTL8019）RTL8019的原理框圖RTL8019的原理框圖嵌入式網(wǎng)絡接口的特點與常規(guī)的網(wǎng)卡設計思路不同的是，在嵌入式系統(tǒng)中，系統(tǒng)的精簡一直是個主要的原則。RTL8019AS作為網(wǎng)卡,需要一片EEPROM作為配置存儲器，來確定通訊的端口地址，中斷地址，網(wǎng)卡的物理地址，工作模式，制造廠商等信息；而在嵌入式系統(tǒng)中，可以使用RTL8019AS的默認配置和一些管腳作為網(wǎng)卡的初始化方法。這樣可以節(jié)省配置存儲器，減小嵌入式硬件平臺的體積。嵌入式網(wǎng)絡接口的特點與常規(guī)的網(wǎng)卡設計思路不同的是，在嵌入式系基于RTL8019的嵌入式以太網(wǎng)設計1RTL8019AS的初始化

RTL8019支持即插即用模式和非即插即用模式。在嵌入式系統(tǒng)中，網(wǎng)卡的外設通常是不經(jīng)常插拔的，所以，為了系統(tǒng)的精簡，配置RTL8019為非即插即用模式。這些配置可以通過RTL8019的外部管腳，在系統(tǒng)上電復位的時候，自動配置起來。

基于RTL8019的嵌入式以太網(wǎng)設計1RTL8019AS關于RTL8019的RAMRTL8019含有16K字節(jié)的RAM，地址為0x4000-0x7fff,這16k的ram的一部分用來存放接收的數(shù)據(jù)包，一部分用來存儲待發(fā)送的數(shù)據(jù)包

關于RTL8019的RAMRTL8019含有16K字節(jié)的RA2通過RTL8019AS發(fā)送數(shù)據(jù)

作為一個集成的以太網(wǎng)芯片，數(shù)據(jù)的發(fā)送校驗，總線數(shù)據(jù)包的碰撞檢測與避免是由芯片自己完成的。我們只需要配置發(fā)送數(shù)據(jù)的物理層地址的源地址、目的地址、數(shù)據(jù)包類型以及發(fā)送的數(shù)據(jù)就可以了。2通過RTL8019AS發(fā)送數(shù)據(jù)

作為一個集成的3、通過RTL8019AS接收數(shù)據(jù)

在RTL8019的初始化程序中已經(jīng)設置好了接收緩沖區(qū)的位置，并且配置好了中斷的模式。當有一個正確的數(shù)據(jù)包到達的時候，RTL8019會產(chǎn)生一個中斷信號，在ARM中斷處理程序中，接收數(shù)據(jù)。數(shù)據(jù)的接收比較簡單，即通過遠端DMA把數(shù)據(jù)從RTL8019的RAM空間讀回ARM中處理。3、通過RTL8019AS接收數(shù)據(jù)

在RTL8019的初始化本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設計網(wǎng)絡接口設計I/O接口設計人機交互接口設計其它通訊接口設計本節(jié)提要132546基于ARM的硬件系統(tǒng)體系結構存儲器接口設CAN總線設計CAN總線設計CAN總線接口設計ControllerAreaNetwork，控制器局域網(wǎng)，現(xiàn)場總線之一。是一種多主方式的串行通訊總線，基本設計規(guī)范要求有高的位速率，高抗電磁干擾性，而且能夠檢測出產(chǎn)生的任何錯誤。主要應用于汽車電控制系統(tǒng)、電梯控制系統(tǒng)、安全監(jiān)控系統(tǒng)、醫(yī)療儀器、紡織機械、船舶運輸?shù)确矫鍯iA(CANinAutomation)為全球應用CAN技術的權威。

CAN總線接口設計ControllerAreaNetwoCAN總線特點

低成本遠距離傳輸（長達10Km）相對高速的數(shù)據(jù)傳輸速率（1Mbit/s）可根據(jù)報文的ID決定接收或屏蔽該報文可靠的錯誤處理和檢錯機制發(fā)送的信息遭到破壞后，可自動重發(fā)節(jié)點在錯誤嚴重的情況下具有自動退出總線的功能

CAN總線特點低成本CAN總線控制器體系結構協(xié)議控制器狀態(tài)/控制寄存器消息對象接收緩沖區(qū)宿主機接口總線接口CAN總線CAN總線控制器體系結構狀態(tài)/控制接收緩沖區(qū)總線接口CAN總嵌入式系統(tǒng)上的CAN總線接口處理器本身帶有CAN總線控制器使用CAN總線控制芯片SJA1000——Philips獨立CAN控制器，替代82C200，支持CAN2.0A／B，同時支持11位和29位ID，位速率可達1M，具有總線仲裁功能，擴展的接收緩沖器（64字節(jié)FIFO），增強的環(huán)境溫度范圍（-40-+125℃）。并行總線接口。MCP2510/5——MicroChip支持CAN2.0A／B，同時支持11位和29位ID，位速率可達1M，具有總線仲裁功能。2個接收緩沖區(qū)，3個發(fā)送緩沖區(qū)。高速SPI接口。嵌入式系統(tǒng)上的CAN總線接口處理器本身帶有CAN總線控制器CAN總線驅(qū)動芯片82C250 CAN總線收發(fā)器，是CAN協(xié)議控制器和物理總線之間的接口，該器件對總線提供差動發(fā)送能力并對CAN控制器提供差動額接收能力，有很強的抗電磁干擾（EMI）的能力，至少可掛110個節(jié)點。TJA1050、1040

替代82C250產(chǎn)品，電磁輻射更低，無待機模式CAN總線驅(qū)動芯片82C250一、IC元件的選擇二、元件封裝設計三、PCB設計精度四、分離元件的正確使用五、高速PCB設計方法六、PCB設計的一般原則硬件設計中應注意的一些問題

一、IC元件的選擇硬件設計中應注意的一些問題

在選擇IC元件的時候，要注意對于無鉛及有鉛元件的選擇。全球都已經(jīng)開始提倡電子產(chǎn)品的無鉛化，而我國也正處于有鉛工藝向無鉛工藝轉換的過渡時期。因此，大部分元器件廠商提供的元器件也就出現(xiàn)了無鉛與有鉛兩種規(guī)格，有的廠商甚至已經(jīng)停止有鉛元件的生產(chǎn)。

所以當一個產(chǎn)品設計完成后，設計人員需要確認選擇的元器件是采用無鉛工藝的還是有鉛工藝的。一、IC元件的選擇在選擇IC元件的時候，要注意對于無鉛及有鉛如果在整個電路板上同時使用有鉛元件與無鉛元件，不僅會給SMT生產(chǎn)工藝帶來一定的困難，還可能帶來整板一致性的缺陷。無鉛元件的回流焊峰值溫度在255℃左右，而有鉛元件的回流焊峰值溫度最高不超過235℃，而且兩種工藝的溫區(qū)數(shù)量也可能不同。

因此，如果混用兩種材料，有可能導致有鉛元件被高溫損壞或無鉛元件（特別是BGA封裝的元件）所附錫球未達到熔點，從而出現(xiàn)虛焊或抗疲勞度下降等問題。一、IC元件的選擇如果在整個電路板上同時使用有鉛元件與一、I針對這個工藝問題，在PCB板加工時也要做相應選擇一方面配合無鉛工藝，讓無鉛錫膏的焊接性得到加強另一方面應用于有鉛制成的PCB板也無法承受過高的溫度，易造成板翹等不良現(xiàn)象。一、IC元件的選擇針對這個工藝問題，在PCB板加工時也要做相應選擇一、IC元件

除了上面提到的進行元器件的有鉛與無鉛的選擇外在實際的硬件PCB設計中還需要關注IC元件的PCB封裝.1、有關PIN引腳焊盤通常，在設計PCB上的元件封裝的時候，封裝上的PIN引腳的焊盤最好比元件的實際焊盤大一些，這樣有利于焊接與調(diào)試。尤其是QFN或QPF的元件，因為其引腳基本上扣在芯片的底部，如果焊盤和芯片的實際焊盤大小一樣的話，一旦發(fā)生虛焊，就很難進行補救了，因為這個時候從外面很難進行焊接。二、元件封裝設計

除了上面提到的進行元器件的有鉛與無鉛的選擇二、元件封裝設計

2、有關器件散熱一些發(fā)熱量大的芯片的封裝也需要加以關注。

如TPS65010的封裝，其底部有一個面積較大的焊盤，其實是用來給芯片散熱用的，而且這個焊盤通常都是接到芯片的地信號。對于這樣的芯片，在實際設計器封裝的時候，

底部的這個焊盤一定要設計進去，在芯良好散熱的同時還要保證良好接地。二、元件封裝設計2、有關器件散熱

所謂的PCB設計精度也就是設計PCB時的最小線寬、最小線間距及最小過孔尺寸等。

在進行布局設計時首先需要考慮PCB廠家可以進行生產(chǎn)的一些技術指標，比如國內(nèi)現(xiàn)在一般：整板的最小線徑和線間距是4mil過孔的內(nèi)徑是6mil外徑是8mil而如果要設計盲孔和埋孔的話，也需要和廠家確認可以加工的技術指標。三、PCB設計精度

所謂的PCB設計精度也就是設計PCB時的最小其次還要考慮SMT機器貼片的精度，最好不要讓元器件之間間距過小。

如果元器件間距小于SMT機器的最小精度，將會導致元器件在貼片時碰飛。另外，需要考慮器件和板子邊緣的距離，不要和板子邊緣靠得太近。如果雙面貼元器件的話，還要考慮元器件的高度，以免引起安裝問題。三、PCB設計精度

其次還要考慮SMT機器貼片的精度，最好不要讓元器件之間間距過

在設計電路時不可避免地要使用到一些分離元件，那么就必須考慮分離元件的誤差精度，不要誤差過大。比如，有些地方選擇上拉電阻，這時可以綜合考慮下面一些因素。四、分離元件的正確使用

在設計電路時不可避免地要使用到一些分1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電平低于CMOS電路的最低高電平（一般為3.5V），就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。2、OC門電路必須加上拉電阻才能使用。3、為加大輸出引腳的驅(qū)動能力，有的I/O管腳上也常使用上拉電阻。4、在COMS芯片上，為了防止靜電造成的損壞，不用的管腳不能懸空，一般接上拉電阻來降低輸入阻抗。四、分離元件的正確使用

1、當TTL電路驅(qū)動COMS電路時，如果TTL電路輸出的高電5、芯片的管腳加上拉電阻可以提高輸出電平，從而提高芯片輸入信號的噪聲容限，增強抗干擾能力。6、提高總線的抗電磁干擾能力，管腳懸空會比較容易接收外界的電磁干擾。7、長線傳輸中電阻不匹配容易引起反射波干擾加下拉電阻達到電阻匹配，可有效地抑制反射波干擾。四、分離元件的正確使用

5、芯片的管腳加上拉電阻可以提高輸出電平，四、分離元件的正確

高速PCB設計，不僅意味著在生產(chǎn)工藝允許的情況下，用盡量短的敷銅線把器件互連就算完成，而是要從選擇高速器件開始，對關鍵網(wǎng)絡、走線方式、長度進行控制，以及對PCB設計前的預設置，在PCB設計的同時進行仿真與分析，最后達到設計的要求。一個PCB上的信號是否作為高速信號來處理，取決于上升時間、導線長度和傳輸速率三個因素，所以高速PCB的設計的關鍵就是如何控制信號傳輸時間和信號的完整性。五、高速PCB設計方法

高速PCB設計，不僅意味著在生產(chǎn)工藝允許信號完整性可以從反射、地彈、串擾三個方面來分析。1、反射源端與負載端阻抗不匹配會引起線上反射（reflection），負載將一部分電壓發(fā)射回源端。如果負載阻抗小于源阻抗，反射電壓為負；反之，如果負載阻抗大于源阻抗，反射電壓為正。在高速系統(tǒng)中，反射會導致振鈴，很可能引起無效觸發(fā)或延遲觸發(fā)，使邏輯狀態(tài)不定。五、高速PCB設計方法

信號完整性可以從反射、地彈、串擾三個方面來分析。五、高速PC1、反射反射可以通過使印制導線的長度短于1/2上升時間的傳輸長度，或者在印制導線的終端使輸入電導與特性電導相匹配來加以控制。還可以通過在印制導線終端接入匹配電阻的方法來控制信號反射。匹配電阻是常用的控制反射的方法，匹配電阻有并聯(lián)和串聯(lián)兩種方式。五、高速PCB設計方法