《數(shù)字電子技術(shù)5》課程教學(xué)大綱

《數(shù)字電子技術(shù)5》教學(xué)大綱一、課程基本信息課程名稱數(shù)字電子技術(shù)DigitalElectronicTechnology課程編碼CTL211311020開課院部控制科學(xué)與工程學(xué)院課程團(tuán)隊(duì)電子技術(shù)教學(xué)團(tuán)隊(duì)學(xué)分2.0課內(nèi)學(xué)時32講授32實(shí)驗(yàn)0上機(jī)0實(shí)踐0課外學(xué)時32適用專業(yè)測控技術(shù)與儀器授課語言中文先修課程數(shù)字電子技術(shù)課程簡介（必修）數(shù)字電子技術(shù)是一門重要的專業(yè)技術(shù)基礎(chǔ)課程，具有較強(qiáng)的理論性和實(shí)踐性。首先，通過本課程的學(xué)習(xí)，學(xué)生能夠掌握數(shù)字電路中的數(shù)制和邏輯代數(shù)的基本理論、運(yùn)算定律、函數(shù)表達(dá)式變換等概念；其次，通過本課程的學(xué)習(xí)，學(xué)生能夠了解集成邏輯門電路的內(nèi)部構(gòu)成、工作原理以及在使用過程中的參數(shù)選擇方法；第三，通過本課程的學(xué)習(xí)，學(xué)生能夠理解和掌握數(shù)字電路中的兩種類型電路—組合邏輯電路和時序邏輯電路的分析和設(shè)計(jì)方法，同時能夠利用相應(yīng)的集成邏輯電路模塊設(shè)計(jì)滿足實(shí)際需求的電路；第四，通過本課程的學(xué)習(xí)，學(xué)生能夠掌握現(xiàn)代化的數(shù)字電路設(shè)計(jì)方法--利用EDA軟件和相應(yīng)的集成開發(fā)環(huán)境進(jìn)行自頂向下的數(shù)字電路設(shè)計(jì)工作，同時了解數(shù)字集成電路新器件、新技術(shù)、新方法的發(fā)展趨勢；最后，通過本課程的學(xué)習(xí)，學(xué)生將為本專業(yè)的后續(xù)專業(yè)課程準(zhǔn)備必要的基礎(chǔ)知識，也為今后從事相關(guān)的專業(yè)工作奠定扎實(shí)理論基礎(chǔ)。Digitalelectronictechnologyisanimportantbasiccourseofprofessionaltechnology,whichhasstrongtheoreticalandpracticalcharacteristics.Firstofall,throughthestudyofthiscourse,studentscanmasterthebasictheory,OperationLaw,functionexpressiontransformationandotherconceptsofnumericalsystemandlogicalgebraindigitalcircuits.Secondly,throughthestudyofthiscourse,studentscanunderstandtheinternalcomposition,workingprincipleandparameterselectionmethodofintegratedlogicgatecircuit.Third,throughthestudyofthiscourse,studentscanunderstandandmastertheanalysisanddesignmethodsoftwotypesofcircuitsindigitalcircuits-combinationallogiccircuitsandsequentiallogiccircuits,atthesametime,thecorrespondingintegratedlogiccircuitmodulecanbeusedtodesigncircuitsthatmeettheactualneeds.Fourth,throughthestudyofthiscourse,studentscanmastermoderndigitalcircuitdesignmethods-useEDAsoftwareandcorrespondingintegrateddevelopmentenvironmenttocarryouttop-downdigitalcircuitdesignwork,andatthesametimeunderstandnewdigitalintegratedcircuitdevices,newtechnologies,thedevelopmenttrendofnewmethods;Finally,throughthestudyofthiscourse,studentswillpreparenecessarybasicknowledgeforthefollow-upprofessionalcoursesofthismajor,italsolaysasolidtheoreticalfoundationforfutureprofessionalwork.負(fù)責(zé)人大綱執(zhí)筆人審核人二、課程目標(biāo)序號代號課程目標(biāo)OBE畢業(yè)要求指標(biāo)點(diǎn)任務(wù)自選1M1目標(biāo)1：掌握數(shù)字電路中的數(shù)制和邏輯代數(shù)的基礎(chǔ)知識、運(yùn)算定律，邏輯函數(shù)表達(dá)式的變換方法，組合邏輯電路和時序邏輯電路的分析和設(shè)計(jì)方法。是1.22M2目標(biāo)2：能夠根據(jù)實(shí)際問題的需求，利用數(shù)字電路的分析和設(shè)計(jì)方法構(gòu)建電路的設(shè)計(jì)方案，并采用科學(xué)的方法安全地開展電路設(shè)計(jì)工作。是1.31.33M3目標(biāo)3：能夠在數(shù)字電路的分析和設(shè)計(jì)過程中熟練使用各種調(diào)試工具與計(jì)算機(jī)輔助軟件等完成數(shù)字電路自頂向下的設(shè)計(jì)過程。是2.12.14M4目標(biāo)4：在綜合大作業(yè)設(shè)計(jì)過程中，能夠與團(tuán)隊(duì)成員緊密合作，合理分工，完成大作業(yè)的分析和設(shè)計(jì)工作。是9.19.15M5目標(biāo)5：在完成綜合大作業(yè)的設(shè)計(jì)后，能夠撰寫設(shè)計(jì)報(bào)告、總結(jié)報(bào)告，并向同學(xué)、教師準(zhǔn)確表達(dá)自己的觀點(diǎn)，進(jìn)行問題的答辯。是10.110.1三、課程內(nèi)容序號章節(jié)號標(biāo)題課程內(nèi)容/重難點(diǎn)支撐課程目標(biāo)課內(nèi)學(xué)時教學(xué)方式課外學(xué)時課外環(huán)節(jié)1第一章第一章數(shù)制與編碼本章重點(diǎn)難點(diǎn)：十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制及其相互轉(zhuǎn)換；常用BCD碼及其相互轉(zhuǎn)換。/////21.1概述簡介數(shù)字電路的發(fā)展歷程，尤其是集成電路的發(fā)展，以及我國IC行業(yè)的現(xiàn)狀，與學(xué)生討論國內(nèi)外的行業(yè)差距，強(qiáng)調(diào)作為本專業(yè)學(xué)生在我國集成電路行業(yè)發(fā)展中的責(zé)任。數(shù)字量與模擬量的定義、數(shù)字電路的特點(diǎn)。M10.5講授//31.2數(shù)制與轉(zhuǎn)換十進(jìn)制、二進(jìn)制、八進(jìn)制、十六進(jìn)制及其相互轉(zhuǎn)換。M10.5講授/討論//41.3常用BCD代碼常用BCD碼的定義及其相互轉(zhuǎn)換。M10.5講授/討論//51.4二進(jìn)制的算術(shù)運(yùn)算二進(jìn)制數(shù)的算術(shù)運(yùn)算及其原碼、反碼及補(bǔ)碼；其它常用編碼。M10.5講授3自學(xué)/作業(yè)6第二章第二章邏輯代數(shù)與函數(shù)化簡本章重點(diǎn)難點(diǎn)：邏輯代數(shù)的基本運(yùn)算，邏輯代數(shù)的定律、規(guī)則和公式；邏輯命題的常用表達(dá)方式及其相互轉(zhuǎn)換；邏輯函數(shù)的常用表達(dá)式及其相互轉(zhuǎn)換；最小項(xiàng)的概念和最小項(xiàng)邏輯標(biāo)準(zhǔn)表達(dá)式；邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法；無關(guān)項(xiàng)的概念及其在邏輯函數(shù)化簡中的應(yīng)用。/////72.1概述與邏輯運(yùn)算邏輯代數(shù)的基本運(yùn)算（與、或、非）和常用復(fù)合運(yùn)算、理解完備邏輯的基本概念。M12講授//82.2邏輯函數(shù)及其表示方法邏輯命題的常用表達(dá)方式（文字描述、真值表、邏輯函數(shù)表達(dá)式、邏輯電路圖、卡諾圖、時序波形圖）及其相互轉(zhuǎn)換。M11講授//92.3邏輯代數(shù)的運(yùn)算法則邏輯代數(shù)的定律、規(guī)則和公式。能夠證明其中一些與普通代數(shù)有區(qū)別的表達(dá)式。M11講授//102.4邏輯函數(shù)的表達(dá)形式邏輯函數(shù)的常用表達(dá)式（與或式、或與式、與非-與非式、或非-或非式、與或非式）及其相互轉(zhuǎn)換。M11講授//112.5邏輯函數(shù)的化簡方法邏輯函數(shù)的代數(shù)化簡法和卡諾圖化簡法；無關(guān)項(xiàng)的概念及其在邏輯函數(shù)化簡中的應(yīng)用。了解在實(shí)際應(yīng)用中無關(guān)項(xiàng)的示例。了解最大項(xiàng)與最小項(xiàng)的關(guān)系。M13講授/討論/翻轉(zhuǎn)2作業(yè)12第三章第三章集成邏輯門電路本章重點(diǎn)難點(diǎn)：二極管、三極管和MOS管的開關(guān)特性；TTL、MOS、CMOS工藝集成邏輯門（與非門、或非門、OC門、OD門、三態(tài)門及傳輸門）的邏輯功能、邏輯符號及主要電氣參數(shù)。/////133.1概述理解正負(fù)邏輯和高低電平的概念。M10.25講授//143.2半導(dǎo)體二極管門電路二極管的開關(guān)特性、半導(dǎo)體二極管門電路。M10.25講授//153.3MOS集成邏輯門電路MOS管的開關(guān)特性、CMOS三態(tài)門及傳輸門的邏輯功能、邏輯符號及主要電氣參數(shù)。理解CMOS門的內(nèi)部結(jié)構(gòu)和工作原理、了解MOS門使用注意事項(xiàng)。M10.25講授/討論//163.4TTL集成邏輯門電路三極管的開關(guān)特性、TTL工藝集成邏輯門（與非門、或非門、OC門、三態(tài)門）的邏輯功能、邏輯符號及主要電氣參數(shù)，理解TTL門的內(nèi)部結(jié)構(gòu)和工作原理。能夠了解MOS門和TTL門的一些參數(shù)的區(qū)別以及其原因。M10.25講授/討論1作業(yè)17第四章第四章組合邏輯電路本章重點(diǎn)難點(diǎn)：組合邏輯電路的分析與設(shè)計(jì)；常用組合邏輯部件的原理及應(yīng)用；采用譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)方法。/////184.1概述組合邏輯電路的特點(diǎn)和組成。M10.5講授//194.2組合邏輯電路的分析與設(shè)計(jì)組合邏輯電路的分析方法與設(shè)計(jì)方法。M1,M2,M31.5講授/討論/翻轉(zhuǎn)//204.3常用組合邏輯集成模塊及其應(yīng)用編碼器、譯碼器、算術(shù)運(yùn)算電路、數(shù)據(jù)選擇器的原理及應(yīng)用；采用譯碼器和數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的設(shè)計(jì)方法。學(xué)會查閱和正確使用集成電路數(shù)據(jù)手冊。M1,M2,M34講授//214.4組合邏輯電路的競爭冒險(xiǎn)組合邏輯電路的競爭冒險(xiǎn)的判斷方法及消除方法。M1,M2,M3,M4,M51講授4綜合大作業(yè)22第五章第五章時序邏輯電路本章重點(diǎn)難點(diǎn)：基本R-S鎖存器的工作原理；邊沿D和邊沿J-K觸發(fā)器的邏輯功能及邏輯符號；同步與異步時序邏輯電路的分析方法；常用時序邏輯部件工作原理和應(yīng)用；利用中規(guī)模集成計(jì)數(shù)器，采用級聯(lián)法、反饋歸零法和反饋置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。/////235.1概述時序邏輯電路的特點(diǎn)、時序邏輯電路與組合邏輯電路的區(qū)別。M10.5講授//245.2鎖存器與觸發(fā)器基本R-S鎖存器的工作原理、邊沿D和邊沿J-K觸發(fā)器的邏輯功能及邏輯符號、時序邏輯電路的描述方法。M12講授//255.3時序邏輯電路的分析同步與異步時序邏輯電路的分析方法。M12講授/討論//265.4同步時序邏輯電路的設(shè)計(jì)理解同步時序邏輯電路的設(shè)計(jì)方法、了解有限狀態(tài)機(jī)（FSM）設(shè)計(jì)時序邏輯電路的方法。M11講授/討論//275.5常用時序邏輯集成模塊及其應(yīng)用 寄存器的工作原理和應(yīng)用；利用中規(guī)模集成計(jì)數(shù)器，采用級聯(lián)法、反饋歸零法和反饋置數(shù)法構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法。M1,M2,M3,M4,M52.5講授/討論/翻轉(zhuǎn)4綜合大作業(yè)28第六章第六章數(shù)字邏輯電路的EDA設(shè)計(jì)本章重點(diǎn)難點(diǎn)：電子設(shè)計(jì)自動化（EDA）的基本概念；EDA設(shè)計(jì)的基本流程；HDL的基本概念和VerilogHDL的基本語法；掌握一種EDA仿真、綜合工具和CPLD/FPGA集成開發(fā)軟件。/////296.1EDA概述電子設(shè)計(jì)自動化（EDA）的基本概念、HDL的基本概念。M2,M30/0.5自學(xué)306.2EDA設(shè)計(jì)流程EDA設(shè)計(jì)的基本流程、理解基于EDA、CPLD/FPGA設(shè)計(jì)典型數(shù)字電路和系統(tǒng)方法。M2,M30/0.5自學(xué)316.3面向CPLD/FPGA開發(fā)的EDA軟件掌握一種EDA仿真、綜合工具和CPLD/FPGA集成開發(fā)軟件。了解其它先進(jìn)的EDA工具。簡介國內(nèi)EDA軟件的現(xiàn)狀及幾個較為成熟的軟件，強(qiáng)調(diào)國內(nèi)EDA軟件開發(fā)的重要性。M2,M30/0.5自學(xué)326.4硬件描述語言概述了解VerilogHDL和其它HDL硬件描述語言（如：VHDL、SystemC等）。M2,M30/0.5自學(xué)336.5VerilogHDL基礎(chǔ)VerilogHDL的基本語法。M2,M30/2作業(yè)34第七章第七章半導(dǎo)體存儲器本章重點(diǎn)難點(diǎn)：ROM、RAM的基本概念、基本結(jié)構(gòu)、基本工作原理及應(yīng)用；存儲容量的基本概念；存儲器的容量擴(kuò)展。/////357.1概述存儲器的分類及用途。簡介我國半導(dǎo)體存儲器的企業(yè)，如紫光，中芯國際等，介紹我國半導(dǎo)體的技術(shù)水平，強(qiáng)調(diào)國內(nèi)半導(dǎo)體行業(yè)的發(fā)展任重道遠(yuǎn)。M10.25講授//367.2只讀存儲器ROM的基本概念、基本結(jié)構(gòu)、基本工作原理及應(yīng)用、存儲容量（字、位、字長、地址線、數(shù)據(jù)線等）的基本概念。理解ROM的半導(dǎo)體制造工藝（編程工藝）、運(yùn)用ROM實(shí)現(xiàn)組合邏輯函數(shù)。M10.25講授//377.3隨機(jī)存儲器RAM的基本概念、基本結(jié)構(gòu)、基本工作原理及應(yīng)用、存儲容量（字、位、字長、地址線、數(shù)據(jù)線等）的基本概念。了解靜態(tài)存儲器、動態(tài)存儲器的內(nèi)部結(jié)構(gòu)和工作原理、新型半導(dǎo)體存儲器的工藝和工作原理。M10.5講授1作業(yè)38第八章第八章脈沖波形的產(chǎn)生與整形本章重點(diǎn)難點(diǎn)：有關(guān)脈沖的基本指標(biāo)、用555定時器構(gòu)成的施密特整形電路、單穩(wěn)態(tài)觸發(fā)器及多諧振蕩器的基本工作原理及應(yīng)用。/////398.1概述與集成555定時器脈沖的基本指標(biāo)（脈沖幅度、周期、頻率、脈沖寬度、占空比等）、555定時器的內(nèi)部結(jié)構(gòu)。M10.5講授//408.2施密特觸發(fā)器用555定時器構(gòu)成的施密特整形電路的基本工作原理及應(yīng)用。M10.5講授//418.3單穩(wěn)態(tài)觸發(fā)器用555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器的基本工作原理及應(yīng)用。M10.5講授//428.4多諧振蕩器用555定時器構(gòu)成的多諧振蕩器的基本工作原理及應(yīng)用。M10.5講授2作業(yè)43第九章第九章數(shù)/模與模/數(shù)轉(zhuǎn)換本章重點(diǎn)難點(diǎn)：DAC的組成及基本概念，DAC的性能指標(biāo)（分辨率、轉(zhuǎn)換精度、轉(zhuǎn)換速度）、ADC的組成及基本工作原理，ADC的性能指標(biāo)。/////449.1概述A/D與D/A轉(zhuǎn)換的意義及基本概念。M10.5講授//459.2D/A轉(zhuǎn)換器DAC的組成及基本概念、DAC的性能指標(biāo)（分辨率、轉(zhuǎn)換精度、轉(zhuǎn)換速度）、理解典型電阻網(wǎng)絡(luò)DAC的結(jié)構(gòu)和工作原理。了解集成DAC的應(yīng)用、新型D/A轉(zhuǎn)換器的工作原理和應(yīng)用。M10.5講授//469.3A/D轉(zhuǎn)換器ADC的組成及基本工作原理、ADC的性能指標(biāo)、理解典型ADC的內(nèi)部結(jié)構(gòu)和工作原理、了解集成ADC的應(yīng)用、新型A/D轉(zhuǎn)換器的工作原理和應(yīng)用。M11講授/討論1作業(yè)47第十章第十章可編程邏輯器件本章重點(diǎn)難點(diǎn)：可編程邏輯器件的基本概念、基本結(jié)構(gòu)、基本邏輯符號；陣列型可編程邏輯器件的分類及其結(jié)構(gòu)特點(diǎn)。/////4810.1概述與可編程邏輯器件的邏輯符號與編程工藝可編程邏輯器件的基本概念、基本結(jié)構(gòu)、基本邏輯符號。M10.25講授//4910.2低密度簡單可編程邏輯器件與高密度復(fù)雜可編程邏輯器件理解CPLD的結(jié)構(gòu)特點(diǎn)和分類、CPLD的開發(fā)流程。了解世界知名半導(dǎo)體廠商先進(jìn)的可編程邏輯器件CPLD的特點(diǎn)與應(yīng)用。M10.25講授//5010.3現(xiàn)場可編程門陣列理解FPGA的結(jié)構(gòu)特點(diǎn)和分類、FPGA的開發(fā)流程。了解世界知名半導(dǎo)體廠商先進(jìn)的可編程邏輯器件FPGA的特點(diǎn)與應(yīng)用。M10.25講授//5110.4在系統(tǒng)可編程通用數(shù)字開關(guān)和可編程邏輯器件的開發(fā)流程了解可編程邏輯器件的開發(fā)過程。M10.25講授//四、考核方式序號考核環(huán)節(jié)操作細(xì)節(jié)總評占比1平時作業(yè)1、每章布置課后習(xí)題2~5道題目作為紙質(zhì)作業(yè)（教師或助教批改），同時布置5~10道在線自測題目（客觀題目，平臺自動批改）。2、成績采用百分制，紙質(zhì)作業(yè)評分標(biāo)準(zhǔn)考慮完成準(zhǔn)確性、是否按時上交、是否獨(dú)立完成評分，在線自測題目評分標(biāo)準(zhǔn)考慮準(zhǔn)確性和時效性。3、考核學(xué)生對數(shù)字電路中基本知識的掌握能力，學(xué)生綜合運(yùn)用所學(xué)知識分析問題、解決問題的能力。20%2綜合大作業(yè)1、本課程要求利用VerilogHDL語言，基于QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具開展組合邏輯電路和時序邏輯電路綜合大作業(yè)的設(shè)計(jì)和仿真工作。2、學(xué)生以三人左右組成團(tuán)隊(duì)，通過文獻(xiàn)查閱和運(yùn)用數(shù)字電路的知識，明確各人分工，針對復(fù)雜工程問題，找出解決方案，利用計(jì)算機(jī)輔助設(shè)計(jì)工具開展電路設(shè)計(jì)，可將所設(shè)計(jì)的電路與教師、同學(xué)進(jìn)行交流，然后提交教師進(jìn)行驗(yàn)收，最后按照規(guī)定的格式撰寫設(shè)計(jì)報(bào)告。3、成績采用百分制，評分標(biāo)準(zhǔn)考慮電路的完成準(zhǔn)確度、組內(nèi)分工自愿貢獻(xiàn)度、疑問回答準(zhǔn)確性、報(bào)告撰寫規(guī)范性。20%3期末考試1、閉卷考試，成績采用百分制，卷面成績總分100分。2、主要考核學(xué)生對數(shù)字電路中基本知識的掌握能力，學(xué)生綜合運(yùn)用所學(xué)知識分析問題、解決問題的能力，題型主要有分析題、設(shè)計(jì)題、計(jì)算題、作圖題等。60%五、評分細(xì)則序號課程目標(biāo)考核環(huán)節(jié)大致占比評分等級1M1平時作業(yè)40%A-獨(dú)立思考、按時完成，作圖規(guī)范，解題思路清晰、步驟完整、格式規(guī)范、答案準(zhǔn)確。B-獨(dú)立思考、按時完成，作圖比較規(guī)范，解題思路比較清晰、步驟比較完整、格式規(guī)范、答案準(zhǔn)確。C-獨(dú)立思考、按時完成，作圖比較規(guī)范，解題思路比較清晰、步驟比較完整、格式比較規(guī)范、答案準(zhǔn)確。D-作業(yè)抄襲，未能按時完成，作圖不規(guī)范，解題思路混亂.2M1期末考試60%（見試卷評分標(biāo)準(zhǔn)）3M2平時作業(yè)40%A-獨(dú)立思考、按時完成，作圖規(guī)范，解題思路清晰、步驟完整、格式規(guī)范、答案準(zhǔn)確。B-獨(dú)立思考、按時完成，作圖比較規(guī)范，解題思路比較清晰、步驟比較完整、格式規(guī)范、答案準(zhǔn)確。C-獨(dú)立思考、按時完成，作圖比較規(guī)范，解題思路比較清晰、步驟比較完整、格式比較規(guī)范、答案準(zhǔn)確。D-作業(yè)抄襲，未能按時完成，作圖不規(guī)范，解題思路混亂.4M2期末考試60%（見試卷評分標(biāo)準(zhǔn)）5M3綜合大作業(yè)100%A-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路正確，系統(tǒng)功能滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案合理，疑問回答準(zhǔn)確，報(bào)告撰寫規(guī)范.。B-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路正確，系統(tǒng)功能基本滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案基本合理，疑問回答準(zhǔn)確，報(bào)告撰寫規(guī)范。C-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路基本正確，系統(tǒng)功能基本滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案基本合理，疑問回答基本準(zhǔn)確，報(bào)告撰寫基本規(guī)范。D-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路不正確，系統(tǒng)功能不能滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案不合理，疑問回答不準(zhǔn)確，報(bào)告撰寫不規(guī)范。6M4綜合大作業(yè)100%A-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路正確，系統(tǒng)功能滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案合理，疑問回答準(zhǔn)確，報(bào)告撰寫規(guī)范.。B-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路正確，系統(tǒng)功能基本滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案基本合理，疑問回答準(zhǔn)確，報(bào)告撰寫規(guī)范。C-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路基本正確，系統(tǒng)功能基本滿足要求,設(shè)計(jì)解決數(shù)字電路問題的實(shí)驗(yàn)方案基本合理，疑問回答基本準(zhǔn)確，報(bào)告撰寫基本規(guī)范。D-利用QuartusII等現(xiàn)代EDA仿真和設(shè)計(jì)工具設(shè)計(jì)的數(shù)字電路不正確，系統(tǒng)功能不能滿足要求,設(shè)計(jì)解決數(shù)