數(shù)字電子技術(shù)第7章數(shù)／模和模／數(shù)轉(zhuǎn)換器課件

7.1概述

7.2D／A轉(zhuǎn)換器

7.3A／D轉(zhuǎn)換器

7.4D／A和A／D轉(zhuǎn)換器應(yīng)用舉例

第7章數(shù)／模和模／數(shù)轉(zhuǎn)換器

7.1概述

7.2D／A轉(zhuǎn)換器

7.3A／D人們把模擬信號轉(zhuǎn)換為數(shù)字信號的過程稱為模/數(shù)轉(zhuǎn)換或A/D(AnalogtoDigital)轉(zhuǎn)換。能夠完成這種轉(zhuǎn)換的電路稱為模/數(shù)轉(zhuǎn)換器，簡稱ADC(AnalogDigitalConverter)。將數(shù)

字信號轉(zhuǎn)換為模擬信號的過程稱為數(shù)/模轉(zhuǎn)換或D/A(DigitaltoAnalog)轉(zhuǎn)換。能夠完成這種轉(zhuǎn)換的電路稱為數(shù)/模轉(zhuǎn)換器，簡稱DAC(DigitalAnalogConverter)。7.1概述

人們把模擬信號轉(zhuǎn)換為數(shù)字信號的過程稱為模/數(shù)轉(zhuǎn)換或A/D7.2.1R-2R倒T型電阻網(wǎng)絡(luò)DAC基本原理

圖7-1所示為四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本原理圖。7.2D/A轉(zhuǎn)換器

7.2.1R-2R倒T型電阻網(wǎng)絡(luò)DAC基本原理

圖圖7-1四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器原理圖圖7-1四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器原理圖計算倒T型電阻網(wǎng)絡(luò)中各支路電流時，其電阻網(wǎng)絡(luò)的等效電路圖如圖7-2所示。圖7-2R-2R倒T型電阻網(wǎng)絡(luò)支路電流等效電路計算倒T型電阻網(wǎng)絡(luò)中各支路電流時，其電阻網(wǎng)絡(luò)的等效電路圖流過每個支路的電流(從數(shù)字量高位到低位)分別為I/2、I/4、I/8、I/16,故有

(7.1)流過每個支路的電流(從數(shù)字量高位到低位)分別為I/2、I在求和放大器的反饋電阻值等于Rf的條件下，輸出電壓為

(7.2)

對于n位輸入的R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，在求和放大器的反饋電阻為Rf時，其輸出的模擬電壓與輸入數(shù)字量之間的一般關(guān)系式為

(7.3)在求和放大器的反饋電阻值等于Rf的條件下，輸出電壓為

設(shè)，NB表示括號中的n位二進制數(shù)，則

uo=－KNB(7.4)

該式表明，對于在圖7-1所示電路中輸入的每一個二進制數(shù)NB，均能在其輸出端得到與之成正比的模擬電壓uo。設(shè)，NB表示括號中的n位二進制數(shù)，則

【例7.1】如圖7-1所示R-2R倒T型電阻網(wǎng)絡(luò)A/D轉(zhuǎn)換器中，已知UREF=－8V，且Rf=R,試計算當d3d2d1d0=1000

時，輸出端所產(chǎn)生的模擬電壓值。

解從參考電源流入T電阻網(wǎng)絡(luò)的總電流為

【例7.1】如圖7-1所示R-2R倒T型電阻網(wǎng)絡(luò)A/流入求和放大器的總電流為

故輸出的模擬電壓為

流入求和放大器的總電流為

故輸出的模擬電壓為

通過以上的分析，我們可以看出此電路的特點：

(1)解碼網(wǎng)絡(luò)僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當有利的。

(2)倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中各支路的電流恒定不變，直接流入運算放大器的反相輸入端，它們之間不存在傳輸時間差，有效地減小了動態(tài)誤差，提高了轉(zhuǎn)換速度。

因此，R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器因轉(zhuǎn)換速度較快，故在目前D/A轉(zhuǎn)換器中被廣泛的應(yīng)用。通過以上的分析，我們可以看出此電路的特點：

(1)7.2.2集成D/A轉(zhuǎn)換器AD7520的電路結(jié)構(gòu)和應(yīng)用

1.AD7520的電路結(jié)構(gòu)

單片集成D/A轉(zhuǎn)換器產(chǎn)品的種類繁多，性能指標各異，按其內(nèi)部電路結(jié)構(gòu)不同一般分為兩類：一類集成芯片內(nèi)部只集成了電阻網(wǎng)絡(luò)(或恒流源網(wǎng)絡(luò))和模擬電子開關(guān)，另一類則集成了參考電壓源發(fā)生器和運算放大器。集成D/A轉(zhuǎn)換器AD7520屬于前一類，下面以它為例介紹集成

D/A轉(zhuǎn)換器的結(jié)構(gòu)及其應(yīng)用。

AD7520是10位CMOS數(shù)/模轉(zhuǎn)換器，具有結(jié)構(gòu)簡單、通用性好的特點。AD7520芯片內(nèi)部只有R-2R倒T型電阻網(wǎng)絡(luò)、CMOS電路構(gòu)成的模擬開關(guān)和反饋電阻(Rf=10kΩ)，如圖7-3所示，圖中的虛線內(nèi)部為AD7520的內(nèi)部電路。7.2.2集成D/A轉(zhuǎn)換器AD7520的電路結(jié)構(gòu)和應(yīng)用圖7-3AD7520內(nèi)部電路圖圖7-3AD7520內(nèi)部電路圖圖7-4是某一位Si的CMOS模擬開關(guān)的電路原理圖。圖中V1～V3組成電平轉(zhuǎn)移電路，使輸入信號能與TTL電平兼容。V4、V5及V6、V7組成兩個反相器，分別作模擬開關(guān)管V8、V9的驅(qū)動電路，V8、V9構(gòu)成單刀雙擲開關(guān)。圖7-4是某一位Si的CMOS模擬開關(guān)的電路原理圖。圖7-4AD7520中的CMOS模擬開關(guān)電路圖7-4AD7520中的CMOS模擬開關(guān)電路AD7520

引腳及連接電路如圖7-5所示。圖7-5AD7520引腳及連接電路AD7520

引腳及連接電路如圖7-5所示。圖7-5AD7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系如表7-1所示，其中2n=210=1024。表7-1AD7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系A(chǔ)D7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系如表7-1

2.AD7520的應(yīng)用

數(shù)字式可編程增益控制電路如圖7-6所示。電路中運算放大器接成普通的反相比例放大形式，AD7520內(nèi)部的反饋電阻R為運算放大器的輸入電阻，而由數(shù)字量控制的倒T型電阻網(wǎng)絡(luò)為其反饋電阻。當輸入數(shù)字量變化時，倒T型電阻網(wǎng)絡(luò)的等效電阻便隨之改變，這樣，反相比例放大器在其輸入電阻一定的情況下可得到不同的增益。2.AD7520的應(yīng)用

數(shù)字式可編程增益控制電圖7-6數(shù)字式可編程增益控制電路圖7-6數(shù)字式可編程增益控制電路根據(jù)運算放大器虛地原理，可以得到

(7.5)

其中UREF=uo，所以

(7.6)根據(jù)運算放大器虛地原理，可以得到

7.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換精度

1)分辨率

分辨率表示D/A轉(zhuǎn)換器在理論上可以達到的精度,用于表征D/A轉(zhuǎn)換器對輸入微小量變化的敏感程度。7.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換精度分辨率定義為D/A轉(zhuǎn)換器能夠分辨出來的最小輸出電壓ULSB與最大輸出電壓UFSR之比。最小輸出電壓ULSB是指輸入的數(shù)字代碼最低有效位為1，其余各位都是0時的輸出電壓；最大輸出電壓UFSR是指輸入的數(shù)字代碼各有效位全為1

時的輸出電壓。n位D/A轉(zhuǎn)換器的分辨率可表示為

分辨率＝(7.7)分辨率定義為D/A轉(zhuǎn)換器能夠分辨出來的最小輸出電壓ULS上式說明,D/A轉(zhuǎn)換器的位數(shù)n越多,分辨率的數(shù)值越小，分辨能力越高。例如，10位D/A轉(zhuǎn)換器的分辨率為

如果輸出模擬電壓滿量程為10V，則10位D/A轉(zhuǎn)換器能夠分辨的最小電壓為

上式說明,D/A轉(zhuǎn)換器的位數(shù)n越多,分辨率的數(shù)值越小，2)轉(zhuǎn)換誤差

(1)比例系數(shù)誤差。它是由基準電壓UREF偏離標準值ΔUREF所引起的誤差。以圖7-1所示倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器為例，當基準電壓UREF偏離標準值ΔUREF時，則輸出端將產(chǎn)生誤差電壓

2)轉(zhuǎn)換誤差

(1)比例系數(shù)誤差。它是由基準此結(jié)果說明，由UREF的變化所引起的誤差和輸入數(shù)字量的大小是成正比的。因此，把由ΔUREF引起的轉(zhuǎn)換誤差稱為比例系數(shù)誤差。圖7-7中的虛線表示出當ΔUREF一定時輸出電壓uo偏離理論值的情況。此結(jié)果說明，由UREF的變化所引起的誤差和輸入數(shù)字量的大小是圖7-7比例系數(shù)誤差圖7-7比例系數(shù)誤差(2)漂移誤差。它由運算放大器的零點漂移造成的誤差。運算放大器由于工作環(huán)境的變化，零點發(fā)生漂移而造成轉(zhuǎn)換誤差，其大小與輸入數(shù)字量無關(guān)，該誤差使輸出電壓的偏移特性曲線發(fā)生平移(上移或下移)，因此也稱為平移誤差，用Δuo2表示，如圖7-8所示。

(3)非線性誤差。(2)漂移誤差。它由運算放大器的零點漂移造成的誤差。運圖7-8漂移誤差圖7-8漂移誤差【例7.2】在10位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，外接參考電壓UREF=－10V。為保證UREF偏離標準值所引起的誤差小于(最低有效位)，當Rf=R時，試計算UREF的相對穩(wěn)定度應(yīng)取多少？【例7.2】在10位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中

解先計算對應(yīng)于輸入的輸出電壓，當輸入代碼只有LSB=1，而其余各位均為0時的輸出電壓為

所以，與相對應(yīng)的輸出電壓絕對值為

解先計算對應(yīng)于輸入的輸出電壓，當輸入代碼只有L其次，計算由于參考電壓UREF變化，ΔUREF所引起的輸出電壓變化Δuo。由式(7.3)可知，在n位輸入的D/A轉(zhuǎn)換器中，由ΔUREF引起的輸出電壓變化應(yīng)為

而且在數(shù)字量的所有位全為1時Δuo最大。這時的輸出電壓絕對值為其次，計算由于參考電壓UREF變化，ΔUREF所引起的輸根據(jù)題意，Δuo必須不大于對應(yīng)的輸出電壓，于是有

即

所以，參考電壓UREF的相對穩(wěn)定度為

根據(jù)題意，Δuo必須不大于對應(yīng)的輸出電壓，于是有

2.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立時間tset來描述。2.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立7.3.1采樣和保持、量化與編碼

1.采樣和保持

采樣(又稱抽樣或取樣)是將時間上連續(xù)變化的模擬信號轉(zhuǎn)換為時間上離散的模擬信號，即將時間上連續(xù)變化的模擬信號轉(zhuǎn)換為一系列等間隔的脈沖。脈沖的幅值取決于當時模擬量的大小，其過程如圖7-9所示。7.3A/D轉(zhuǎn)換器7.3.1采樣和保持、量化與編碼

1.采樣和保圖7-9采樣過程圖7-9采樣過程采樣頻率必須不小于輸入模擬信號最高頻率分量的兩倍，即

fs≥2fmax(7.8)采樣頻率必須不小于輸入模擬信號最高頻率分量的兩倍，即

圖7-10(a)所示是一種常見的采樣-保持電路，其中，增強型NMOS管作為電子開關(guān)，受采樣脈沖s(t)的控制；C為存儲樣值的電容；運算放大器構(gòu)成電壓跟隨器。

電路的工作過程如下：當采樣脈沖s(t)為高電平時，NMOS管導(dǎo)通，ui(t)為存儲電容C迅速充電，使電容C上的電壓跟上輸入電壓ui(t)的變化，在τ期間，電容C的電壓等于ui(t)；當s(t)為低電平時，NMOS管截止，電容C上的充電電壓在此期間保持不變，一直保持到下一個采樣脈沖的到來，保持時間為Ts－τ。電壓跟隨器的輸出電壓uo(t)始終跟隨存儲電容C上的電壓變化，波形如圖7-10(b)所示。圖7-10(a)所示是一種常見的采樣-保持電路，其中，增圖7-10采樣-保持電路的基本形式(a)原理圖；(b)波形圖圖7-10采樣-保持電路的基本形式

2.量化與編碼

數(shù)字信號不僅在時間上是離散的，而且在幅值上也不是連續(xù)的。這就是說，任何一個數(shù)字量的大小都可用某個規(guī)定的最小數(shù)量單位的整倍數(shù)來表示。但是模擬信號經(jīng)采樣-保持電路后，得到的輸出信號是階梯形模擬信號，但階梯幅值仍然是連續(xù)變化的，這些值仍屬模擬信號。

因此，在進行A/D轉(zhuǎn)換時，還必須將采樣-保持電路的輸出電壓按某種近似方法用一個最小單位的整數(shù)倍表示出來，這一轉(zhuǎn)化過程稱為量化。所規(guī)定的最小數(shù)量單位叫做量化單位，用Δ表示。顯然，數(shù)字信號最低有效位(LSB)中的1表示的數(shù)量大小就等于Δ。2.量化與編碼

數(shù)字信號不僅在時間上是離散的，而把量化的結(jié)果用代碼(可以是二進制，也可以是其他進制)表示出來，稱為編碼。這個代碼就是A/D轉(zhuǎn)換的輸出結(jié)果。量化的方法有兩種：一種是只舍不入；另一種是有舍有入。

只舍不入的方法是：取最小量化單位Δ=Um/2n，其

中Um為輸入模擬電壓最大值，n為輸出數(shù)字代碼位數(shù)，將0～Δ之間的模擬電壓歸并到0·Δ，把Δ～2Δ之間的模擬電壓歸并到1·Δ，依此類推。這種方法產(chǎn)生的最大量化誤差為Δ。把量化的結(jié)果用代碼(可以是二進制，也可以是其他進制)表示有舍有入的方法是：將不足半個量化單位的部分舍去，將等于或大于半個量化單位的部分按一個量化單位處理。如

圖7-11(a)所示。有舍有入的方法是：將不足半個量化單位的部分舍去，將等于或圖7-11劃分量化電平的兩種方法(a)只舍不入法；(b)有舍有入法圖7-11劃分量化電平的兩種方法7.3.2V-T型雙積分式A/D轉(zhuǎn)換器

V-T型雙積分式A/D轉(zhuǎn)換器是一種間接A/D轉(zhuǎn)換器，其轉(zhuǎn)換原理是：將輸入的模擬電壓ui轉(zhuǎn)換成與其成正比的時間T，然后在這個時間T里對固定頻率的時鐘脈沖進行計數(shù)，計數(shù)的結(jié)果就是正比于輸入模擬電壓的數(shù)字量。

圖7-12是V-T型雙積分式A/D轉(zhuǎn)換器的原理框圖。它由積分器、比較器、計數(shù)器、控制邏輯和時鐘信號源組成。其中，控制邏輯電路由一個n位計數(shù)器、附加觸發(fā)器FFA、模擬開關(guān)S1和S2的驅(qū)動電路L1和L2、控制門G組成。圖7-13是這個電路的電壓波形圖。7.3.2V-T型雙積分式A/D轉(zhuǎn)換器

V-T型雙圖7-12V-T型雙積分式A/D轉(zhuǎn)換器原理框圖圖7-12V-T型雙積分式A/D轉(zhuǎn)換器原理框圖圖7-13V-T型雙積分式A/D轉(zhuǎn)換器的工作波形圖7-13V-T型雙積分式A/D轉(zhuǎn)換器的工作波形V-T型雙積分式A/D轉(zhuǎn)換器的工作原理如下：

轉(zhuǎn)換開始前，由于轉(zhuǎn)換控制信號uL=0,因而計數(shù)器和附加觸發(fā)器均被置為0，同時開關(guān)S2閉合，使積分電容C充分放電。

當uL=1時開始轉(zhuǎn)換，轉(zhuǎn)換操作分兩步進行：

第一步，將開關(guān)S1接至輸入信號ui一側(cè)，積分器開始對ui進行固定時間T1的積分，積分結(jié)束時積分器的輸出電壓為

(7.9)V-T型雙積分式A/D轉(zhuǎn)換器的工作原理如下：

轉(zhuǎn)換因為積分過程中積分器的輸出為負電壓，所以比較器的輸出電壓為高電平，將“與”門G打開，n位計數(shù)器對uG端的脈沖計數(shù)。當計數(shù)器計滿2n個脈沖后，計數(shù)器自動返回全0狀態(tài)，同時給FFA一個進位信號，使FFA置1，于是S1轉(zhuǎn)接到-UREF側(cè)，第一次積分結(jié)束。第一次積分的時間為T1，則

T1=2nTcp(7.10)因為積分過程中積分器的輸出為負電壓，所以比較器的輸出電壓式中，Tcp是時鐘信號CP脈沖的周期，所以，積分器的輸出電壓為

(7.11)式中，Tcp是時鐘信號CP脈沖的周期，所以，積分器的輸出電壓第二步，開關(guān)S1轉(zhuǎn)接到基準電壓－UREF側(cè)，積分器向相反方向積分，計數(shù)器又開始從0計數(shù)。經(jīng)過時間T2后積分器輸出電壓上升到0，比較器的輸出為低電壓，將門G封鎖，停止計數(shù)，至此轉(zhuǎn)換結(jié)束。積分器的輸出電壓為

(7.12)

(7.13)第二步，開關(guān)S1轉(zhuǎn)接到基準電壓－UREF側(cè)，積分器向相反所以

(7.14)

可見，反向積分到uo=0的這段時間，T2與輸入信號ui

成正比。在T2時間內(nèi)，計數(shù)器所計的脈沖數(shù)為

(7.15)所以

(7.14)【例7.3】如圖7-12所示電路中，計數(shù)器位數(shù)n=10，UREF=12V，時鐘脈沖頻率fcp=103Hz，完成一次轉(zhuǎn)換最長需要時間為多少？若輸入模擬電壓ui=5V，試求輸出的數(shù)字量是多少？

解雙積分A/D轉(zhuǎn)換器第一次積分時間

【例7.3】如圖7-12所示電路中，計數(shù)器位數(shù)n=1第二次積分時間T2與采樣點的電壓幅值成正比，即與ui成正比。當T1=T2時，完成轉(zhuǎn)換的時間最長，為

當ui=5V時，輸出的數(shù)字量為

第二次積分時間T2與采樣點的電壓幅值成正比，即與ui成正7.3.3逐次逼近型A/D轉(zhuǎn)換器

逐次逼近型A/D轉(zhuǎn)換器的工作原理如圖7-14所示。圖7-14逐次逼近型A/D轉(zhuǎn)換器電路結(jié)構(gòu)框圖7.3.3逐次逼近型A/D轉(zhuǎn)換器

逐次逼近型A/下面再結(jié)合圖7-15所示的三位逐次比較A/D轉(zhuǎn)換電路具體說明一下逐次比較的過程。它由電壓比較器C(當uo≤ui時，比較器的輸出u=0；當uo>ui時u=1)，3位D/A轉(zhuǎn)換器，

三位數(shù)碼寄存器(由FFA、FFB、FFC三個觸發(fā)器組成)，觸發(fā)器(FF1～FF5)和門電路(G1～G9)組成的控制邏輯電路等。下面再結(jié)合圖7-15所示的三位逐次比較A/D轉(zhuǎn)換電路具圖7-15三位逐次比較A/D轉(zhuǎn)換電路圖7-15三位逐次比較A/D轉(zhuǎn)換電路7.3.4并行比較型A/D轉(zhuǎn)換器

并行比較型A/D轉(zhuǎn)換器是一種直接A/D轉(zhuǎn)換器。圖7-16是三位并行比較型A/D轉(zhuǎn)換器的電路原理圖，它由電壓比較器、寄存器和編碼器三部分組成。輸入ui為0~UREF之間的模擬電壓，輸出是3位二進制數(shù)碼d2、d1、d0。7.3.4并行比較型A/D轉(zhuǎn)換器

并行比較型A/D圖7-16三位并行比較型A/D轉(zhuǎn)換器的電路原理圖圖7-16三位并行比較型A/D轉(zhuǎn)換器的電路原理圖3位并行比較型A/D轉(zhuǎn)換器轉(zhuǎn)換真值表，如表7-2所示。表7-23位并行比較型A/D轉(zhuǎn)換器轉(zhuǎn)換真值表

3位并行比較型A/D轉(zhuǎn)換器轉(zhuǎn)換真值表，如表7-2所示。表77.3.5A/D轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換精度

1)分辨率

A/D轉(zhuǎn)換器的分辨率是以輸出二進制(或十進制)的位數(shù)表示的，它說明A/D轉(zhuǎn)換器對輸入信號的分辨能力。從理論上分析，若A/D轉(zhuǎn)換器有n位數(shù)字量輸出，那么它可以把滿量程輸入的模擬電壓劃分成2n個等分，即能區(qū)別的最小輸入模擬電壓值為滿量程的1/2n。在滿量程的電壓值確定的情況下，輸出的位數(shù)愈多，量化單位越小，分辨率越高。7.3.5A/D轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換例如，當輸入信號最大值為5V時，若為8位的A/D轉(zhuǎn)換器，則能區(qū)分的輸入信號的最小電壓值為

若為12位的A/D轉(zhuǎn)換器，則能區(qū)分的輸入信號的最小電壓值為1.22mV。

2)轉(zhuǎn)換誤差例如，當輸入信號最大值為5V時，若為8位的A/D轉(zhuǎn)換7.4.1數(shù)控電流源

由D/A轉(zhuǎn)換器、運算放大器A1及A2等組成的數(shù)控電流源如圖7-17所示，其中D/A轉(zhuǎn)換器為單極性(或雙極性)輸出電路，故D/A轉(zhuǎn)換器的輸出電壓uo受輸入數(shù)碼N控制。7.4D/A和A/D轉(zhuǎn)換器應(yīng)用舉例7.4.1數(shù)控電流源

由D/A轉(zhuǎn)換器、運算放大器A圖7-17數(shù)控電流源圖7-17數(shù)控電流源由圖7-17可知，A2組成電壓跟隨器，所以有ub=ud。根據(jù)戴維寧定理，可求出a點的等效電壓為

(7.16)

A1組成同相比例放大電路，其輸出為

(7.17)

uo=uo1－ub(7.18)由圖7-17可知，A2組成電壓跟隨器，所以有ub=ud因此，流過Rs的電流iL為

(7.19)因此，流過Rs的電流iL為

7.4.2數(shù)控波形發(fā)生器

D/A轉(zhuǎn)換器能使輸入數(shù)字量正比于輸出的模擬電壓，因此通過變換輸入數(shù)字量就可以得到三角波、方波、正弦波等波形。

由D/A轉(zhuǎn)換器AD7520、10位二進制可逆計數(shù)器及加減控制電路組成的波形產(chǎn)生電路如圖7-18所示。7.4.2數(shù)控波形發(fā)生器

D/A轉(zhuǎn)換器能使輸入數(shù)字圖7-18AD7520組成的波形產(chǎn)生電路圖7-18AD7520組成的波形產(chǎn)生電路圖中的加/減控制電路與10位二進制可逆計數(shù)器配合工作，當計數(shù)器處于加法計數(shù)器狀態(tài)并加到全“1”時，將加/減控制電路復(fù)位，使計數(shù)器進入減法計數(shù)狀態(tài)，而當減到全“0”時，將加/減控制電路置位，使計數(shù)器再次處于加法計數(shù)狀態(tài)，如此周而復(fù)始。第一級D/A轉(zhuǎn)換器的輸出電壓為

(7.20)圖中的加/減控制電路與10位二進制可逆計數(shù)器配合工作，當將這個三角波作為第二級D/A轉(zhuǎn)換器的參考電壓，由于兩個D/A轉(zhuǎn)換器的數(shù)字量相同，于是可得第二級D/A轉(zhuǎn)換器輸出的模擬電壓為

(7.21)將這個三角波作為第二級D/A轉(zhuǎn)換器的參考電壓，由于兩個D7.4.3位A/D轉(zhuǎn)換器ICL7106集成數(shù)字電壓表

位數(shù)字電壓表的量程為1.999V和199.9mV，其最高位只顯示0或1，故稱為位。ICL7106構(gòu)成的數(shù)字電壓表如圖7-19所示。7.4.3位A/D轉(zhuǎn)換器ICL7106集成數(shù)字電壓表圖7-19ICL7106構(gòu)成的數(shù)字電壓表圖7-19ICL7106構(gòu)成的數(shù)字電壓表7.1概述

7.2D／A轉(zhuǎn)換器

7.3A／D轉(zhuǎn)換器

7.4D／A和A／D轉(zhuǎn)換器應(yīng)用舉例

第7章數(shù)／模和模／數(shù)轉(zhuǎn)換器

7.1概述

7.2D／A轉(zhuǎn)換器

7.3A／D人們把模擬信號轉(zhuǎn)換為數(shù)字信號的過程稱為模/數(shù)轉(zhuǎn)換或A/D(AnalogtoDigital)轉(zhuǎn)換。能夠完成這種轉(zhuǎn)換的電路稱為模/數(shù)轉(zhuǎn)換器，簡稱ADC(AnalogDigitalConverter)。將數(shù)

字信號轉(zhuǎn)換為模擬信號的過程稱為數(shù)/模轉(zhuǎn)換或D/A(DigitaltoAnalog)轉(zhuǎn)換。能夠完成這種轉(zhuǎn)換的電路稱為數(shù)/模轉(zhuǎn)換器，簡稱DAC(DigitalAnalogConverter)。7.1概述

人們把模擬信號轉(zhuǎn)換為數(shù)字信號的過程稱為模/數(shù)轉(zhuǎn)換或A/D7.2.1R-2R倒T型電阻網(wǎng)絡(luò)DAC基本原理

圖7-1所示為四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的基本原理圖。7.2D/A轉(zhuǎn)換器

7.2.1R-2R倒T型電阻網(wǎng)絡(luò)DAC基本原理

圖圖7-1四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器原理圖圖7-1四位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器原理圖計算倒T型電阻網(wǎng)絡(luò)中各支路電流時，其電阻網(wǎng)絡(luò)的等效電路圖如圖7-2所示。圖7-2R-2R倒T型電阻網(wǎng)絡(luò)支路電流等效電路計算倒T型電阻網(wǎng)絡(luò)中各支路電流時，其電阻網(wǎng)絡(luò)的等效電路圖流過每個支路的電流(從數(shù)字量高位到低位)分別為I/2、I/4、I/8、I/16,故有

(7.1)流過每個支路的電流(從數(shù)字量高位到低位)分別為I/2、I在求和放大器的反饋電阻值等于Rf的條件下，輸出電壓為

(7.2)

對于n位輸入的R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，在求和放大器的反饋電阻為Rf時，其輸出的模擬電壓與輸入數(shù)字量之間的一般關(guān)系式為

(7.3)在求和放大器的反饋電阻值等于Rf的條件下，輸出電壓為

設(shè)，NB表示括號中的n位二進制數(shù)，則

uo=－KNB(7.4)

該式表明，對于在圖7-1所示電路中輸入的每一個二進制數(shù)NB，均能在其輸出端得到與之成正比的模擬電壓uo。設(shè)，NB表示括號中的n位二進制數(shù)，則

【例7.1】如圖7-1所示R-2R倒T型電阻網(wǎng)絡(luò)A/D轉(zhuǎn)換器中，已知UREF=－8V，且Rf=R,試計算當d3d2d1d0=1000

時，輸出端所產(chǎn)生的模擬電壓值。

解從參考電源流入T電阻網(wǎng)絡(luò)的總電流為

【例7.1】如圖7-1所示R-2R倒T型電阻網(wǎng)絡(luò)A/流入求和放大器的總電流為

故輸出的模擬電壓為

流入求和放大器的總電流為

故輸出的模擬電壓為

通過以上的分析，我們可以看出此電路的特點：

(1)解碼網(wǎng)絡(luò)僅有R和2R兩種規(guī)格的電阻，這對于集成工藝是相當有利的。

(2)倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中各支路的電流恒定不變，直接流入運算放大器的反相輸入端，它們之間不存在傳輸時間差，有效地減小了動態(tài)誤差，提高了轉(zhuǎn)換速度。

因此，R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器因轉(zhuǎn)換速度較快，故在目前D/A轉(zhuǎn)換器中被廣泛的應(yīng)用。通過以上的分析，我們可以看出此電路的特點：

(1)7.2.2集成D/A轉(zhuǎn)換器AD7520的電路結(jié)構(gòu)和應(yīng)用

1.AD7520的電路結(jié)構(gòu)

單片集成D/A轉(zhuǎn)換器產(chǎn)品的種類繁多，性能指標各異，按其內(nèi)部電路結(jié)構(gòu)不同一般分為兩類：一類集成芯片內(nèi)部只集成了電阻網(wǎng)絡(luò)(或恒流源網(wǎng)絡(luò))和模擬電子開關(guān)，另一類則集成了參考電壓源發(fā)生器和運算放大器。集成D/A轉(zhuǎn)換器AD7520屬于前一類，下面以它為例介紹集成

D/A轉(zhuǎn)換器的結(jié)構(gòu)及其應(yīng)用。

AD7520是10位CMOS數(shù)/模轉(zhuǎn)換器，具有結(jié)構(gòu)簡單、通用性好的特點。AD7520芯片內(nèi)部只有R-2R倒T型電阻網(wǎng)絡(luò)、CMOS電路構(gòu)成的模擬開關(guān)和反饋電阻(Rf=10kΩ)，如圖7-3所示，圖中的虛線內(nèi)部為AD7520的內(nèi)部電路。7.2.2集成D/A轉(zhuǎn)換器AD7520的電路結(jié)構(gòu)和應(yīng)用圖7-3AD7520內(nèi)部電路圖圖7-3AD7520內(nèi)部電路圖圖7-4是某一位Si的CMOS模擬開關(guān)的電路原理圖。圖中V1～V3組成電平轉(zhuǎn)移電路，使輸入信號能與TTL電平兼容。V4、V5及V6、V7組成兩個反相器，分別作模擬開關(guān)管V8、V9的驅(qū)動電路，V8、V9構(gòu)成單刀雙擲開關(guān)。圖7-4是某一位Si的CMOS模擬開關(guān)的電路原理圖。圖7-4AD7520中的CMOS模擬開關(guān)電路圖7-4AD7520中的CMOS模擬開關(guān)電路AD7520

引腳及連接電路如圖7-5所示。圖7-5AD7520引腳及連接電路AD7520

引腳及連接電路如圖7-5所示。圖7-5AD7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系如表7-1所示，其中2n=210=1024。表7-1AD7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系A(chǔ)D7520輸入數(shù)字信號與輸出模擬量之間的關(guān)系如表7-1

2.AD7520的應(yīng)用

數(shù)字式可編程增益控制電路如圖7-6所示。電路中運算放大器接成普通的反相比例放大形式，AD7520內(nèi)部的反饋電阻R為運算放大器的輸入電阻，而由數(shù)字量控制的倒T型電阻網(wǎng)絡(luò)為其反饋電阻。當輸入數(shù)字量變化時，倒T型電阻網(wǎng)絡(luò)的等效電阻便隨之改變，這樣，反相比例放大器在其輸入電阻一定的情況下可得到不同的增益。2.AD7520的應(yīng)用

數(shù)字式可編程增益控制電圖7-6數(shù)字式可編程增益控制電路圖7-6數(shù)字式可編程增益控制電路根據(jù)運算放大器虛地原理，可以得到

(7.5)

其中UREF=uo，所以

(7.6)根據(jù)運算放大器虛地原理，可以得到

7.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換精度

1)分辨率

分辨率表示D/A轉(zhuǎn)換器在理論上可以達到的精度,用于表征D/A轉(zhuǎn)換器對輸入微小量變化的敏感程度。7.2.3D/A轉(zhuǎn)換器的主要技術(shù)指標

1.轉(zhuǎn)換精度分辨率定義為D/A轉(zhuǎn)換器能夠分辨出來的最小輸出電壓ULSB與最大輸出電壓UFSR之比。最小輸出電壓ULSB是指輸入的數(shù)字代碼最低有效位為1，其余各位都是0時的輸出電壓；最大輸出電壓UFSR是指輸入的數(shù)字代碼各有效位全為1

時的輸出電壓。n位D/A轉(zhuǎn)換器的分辨率可表示為

分辨率＝(7.7)分辨率定義為D/A轉(zhuǎn)換器能夠分辨出來的最小輸出電壓ULS上式說明,D/A轉(zhuǎn)換器的位數(shù)n越多,分辨率的數(shù)值越小，分辨能力越高。例如，10位D/A轉(zhuǎn)換器的分辨率為

如果輸出模擬電壓滿量程為10V，則10位D/A轉(zhuǎn)換器能夠分辨的最小電壓為

上式說明,D/A轉(zhuǎn)換器的位數(shù)n越多,分辨率的數(shù)值越小，2)轉(zhuǎn)換誤差

(1)比例系數(shù)誤差。它是由基準電壓UREF偏離標準值ΔUREF所引起的誤差。以圖7-1所示倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器為例，當基準電壓UREF偏離標準值ΔUREF時，則輸出端將產(chǎn)生誤差電壓

2)轉(zhuǎn)換誤差

(1)比例系數(shù)誤差。它是由基準此結(jié)果說明，由UREF的變化所引起的誤差和輸入數(shù)字量的大小是成正比的。因此，把由ΔUREF引起的轉(zhuǎn)換誤差稱為比例系數(shù)誤差。圖7-7中的虛線表示出當ΔUREF一定時輸出電壓uo偏離理論值的情況。此結(jié)果說明，由UREF的變化所引起的誤差和輸入數(shù)字量的大小是圖7-7比例系數(shù)誤差圖7-7比例系數(shù)誤差(2)漂移誤差。它由運算放大器的零點漂移造成的誤差。運算放大器由于工作環(huán)境的變化，零點發(fā)生漂移而造成轉(zhuǎn)換誤差，其大小與輸入數(shù)字量無關(guān)，該誤差使輸出電壓的偏移特性曲線發(fā)生平移(上移或下移)，因此也稱為平移誤差，用Δuo2表示，如圖7-8所示。

(3)非線性誤差。(2)漂移誤差。它由運算放大器的零點漂移造成的誤差。運圖7-8漂移誤差圖7-8漂移誤差【例7.2】在10位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中，外接參考電壓UREF=－10V。為保證UREF偏離標準值所引起的誤差小于(最低有效位)，當Rf=R時，試計算UREF的相對穩(wěn)定度應(yīng)取多少？【例7.2】在10位R-2R倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器中

解先計算對應(yīng)于輸入的輸出電壓，當輸入代碼只有LSB=1，而其余各位均為0時的輸出電壓為

所以，與相對應(yīng)的輸出電壓絕對值為

解先計算對應(yīng)于輸入的輸出電壓，當輸入代碼只有L其次，計算由于參考電壓UREF變化，ΔUREF所引起的輸出電壓變化Δuo。由式(7.3)可知，在n位輸入的D/A轉(zhuǎn)換器中，由ΔUREF引起的輸出電壓變化應(yīng)為

而且在數(shù)字量的所有位全為1時Δuo最大。這時的輸出電壓絕對值為其次，計算由于參考電壓UREF變化，ΔUREF所引起的輸根據(jù)題意，Δuo必須不大于對應(yīng)的輸出電壓，于是有

即

所以，參考電壓UREF的相對穩(wěn)定度為

根據(jù)題意，Δuo必須不大于對應(yīng)的輸出電壓，于是有

2.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立時間tset來描述。2.轉(zhuǎn)換速度

D/A轉(zhuǎn)換器的轉(zhuǎn)換速度通常用建立7.3.1采樣和保持、量化與編碼

1.采樣和保持

采樣(又稱抽樣或取樣)是將時間上連續(xù)變化的模擬信號轉(zhuǎn)換為時間上離散的模擬信號，即將時間上連續(xù)變化的模擬信號轉(zhuǎn)換為一系列等間隔的脈沖。脈沖的幅值取決于當時模擬量的大小，其過程如圖7-9所示。7.3A/D轉(zhuǎn)換器7.3.1采樣和保持、量化與編碼

1.采樣和保圖7-9采樣過程圖7-9采樣過程采樣頻率必須不小于輸入模擬信號最高頻率分量的兩倍，即

fs≥2fmax(7.8)采樣頻率必須不小于輸入模擬信號最高頻率分量的兩倍，即

圖7-10(a)所示是一種常見的采樣-保持電路，其中，增強型NMOS管作為電子開關(guān)，受采樣脈沖s(t)的控制；C為存儲樣值的電容；運算放大器構(gòu)成電壓跟隨器。

電路的工作過程如下：當采樣脈沖s(t)為高電平時，NMOS管導(dǎo)通，ui(t)為存儲電容C迅速充電，使電容C上的電壓跟上輸入電壓ui(t)的變化，在τ期間，電容C的電壓等于ui(t)；當s(t)為低電平時，NMOS管截止，電容C上的充電電壓在此期間保持不變，一直保持到下一個采樣脈沖的到來，保持時間為Ts－τ。電壓跟隨器的輸出電壓uo(t)始終跟隨存儲電容C上的電壓變化，波形如圖7-10(b)所示。圖7-10(a)所示是一種常見的采樣-保持電路，其中，增圖7-10采樣-保持電路的基本形式(a)原理圖；(b)波形圖圖7-10采樣-保持電路的基本形式

2.量化與編碼

數(shù)字信號不僅在時間上是離散的，而且在幅值上也不是連續(xù)的。這就是說，任何一個數(shù)字量的大小都可用某個規(guī)定的最小數(shù)量單位的整倍數(shù)來表示。但是模擬信號經(jīng)采樣-保持電路后，得到的輸出信號是階梯形模擬信號，但階梯幅值仍然是連續(xù)變化的，這些值仍屬模擬信號。

因此，在進行A/D轉(zhuǎn)換時，還必須將采樣-保持電路的輸出電壓按某種近似方法用一個最小單位的整數(shù)倍表示出來，這一轉(zhuǎn)化過程稱為量化。所規(guī)定的最小數(shù)量單位叫做量化單位，用Δ表示。顯然，數(shù)字信號最低有效位(LSB)中的1表示的數(shù)量大小就等于Δ。2.量化與編碼

數(shù)字信號不僅在時間上是離散的，而把量化的結(jié)果用代碼(可以是二進制，也可以是其他進制)表示出來，稱為編碼。這個代碼就是A/D轉(zhuǎn)換的輸出結(jié)果。量化的方法有兩種：一種是只舍不入；另一種是有舍有入。

只舍不入的方法是：取最小量化單位Δ=Um/2n，其

中Um為輸入模擬電壓最大值，n為輸出數(shù)字代碼位數(shù)，將0～Δ之間的模擬電壓歸并到0·Δ，把Δ～2Δ之間的模擬電壓歸并到1·Δ，依此類推。這種方法產(chǎn)生的最大量化誤差為Δ。把量化的結(jié)果用代碼(可以是二進制，也可以是其他進制)表示有舍有入的方法是：將不足半個量化單位的部分舍去，將等于或大于半個量化單位的部分按一個量化單位處理。如

圖7-11(a)所示。有舍有入的方法是：將不足半個量化單位的部分舍去，將等于或圖7-11劃分量化電平的兩種方法(a)只舍不入法；(b)有舍有入法圖7-11劃分量化電平的兩種方法7.3.2V-T型雙積分式A/D轉(zhuǎn)換器

V-T型雙積分式A/D轉(zhuǎn)換器是一種間接A/D轉(zhuǎn)換器，其轉(zhuǎn)換原理是：將輸入的模擬電壓ui轉(zhuǎn)換成與其成正比的時間T，然后在這個時間T里對固定頻率的時鐘脈沖進行計數(shù)，計數(shù)的結(jié)果就是正比于輸入模擬電壓的數(shù)字量。

圖7-12是V-T型雙積分式A/D轉(zhuǎn)換器的原理框圖。它由積分器、比較器、計數(shù)器、控制邏輯和時鐘信號源組成。其中，控制邏輯電路由一個n位計數(shù)器、附加觸發(fā)器FFA、模擬開關(guān)S1和S2的驅(qū)動電路L1和L2、控制門G組成。圖7-13是這個電路的電壓波形圖。7.3.2V-T型雙積分式A/D轉(zhuǎn)換器

V-T型雙圖7-12V-T型雙積分式A/D轉(zhuǎn)換器原理框圖圖7-12V-T型雙積分式A/D轉(zhuǎn)換器原理框圖圖7-13V-T型雙積分式A/D轉(zhuǎn)換器的工作波形圖7-13V-T型雙積分式A/D轉(zhuǎn)換器的工作波形V-T型雙積分式A/D轉(zhuǎn)換器的工作原理如下：

轉(zhuǎn)換開始前，由于轉(zhuǎn)換控制信號uL=0,因而計數(shù)器和附加觸發(fā)器均被置為0，同時開關(guān)S2閉合，使積分電容C充分放電。

當uL=1時開始轉(zhuǎn)換，轉(zhuǎn)換操作分兩步進行：

第一步，將開關(guān)S1接至輸入信號ui一側(cè)，積分器開始對ui進行固定時間T1的積分，積分結(jié)束時積分器的輸出電壓為

(7.9)V-T型雙積分式A/D轉(zhuǎn)換器的工作原理如下：

轉(zhuǎn)換因為積分過程中積分器的輸出為負電壓，所以比較器的輸出電壓為高電平，將“與”門G打開，n位計數(shù)器對uG端的脈沖計數(shù)。當計數(shù)器計滿2n個脈沖后，計數(shù)器自動返回全0狀態(tài)，同時給FFA一個進位信號，使FFA置1，于是S1轉(zhuǎn)接到-UREF側(cè)，第一次積分結(jié)束。第一次積分的時間為T1，則

T1=2nTcp(7.10)因為積分過程中積分器的輸出為負電壓，所以比較器的輸出電壓式中，Tcp是時鐘信號CP脈沖的周期，所以，積分器的輸出電壓為

(7.11)式中，Tcp是時鐘信號CP脈沖的周期，所以，積分器的輸出電壓第二步，開關(guān)S1轉(zhuǎn)接到基準電壓－UREF側(cè)，積分器向相反方向積分，計數(shù)器又開始從0計數(shù)。經(jīng)過時間T2后積分器輸出電壓上升到0，比較器的輸出為低電壓，將門G封鎖，停止計數(shù)，至此轉(zhuǎn)換結(jié)束。積分器的輸出電壓為

(7.12)

(7.13)第二步，開關(guān)S1轉(zhuǎn)接到基準電壓－UREF側(cè)，積分器向相反所以

(7.14)

可見，反向積分到uo=0的這段時間，T2與輸入信號ui

成正比。在T2時間內(nèi)，計數(shù)器所計的脈沖數(shù)為

(7.15)所以

(7.14)【例7.3】如圖7-12所示電路中，計數(shù)器位數(shù)n=10，UREF=12V，時鐘脈沖頻率fcp=103Hz，完成一次轉(zhuǎn)換最長需要時間為多少？若輸入模擬電壓ui=5V，試求輸出的數(shù)字量是多少？

解雙積分A/D轉(zhuǎn)換器第一次積分時間

【例7.3】如圖7-12所示電路中，計數(shù)器位數(shù)n=1第二次積分時間T2與采樣點的電壓幅值成正比，即與ui成正比。當T1=T2時，完成轉(zhuǎn)換的時間最長，為

當ui=5V時，輸出的數(shù)字量為

第二次積分時間T2與采樣點的電壓幅值成正比，即與ui成正7.3.3逐次逼近型A/D轉(zhuǎn)換器

逐次逼近型A/D轉(zhuǎn)換器的工作原理如圖7-14所示。圖7-14逐次逼近型A/D轉(zhuǎn)換器電路結(jié)構(gòu)框圖7.3.3逐次逼近型A/D轉(zhuǎn)換器

逐次逼近型A/下面再結(jié)合圖7-15所示的三位逐次比較A/D轉(zhuǎn)換電路具體說明一下逐次比較的過程。它由電壓比較器C(當uo≤ui時，比較器的輸出u=0；當uo>ui時u=1)，3位D/A轉(zhuǎn)換器，

三位數(shù)碼寄存器(由FFA、FFB、FFC三個觸發(fā)器組成)，觸發(fā)器(FF1～FF5)和門電路(G1～G9)組成的控制邏輯電路等。下面再結(jié)合圖7-15所示的三位逐次比較A/D轉(zhuǎn)換電路具圖7-15三位逐次比較A/D轉(zhuǎn)換電路