微處理器與總線課件

1第2章微處理器與總線1第2章2主要內(nèi)容：微處理器概述8088/8086微處理器總線*80386微處理器*Pentium4微處理器2主要內(nèi)容：微處理器概述微處理器CPUROMRAMI/O接口外設(shè)地址總線AB數(shù)據(jù)總線DB控制總線CB微型機(jī)結(jié)構(gòu)框圖微ROMRAMI/O接口外設(shè)地址總線AB數(shù)據(jù)總線DB控制總線4微處理器的基本組成： 運(yùn)算器：ALU、內(nèi)部總線 內(nèi)部寄存器組： 控制器：PC、IR、ID、時(shí)序控制、微操作控制等微處理器的功能：微處理器的性能參數(shù)：位數(shù)§2.1

微處理器概述4微處理器的基本組成：§2.1微處理器概述一.8088/8086CPU的特點(diǎn)采用并行流水線工作方式

——通過設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)對(duì)內(nèi)存空間實(shí)行分段管理

——

將內(nèi)存分段并設(shè)置4個(gè)段寄存器，以實(shí)現(xiàn)對(duì)1MB空間的尋址支持多處理器系統(tǒng)CPU內(nèi)部結(jié)構(gòu)存儲(chǔ)器尋址部分工作模式§2.28088/8086微處理器一.8088/8086CPU的特點(diǎn)采用并行流水線工作方式6傳統(tǒng)的CPU取指1執(zhí)行1取指2執(zhí)行2取指3執(zhí)行3CPU忙空忙空忙空BUS取指1取指2取指3取指4取指5取指68088/8086CPU

BIU執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5EU忙忙忙忙忙忙BUS6傳統(tǒng)的CPU取指1執(zhí)行1取指2執(zhí)行27二、8088CPU的功能結(jié)構(gòu)7二、8088CPU的功能結(jié)構(gòu)執(zhí)行單元組成：運(yùn)算器8個(gè)通用寄存器1個(gè)標(biāo)志寄存器

EU部分控制電路執(zhí)行單元EU總線接口單元BIUCPU構(gòu)成包括:1、8088CPU的內(nèi)部結(jié)構(gòu)執(zhí)行單元組成：運(yùn)算器執(zhí)行單元EUCPU構(gòu)9執(zhí)行單元EU功能：分析指令（指令譯碼）執(zhí)行指令暫存中間運(yùn)算結(jié)果保存運(yùn)算結(jié)果特征在標(biāo)志寄存器FLAGS中在ALU中完成在通用寄存器中9執(zhí)行單元EU功能：在標(biāo)志寄存器FLAGS中在ALU中完成在10總線接口單元BIU組成：

段寄存器：CS、DS、SS、ES 指令指針寄存器：IP 指令隊(duì)列：4個(gè)字節(jié) 地址加法器：生成20位物理地址 總線控制邏輯：發(fā)出各種總線控制信號(hào)功能：負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送10總線接口單元BIU組成：11三、8088/8086CPU的存儲(chǔ)器組織8088最大內(nèi)存容量：20根地址線，最大容量1MB。

內(nèi)存單元地址：物理地址：20位。（二進(jìn)制）

地址范圍：00000H~FFFFFH。存儲(chǔ)器分段管理：

1、每段起始地址低4位是0000。高16位叫段基址，存放到段寄存器中。

2、每段最大64KB,最小16B。 段內(nèi)偏移地址：存儲(chǔ)單元物理地址-段起始地址。

邏輯地址=

段基址：段內(nèi)偏移地址。

11三、8088/8086CPU的存儲(chǔ)器組織8088最大內(nèi)存12

段內(nèi)存儲(chǔ)單元地址表示：

邏輯地址=段基址：段內(nèi)偏移地址

物理地址與邏輯地址關(guān)系：

物理地址=段基址左移4位+段內(nèi)偏移地址。

3、段與段之間關(guān)系： 重疊、重合、緊密連接、間隔分開。8088中各段物理地址形成的約定：

1、取指令：CS：IP

2、讀寫數(shù)據(jù)：DS:段內(nèi)偏移地址ES:段內(nèi)偏移地址

3、堆棧操作：SS:SP12 段內(nèi)存儲(chǔ)單元地址表示：13物理地址、段起始地址、段內(nèi)偏移地址段起始地址段內(nèi)偏移地址物理地址數(shù)據(jù)段60009H00H12H60000H0009H（DS）=6000H；段基地址=6000H；13物理地址、段起始地址、段內(nèi)偏移地址數(shù)據(jù)段60009H0014例：已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H某操作數(shù)位于數(shù)據(jù)段，偏移地址=0204H，畫出各段在內(nèi)存中的分布、段首地址及操作數(shù)的物理地址。14例：已知CS=1055H，15例題解答操作數(shù)在數(shù)據(jù)段，則操作數(shù)的物理地址為：250AH×16+0204H=252A4H10550H250A0H2EF00H8FF00HCSDSESSS15例題解答操作數(shù)在數(shù)據(jù)段，則操作數(shù)的物理地址為：1055016段寄存器的使用按照匯編程序的約定使用：1、CS：存放代碼段的段基址

DS、ES：存放數(shù)據(jù)段的段基址SS：存放堆棧段的段基址2、P50表2-3。16段寄存器的使用按照匯編程序的約定使用：17四、8088的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分為三類

數(shù)據(jù)寄存器

8個(gè)通用寄存器地址指針寄存器變址寄存器4個(gè)段寄存器：2個(gè)控制寄存器17四、8088的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分181）通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）（1）數(shù)據(jù)寄存器：（AX，BX，CX，DX）16位，每個(gè)的高8位，低8位又可分別作8位寄存器使用。181）通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，19數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。用來存放算術(shù)邏輯運(yùn)算的操作數(shù)，所有I/O指令都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放內(nèi)存的偏移地址；CX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存放計(jì)數(shù)值；DX：數(shù)據(jù)寄存器。在間接尋址的I/O指令中存放I/O端口地址；在16位乘除法運(yùn)算時(shí)，存放乘積的高16位數(shù)。19數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。用來存放算術(shù)邏輯運(yùn)20（2）變址寄存器（16位）SI：源變址寄存器DI：目標(biāo)變址寄存器在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。（3）地址指針寄存器（16位）SP：堆棧指針寄存器。其內(nèi)容為棧頂?shù)钠频刂罚籅P：基址指針寄存器。常用于在訪問內(nèi)存時(shí)存放內(nèi)存單元的偏移地址。20（2）變址寄存器（16位）SI：源變址寄存器（3）地址指212）段寄存器用于存放相應(yīng)邏輯段的段基址

CS：代碼段寄存器。代碼段存放指令代碼

DS：數(shù)據(jù)段寄存器

ES：附加段寄存器

SS：堆棧段寄存器：堆棧段是預(yù)留的一段存儲(chǔ)空間。用來存放需要保護(hù)的數(shù)據(jù)或子程序調(diào)用時(shí)使用。存放操作數(shù)212）段寄存器用于存放相應(yīng)邏輯段的段基址存放操作數(shù)223）控制寄存器IP：指令指針寄存器。其內(nèi)容為下一條預(yù)取指令的偏移地址FLAGS：標(biāo)志寄存器。存放運(yùn)算結(jié)果的特征

6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個(gè)控制標(biāo)志位（IF，TF，DF）223）控制寄存器IP：指令指針寄存器。其內(nèi)容為下一條預(yù)取23五、8088CPU的引線及功能23五、8088CPU的引線及功能248088CPU的兩種工作模式8088可工作于兩種模式下

最小模式：MN/MX=1最大模式：MN/MX=0最小模式為單處理器模式，控制信號(hào)較少，一般可不必接總線控制器。最大模式為多處理器模式，控制信號(hào)較多，須通過總線控制器與總線相連。248088CPU的兩種工作模式8088可工作于兩種模式下25主要引線（最小模式下）地址線和數(shù)據(jù)線：AD7--AD0：低8位地址和數(shù)據(jù)信號(hào)，分時(shí)復(fù)用。在傳送地址信號(hào)時(shí)為單向，傳送數(shù)據(jù)信號(hào)時(shí)為雙向，三態(tài)。A15--A8：輸出中8位地址信號(hào)，三態(tài)輸出。

A19--A16：高4位地址/狀態(tài)信號(hào)，三態(tài)輸出，分時(shí)復(fù)用。25主要引線（最小模式下）地址線和數(shù)據(jù)線：26(1)ALE(AddressLatchEnable)：地址鎖存信號(hào)(引腳號(hào)25)，輸出，高電平有效。和地址信號(hào)同時(shí)有效，要用該信號(hào)把地址信號(hào)鎖存在地址鎖存器當(dāng)中。(2)DEN(DataEnable)：數(shù)據(jù)允許信號(hào)(引腳號(hào)6)，輸出，三態(tài)，低電平有效，說明數(shù)據(jù)總線上有有效數(shù)據(jù)。常用作數(shù)據(jù)總線驅(qū)動(dòng)器的控制信號(hào)。(3)RD(Read)：讀信號(hào)(引腳號(hào)32)，輸出，三態(tài)。

低電平時(shí)表示CPU正在讀存儲(chǔ)器或I/O端口的數(shù)據(jù)。主要的控制和狀態(tài)信號(hào)：26(1)ALE(AddressLatchEnable)27(4)WR(Write)：寫信號(hào)(引腳號(hào)29)，輸出，三態(tài)。低電平時(shí)表示CPU正在對(duì)一個(gè)向存儲(chǔ)器或I/O端口寫數(shù)據(jù)。(5)M/IO(Memory/InputandOutput)：存儲(chǔ)器或I/O控制信號(hào)

(引腳號(hào)28)，輸出，三態(tài)。高電平時(shí)指示CPU正在訪問I/O端口；低電平時(shí)表示CPU正在訪問存儲(chǔ)器。(6)DT/R(DataTransmit/Receive)：數(shù)據(jù)傳送方向控制信號(hào)，輸出，三態(tài)。用DT/R信號(hào)來控制數(shù)據(jù)驅(qū)動(dòng)器8286或8287的數(shù)據(jù)傳送方向。當(dāng)DT/R＝1時(shí)，CPU向存儲(chǔ)器或I/O端口發(fā)送數(shù)據(jù)；DT/R＝0時(shí)，CPU從存儲(chǔ)器或I/O端口接收數(shù)據(jù)。27(4)WR(Write)：寫信號(hào)(引腳號(hào)29)，輸出，28

(7)NMI(Non-MaskableInterrupt)：非屏蔽中斷請(qǐng)求(引腳號(hào)17)，輸入，上升沿有效。

NMI不受中斷允許標(biāo)志的影響。當(dāng)CPU檢測(cè)到NMI有一個(gè)上升沿的信號(hào)以后，CPU執(zhí)行完當(dāng)前指令便響應(yīng)中斷類型碼為2的非屏蔽中斷請(qǐng)求。

(8)INTR(InterruptRequest)：可屏蔽中斷請(qǐng)求(引腳號(hào)18)，輸入，高電平有效。如果INTR信號(hào)有效，當(dāng)CPU的中斷允許標(biāo)志IF=1時(shí)，CPU結(jié)束當(dāng)前指令后，響應(yīng)INTR中斷請(qǐng)求。（9）INTA(InterruptAcknowledge)：中斷響應(yīng)信號(hào)。輸出，低電平有效，表示CPU響應(yīng)外部發(fā)來的INTR信號(hào)。

28 (7)NMI(Non-MaskableInterr29

(10)HOLD(HoldRequest)：總線保持請(qǐng)求(引腳號(hào)31)，輸入，高電平有效。當(dāng)系統(tǒng)中除CPU之外的另一個(gè)總線主模塊(如DMA)要求使用總線時(shí)，通過HOLD引腳向CPU發(fā)出總線請(qǐng)求。如果CPU允許讓出總線，在完成當(dāng)前總線周期后，通過HLDA引腳發(fā)出應(yīng)答信號(hào)，響應(yīng)總線的請(qǐng)求。

(11)HLDA：總線保持響應(yīng)信號(hào)(引腳號(hào)32)，輸出，高電平有效。HLDA有效時(shí)表示CPU響應(yīng)了其他總線主模塊的總線請(qǐng)求，一旦HLDA有效，CPU讓出總線,CPU的數(shù)據(jù)/地址總線和控制總線變?yōu)楦咦锠顟B(tài),

而請(qǐng)求總線的總線主模塊(DMA)獲得了總線控制權(quán)。

29(10)HOLD(HoldRequest)：總線保30

(12)MN/MX(Minimum/MaximumModeControl)：最大最小模式控制信號(hào)(引腳號(hào)33)，輸入。

(13)CLK(Clock)：時(shí)鐘信號(hào)(引腳號(hào)19)，輸入。為CPU和總線控制邏輯提供時(shí)鐘信號(hào)。要求時(shí)鐘信號(hào)的占空比為33%。

(14)RESET(Reset)：復(fù)位信號(hào)(引腳號(hào)21)，輸入，高電平有效。復(fù)位信號(hào)有效時(shí)，CPU結(jié)束當(dāng)前操作并對(duì)

標(biāo)志寄存器、IP、DS、SS、ES及指令隊(duì)列清零，并將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號(hào)撤除時(shí)(即電平由高變低時(shí))，CPU從FFFF0H地址開始執(zhí)行程序。

30(12)MN/MX(Minimum/Maxim31(15)READY(Ready)：準(zhǔn)備好信號(hào)(引腳號(hào)22)，輸入，高電平有效。為了CPU能和不同速度的存儲(chǔ)器或I/O接口進(jìn)行連接，設(shè)計(jì)了READY信號(hào)。CPU在每個(gè)總線周期的T3狀態(tài)前沿對(duì)READY進(jìn)行采樣。當(dāng)READY信號(hào)有效時(shí)表示存儲(chǔ)器或I/O準(zhǔn)備好發(fā)送或接收數(shù)據(jù)。如果READY為低。CPU在T3狀態(tài)采樣到READY為低電平以后，便在T3之后插入Tw，延長(zhǎng)讀寫周期，使CPU能和較慢速度的存儲(chǔ)器或I/O接口相匹配。31(15)READY(Ready)：準(zhǔn)備好信號(hào)(引腳號(hào)232READY信號(hào)32READY信號(hào)33

(16)TEST(Test)：測(cè)試信號(hào)(引腳號(hào)23)，輸入，低電平有效。TEST信號(hào)和WAIT指令結(jié)合起來使用，在CPU執(zhí)行WAIT指令時(shí)，CPU便一直處于空轉(zhuǎn)狀態(tài)，進(jìn)行等待。

(17)GND：GND為地(引腳號(hào)20)。

(18)VCC：VCC為電源(引腳號(hào)40)，接＋5V。33(16)TEST(Test)：測(cè)試信號(hào)(引腳號(hào)2348088CPU的兩種工作模式下連接8088可工作于兩種模式下

最小模式：MN/MX=1最大模式：MN/MX=0348088CPU的兩種工作模式下連接8088可工作于兩種模35最小模式下的連接示意圖8088CPU??控制總線數(shù)據(jù)總線地址總線地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器DT/RDEN35最小模式下的連接示意圖8088?控制總線數(shù)據(jù)總線地址總線36地址鎖存828236地址鎖存828237雙向數(shù)據(jù)總線收發(fā)器828637雙向數(shù)據(jù)總線收發(fā)器828638最大模式下的連接示意圖8088CPU數(shù)據(jù)總線地址總線地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器總線控制器控制總線38最大模式下的連接示意圖8088數(shù)據(jù)總線地址總線地址數(shù)據(jù)A39六、8088/8086CPU的工作時(shí)序

一、時(shí)序的基本概念：時(shí)序：微機(jī)完成指定任務(wù)所需的各步操作之間的時(shí)間順序及其定時(shí)關(guān)系。計(jì)算機(jī)的工作是在時(shí)鐘脈沖CLK的統(tǒng)一控制下，一個(gè)節(jié)拍一個(gè)節(jié)拍地實(shí)現(xiàn)的。時(shí)鐘周期總線周期

指令周期39六、8088/8086CPU的工作時(shí)序一、時(shí)序的基40

時(shí)鐘周期：微機(jī)系統(tǒng)時(shí)鐘脈沖的周期，又叫T周期或T狀態(tài)，等于計(jì)算機(jī)主頻的倒數(shù)?？偩€周期：CPU通過總線與內(nèi)存或I/O接口進(jìn)行一次信息傳送（讀/寫）所需要的時(shí)間。

一個(gè)總線周期包含多個(gè)時(shí)鐘周期，典型的總線周期包含T1、T2、T3、T4四個(gè)周期。指令周期：執(zhí)行一條指令所需的時(shí)間。兩個(gè)特殊的時(shí)鐘周期：等待周期Tw和空閑周期Ti。40時(shí)鐘周期：微機(jī)系統(tǒng)時(shí)鐘脈沖的周期，又叫T周期或T411、I/O端口、存儲(chǔ)器讀周期時(shí)序

指8088CPU從I/O端口或存儲(chǔ)器讀取數(shù)據(jù)時(shí)，各有關(guān)引腳信號(hào)隨時(shí)間變化的情況。

數(shù)據(jù)總線DB控制總線CB地址總線AB存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU411、I/O端口、存儲(chǔ)器讀周期時(shí)序數(shù)據(jù)總線DB控制總線8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETI/O端口、存儲(chǔ)器讀周期時(shí)序T1T2T3T4A19~A16/S6~S3IO/MA15~A8ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0高IO低Mem

AD7~AD0GNDVCCI/O端口、存儲(chǔ)器讀周期時(shí)序T1T2T3T4A1例

假設(shè)(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]指令MOVAL,[BX]包含一個(gè)從存儲(chǔ)器讀操作DSESSSCSIP數(shù)據(jù)暫存器PSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列總線接口控制電路運(yùn)算器地址加法器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29Ah、、、地址總線AB數(shù)據(jù)總線DB控制總線CB地址譯碼器例假設(shè)(DS)=3000H,(BX)=50(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]1.IO/M變低，

CPU將對(duì)內(nèi)存進(jìn)行操作2.A19~A0上出現(xiàn)地址信號(hào)

00110101000000001100

A19A15A11A7A3A03.ALE上出現(xiàn)正脈沖信號(hào)4.DT/R變低，數(shù)據(jù)收發(fā)器處于接受狀態(tài)T1狀態(tài)T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(35T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D05.A19~A16上出現(xiàn)狀態(tài)信號(hào)

0IF11S6S5S4S3使用DS

6.AD7~AD0變高阻態(tài)7.RD變低發(fā)給內(nèi)存,CPU將進(jìn)行讀操作8.DEN變低允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送T2狀態(tài)(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行

MOVAL,[BX]T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]T3狀態(tài)9.AD7~AD0上出現(xiàn)數(shù)據(jù)信號(hào)

10011010AD7AD0

數(shù)據(jù)由3500CH內(nèi)存單元送出T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]10.RD變高，

CPU從數(shù)據(jù)線上讀數(shù)據(jù),

將數(shù)據(jù)9AH讀到AL中11.DEN變高，數(shù)據(jù)收發(fā)器與總線斷開，

AD7~AD0變高阻態(tài)T4狀態(tài)T1T2T3T4A19~A16IO/MA15~A8AD7~2、I/O端口、存儲(chǔ)器寫周期時(shí)序T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0高IO低Mem8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET2、I/O端口、存儲(chǔ)器寫周期時(shí)序T1T2T3T4A19~A1例

假設(shè)(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BL指令MOV[DI],BL包含一個(gè)向存儲(chǔ)器寫操作DSESSSCSIP數(shù)據(jù)暫存器PSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列總線接口控制電路運(yùn)算器地址加法器、、、指令1指令2指令3指令4、、、數(shù)據(jù)17Ch數(shù)據(jù)3、、、地址總線AB數(shù)據(jù)總線DB控制總線CB地址譯碼器例假設(shè)(DS)=6000H,(DI)=300

(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BL1.IO/M變低，

CPU將對(duì)內(nèi)存進(jìn)行操作2.A19~A0上出現(xiàn)地址信號(hào)

01100011000000001010

A19A15A11A7A3A03.ALE上出現(xiàn)正脈沖信號(hào)4.DT/R變高，數(shù)據(jù)收發(fā)器發(fā)送T1狀態(tài)T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=6000H,(DI)=T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0

(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BLT2狀態(tài)5.WR變低，發(fā)給內(nèi)存，CPU將進(jìn)行寫6.A19~A16上出現(xiàn)狀態(tài)信號(hào)

0IF11S6S5S4S3使用DS7.DEN變低，允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送8.AD7~AD0上出現(xiàn)數(shù)據(jù)信號(hào)即BL的內(nèi)容

01111100AD7

AD0T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0

(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BLT3狀態(tài)9.繼續(xù)提供狀態(tài)信號(hào)S6~S3

數(shù)據(jù)信號(hào)D7~D010.維持有關(guān)控制信號(hào)不變T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0

(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BLT4狀態(tài)11.WR變高，將數(shù)據(jù)線上的數(shù)據(jù)7CH

寫到6300AH內(nèi)存單元中12.DEN變高，數(shù)據(jù)收發(fā)器與總線斷開，

AD7~AD0變高阻態(tài)T1T2T3T4A19~A16IO/MA15~A8AD7~54一、概述總線：

是一組導(dǎo)線和相關(guān)的控制、驅(qū)動(dòng)電路的集合。是計(jì)算機(jī)系統(tǒng)各部件之間傳輸?shù)刂?、?shù)據(jù)和控制信息的通道。地址總線（AB）數(shù)據(jù)總線（DB）控制總線（CB）§2.5系統(tǒng)總線按功能分類：總線分類：54一、概述總線：地址總線（AB）§2.5系統(tǒng)總線按功能分55總線分類：CPU總線（前端總線）系統(tǒng)總線外部總線片內(nèi)總線片外總線按相對(duì)CPU的位置分按層次結(jié)構(gòu)分55總線分類：CPU總線（前端總線）片內(nèi)總線按相對(duì)CPU的位56二、總線的系統(tǒng)結(jié)構(gòu)單總線結(jié)構(gòu)CPUMMI/OI/OI/O56二、總線的系統(tǒng)結(jié)構(gòu)單總線結(jié)構(gòu)CPUMMI/O57多總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)面向主存的雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)多總線結(jié)構(gòu)57多總線結(jié)構(gòu)面向CPU的雙總線結(jié)構(gòu)雙總線結(jié)構(gòu)58面向CPU的雙總線結(jié)構(gòu)存儲(chǔ)器與I/O接口間無直接通道CPUMI/OI/OI/O58面向CPU的雙總線結(jié)構(gòu)存儲(chǔ)器與I/O接口間無直接通道CP59面向存儲(chǔ)器的雙總線結(jié)構(gòu)在單總線結(jié)構(gòu)基礎(chǔ)上增加一條CPU到存儲(chǔ)器的高速總線CPUMI/OI/OI/O59面向存儲(chǔ)器的雙總線結(jié)構(gòu)在單總線結(jié)構(gòu)基礎(chǔ)上增加一條CPU到60總線的基本功能數(shù)據(jù)傳送仲裁控制出錯(cuò)處理總線驅(qū)動(dòng)60總線的基本功能數(shù)據(jù)傳送61三、常用系統(tǒng)總線ISA（8/16位）PCI（32/64位）AGP（加速圖形端口，用于提高圖形處理能力）PCI總線體系結(jié)構(gòu)P64圖2-3161三、常用系統(tǒng)總線ISA（8/16位）PCI總線體系結(jié)構(gòu)P62總線的主要性能指標(biāo)總線帶寬（B/S）：?jiǎn)挝粫r(shí)間內(nèi)總線上可傳送的數(shù)據(jù)量總線位寬（bit）：能同時(shí)傳送的數(shù)據(jù)位數(shù)總線的工作頻率（MHz）總線帶寬=（位寬/8）（工作頻率/每個(gè)存取周期的時(shí)鐘數(shù)）62總線的主要性能指標(biāo)總線帶寬（B/S）：?jiǎn)挝粫r(shí)間內(nèi)總線上可63第2章作業(yè)2.1、2.2、2.5~2.10補(bǔ)充：1、微機(jī)復(fù)位后，各內(nèi)部寄存器狀態(tài)是怎樣的？2、什么是總線？總線如何分類？63第2章作業(yè)2.1、2.2、2.5~2.1064第2章微處理器與總線1第2章65主要內(nèi)容：微處理器概述8088/8086微處理器總線*80386微處理器*Pentium4微處理器2主要內(nèi)容：微處理器概述微處理器CPUROMRAMI/O接口外設(shè)地址總線AB數(shù)據(jù)總線DB控制總線CB微型機(jī)結(jié)構(gòu)框圖微ROMRAMI/O接口外設(shè)地址總線AB數(shù)據(jù)總線DB控制總線67微處理器的基本組成： 運(yùn)算器：ALU、內(nèi)部總線 內(nèi)部寄存器組： 控制器：PC、IR、ID、時(shí)序控制、微操作控制等微處理器的功能：微處理器的性能參數(shù)：位數(shù)§2.1

微處理器概述4微處理器的基本組成：§2.1微處理器概述一.8088/8086CPU的特點(diǎn)采用并行流水線工作方式

——通過設(shè)置指令預(yù)取隊(duì)列實(shí)現(xiàn)對(duì)內(nèi)存空間實(shí)行分段管理

——

將內(nèi)存分段并設(shè)置4個(gè)段寄存器，以實(shí)現(xiàn)對(duì)1MB空間的尋址支持多處理器系統(tǒng)CPU內(nèi)部結(jié)構(gòu)存儲(chǔ)器尋址部分工作模式§2.28088/8086微處理器一.8088/8086CPU的特點(diǎn)采用并行流水線工作方式69傳統(tǒng)的CPU取指1執(zhí)行1取指2執(zhí)行2取指3執(zhí)行3CPU忙空忙空忙空BUS取指1取指2取指3取指4取指5取指68088/8086CPU

BIU執(zhí)行1執(zhí)行2執(zhí)行3執(zhí)行4執(zhí)行5EU忙忙忙忙忙忙BUS6傳統(tǒng)的CPU取指1執(zhí)行1取指2執(zhí)行270二、8088CPU的功能結(jié)構(gòu)7二、8088CPU的功能結(jié)構(gòu)執(zhí)行單元組成：運(yùn)算器8個(gè)通用寄存器1個(gè)標(biāo)志寄存器

EU部分控制電路執(zhí)行單元EU總線接口單元BIUCPU構(gòu)成包括:1、8088CPU的內(nèi)部結(jié)構(gòu)執(zhí)行單元組成：運(yùn)算器執(zhí)行單元EUCPU構(gòu)72執(zhí)行單元EU功能：分析指令（指令譯碼）執(zhí)行指令暫存中間運(yùn)算結(jié)果保存運(yùn)算結(jié)果特征在標(biāo)志寄存器FLAGS中在ALU中完成在通用寄存器中9執(zhí)行單元EU功能：在標(biāo)志寄存器FLAGS中在ALU中完成在73總線接口單元BIU組成：

段寄存器：CS、DS、SS、ES 指令指針寄存器：IP 指令隊(duì)列：4個(gè)字節(jié) 地址加法器：生成20位物理地址 總線控制邏輯：發(fā)出各種總線控制信號(hào)功能：負(fù)責(zé)與內(nèi)存或輸入/輸出接口之間的數(shù)據(jù)傳送10總線接口單元BIU組成：74三、8088/8086CPU的存儲(chǔ)器組織8088最大內(nèi)存容量：20根地址線，最大容量1MB。

內(nèi)存單元地址：物理地址：20位。（二進(jìn)制）

地址范圍：00000H~FFFFFH。存儲(chǔ)器分段管理：

1、每段起始地址低4位是0000。高16位叫段基址，存放到段寄存器中。

2、每段最大64KB,最小16B。 段內(nèi)偏移地址：存儲(chǔ)單元物理地址-段起始地址。

邏輯地址=

段基址：段內(nèi)偏移地址。

11三、8088/8086CPU的存儲(chǔ)器組織8088最大內(nèi)存75

段內(nèi)存儲(chǔ)單元地址表示：

邏輯地址=段基址：段內(nèi)偏移地址

物理地址與邏輯地址關(guān)系：

物理地址=段基址左移4位+段內(nèi)偏移地址。

3、段與段之間關(guān)系： 重疊、重合、緊密連接、間隔分開。8088中各段物理地址形成的約定：

1、取指令：CS：IP

2、讀寫數(shù)據(jù)：DS:段內(nèi)偏移地址ES:段內(nèi)偏移地址

3、堆棧操作：SS:SP12 段內(nèi)存儲(chǔ)單元地址表示：76物理地址、段起始地址、段內(nèi)偏移地址段起始地址段內(nèi)偏移地址物理地址數(shù)據(jù)段60009H00H12H60000H0009H（DS）=6000H；段基地址=6000H；13物理地址、段起始地址、段內(nèi)偏移地址數(shù)據(jù)段60009H0077例：已知CS=1055H，DS=250AHES=2EF0HSS=8FF0H某操作數(shù)位于數(shù)據(jù)段，偏移地址=0204H，畫出各段在內(nèi)存中的分布、段首地址及操作數(shù)的物理地址。14例：已知CS=1055H，78例題解答操作數(shù)在數(shù)據(jù)段，則操作數(shù)的物理地址為：250AH×16+0204H=252A4H10550H250A0H2EF00H8FF00HCSDSESSS15例題解答操作數(shù)在數(shù)據(jù)段，則操作數(shù)的物理地址為：1055079段寄存器的使用按照匯編程序的約定使用：1、CS：存放代碼段的段基址

DS、ES：存放數(shù)據(jù)段的段基址SS：存放堆棧段的段基址2、P50表2-3。16段寄存器的使用按照匯編程序的約定使用：80四、8088的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分為三類

數(shù)據(jù)寄存器

8個(gè)通用寄存器地址指針寄存器變址寄存器4個(gè)段寄存器：2個(gè)控制寄存器17四、8088的內(nèi)部寄存器含14個(gè)16位寄存器，按功能可分811）通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，DX）地址指針寄存器（SP，BP）變址寄存器（SI，DI）（1）數(shù)據(jù)寄存器：（AX，BX，CX，DX）16位，每個(gè)的高8位，低8位又可分別作8位寄存器使用。181）通用寄存器數(shù)據(jù)寄存器（AX，BX，CX，82數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。用來存放算術(shù)邏輯運(yùn)算的操作數(shù)，所有I/O指令都通過AX與接口傳送信息；BX：基址寄存器。在間接尋址中用于存放內(nèi)存的偏移地址；CX：計(jì)數(shù)寄存器。用于在循環(huán)或串操作指令中存放計(jì)數(shù)值；DX：數(shù)據(jù)寄存器。在間接尋址的I/O指令中存放I/O端口地址；在16位乘除法運(yùn)算時(shí)，存放乘積的高16位數(shù)。19數(shù)據(jù)寄存器特有的習(xí)慣用法AX：累加器。用來存放算術(shù)邏輯運(yùn)83（2）變址寄存器（16位）SI：源變址寄存器DI：目標(biāo)變址寄存器在串操作指令中，用SI存放源操作數(shù)的偏移地址，而用DI存放目標(biāo)操作數(shù)的偏移地址。（3）地址指針寄存器（16位）SP：堆棧指針寄存器。其內(nèi)容為棧頂?shù)钠频刂?；BP：基址指針寄存器。常用于在訪問內(nèi)存時(shí)存放內(nèi)存單元的偏移地址。20（2）變址寄存器（16位）SI：源變址寄存器（3）地址指842）段寄存器用于存放相應(yīng)邏輯段的段基址

CS：代碼段寄存器。代碼段存放指令代碼

DS：數(shù)據(jù)段寄存器

ES：附加段寄存器

SS：堆棧段寄存器：堆棧段是預(yù)留的一段存儲(chǔ)空間。用來存放需要保護(hù)的數(shù)據(jù)或子程序調(diào)用時(shí)使用。存放操作數(shù)212）段寄存器用于存放相應(yīng)邏輯段的段基址存放操作數(shù)853）控制寄存器IP：指令指針寄存器。其內(nèi)容為下一條預(yù)取指令的偏移地址FLAGS：標(biāo)志寄存器。存放運(yùn)算結(jié)果的特征

6個(gè)狀態(tài)標(biāo)志位（CF，SF，AF，PF，OF，ZF）3個(gè)控制標(biāo)志位（IF，TF，DF）223）控制寄存器IP：指令指針寄存器。其內(nèi)容為下一條預(yù)取86五、8088CPU的引線及功能23五、8088CPU的引線及功能878088CPU的兩種工作模式8088可工作于兩種模式下

最小模式：MN/MX=1最大模式：MN/MX=0最小模式為單處理器模式，控制信號(hào)較少，一般可不必接總線控制器。最大模式為多處理器模式，控制信號(hào)較多，須通過總線控制器與總線相連。248088CPU的兩種工作模式8088可工作于兩種模式下88主要引線（最小模式下）地址線和數(shù)據(jù)線：AD7--AD0：低8位地址和數(shù)據(jù)信號(hào)，分時(shí)復(fù)用。在傳送地址信號(hào)時(shí)為單向，傳送數(shù)據(jù)信號(hào)時(shí)為雙向，三態(tài)。A15--A8：輸出中8位地址信號(hào)，三態(tài)輸出。

A19--A16：高4位地址/狀態(tài)信號(hào)，三態(tài)輸出，分時(shí)復(fù)用。25主要引線（最小模式下）地址線和數(shù)據(jù)線：89(1)ALE(AddressLatchEnable)：地址鎖存信號(hào)(引腳號(hào)25)，輸出，高電平有效。和地址信號(hào)同時(shí)有效，要用該信號(hào)把地址信號(hào)鎖存在地址鎖存器當(dāng)中。(2)DEN(DataEnable)：數(shù)據(jù)允許信號(hào)(引腳號(hào)6)，輸出，三態(tài)，低電平有效，說明數(shù)據(jù)總線上有有效數(shù)據(jù)。常用作數(shù)據(jù)總線驅(qū)動(dòng)器的控制信號(hào)。(3)RD(Read)：讀信號(hào)(引腳號(hào)32)，輸出，三態(tài)。

低電平時(shí)表示CPU正在讀存儲(chǔ)器或I/O端口的數(shù)據(jù)。主要的控制和狀態(tài)信號(hào)：26(1)ALE(AddressLatchEnable)90(4)WR(Write)：寫信號(hào)(引腳號(hào)29)，輸出，三態(tài)。低電平時(shí)表示CPU正在對(duì)一個(gè)向存儲(chǔ)器或I/O端口寫數(shù)據(jù)。(5)M/IO(Memory/InputandOutput)：存儲(chǔ)器或I/O控制信號(hào)

(引腳號(hào)28)，輸出，三態(tài)。高電平時(shí)指示CPU正在訪問I/O端口；低電平時(shí)表示CPU正在訪問存儲(chǔ)器。(6)DT/R(DataTransmit/Receive)：數(shù)據(jù)傳送方向控制信號(hào)，輸出，三態(tài)。用DT/R信號(hào)來控制數(shù)據(jù)驅(qū)動(dòng)器8286或8287的數(shù)據(jù)傳送方向。當(dāng)DT/R＝1時(shí)，CPU向存儲(chǔ)器或I/O端口發(fā)送數(shù)據(jù)；DT/R＝0時(shí)，CPU從存儲(chǔ)器或I/O端口接收數(shù)據(jù)。27(4)WR(Write)：寫信號(hào)(引腳號(hào)29)，輸出，91

(7)NMI(Non-MaskableInterrupt)：非屏蔽中斷請(qǐng)求(引腳號(hào)17)，輸入，上升沿有效。

NMI不受中斷允許標(biāo)志的影響。當(dāng)CPU檢測(cè)到NMI有一個(gè)上升沿的信號(hào)以后，CPU執(zhí)行完當(dāng)前指令便響應(yīng)中斷類型碼為2的非屏蔽中斷請(qǐng)求。

(8)INTR(InterruptRequest)：可屏蔽中斷請(qǐng)求(引腳號(hào)18)，輸入，高電平有效。如果INTR信號(hào)有效，當(dāng)CPU的中斷允許標(biāo)志IF=1時(shí)，CPU結(jié)束當(dāng)前指令后，響應(yīng)INTR中斷請(qǐng)求。（9）INTA(InterruptAcknowledge)：中斷響應(yīng)信號(hào)。輸出，低電平有效，表示CPU響應(yīng)外部發(fā)來的INTR信號(hào)。

28 (7)NMI(Non-MaskableInterr92

(10)HOLD(HoldRequest)：總線保持請(qǐng)求(引腳號(hào)31)，輸入，高電平有效。當(dāng)系統(tǒng)中除CPU之外的另一個(gè)總線主模塊(如DMA)要求使用總線時(shí)，通過HOLD引腳向CPU發(fā)出總線請(qǐng)求。如果CPU允許讓出總線，在完成當(dāng)前總線周期后，通過HLDA引腳發(fā)出應(yīng)答信號(hào)，響應(yīng)總線的請(qǐng)求。

(11)HLDA：總線保持響應(yīng)信號(hào)(引腳號(hào)32)，輸出，高電平有效。HLDA有效時(shí)表示CPU響應(yīng)了其他總線主模塊的總線請(qǐng)求，一旦HLDA有效，CPU讓出總線,CPU的數(shù)據(jù)/地址總線和控制總線變?yōu)楦咦锠顟B(tài),

而請(qǐng)求總線的總線主模塊(DMA)獲得了總線控制權(quán)。

29(10)HOLD(HoldRequest)：總線保93

(12)MN/MX(Minimum/MaximumModeControl)：最大最小模式控制信號(hào)(引腳號(hào)33)，輸入。

(13)CLK(Clock)：時(shí)鐘信號(hào)(引腳號(hào)19)，輸入。為CPU和總線控制邏輯提供時(shí)鐘信號(hào)。要求時(shí)鐘信號(hào)的占空比為33%。

(14)RESET(Reset)：復(fù)位信號(hào)(引腳號(hào)21)，輸入，高電平有效。復(fù)位信號(hào)有效時(shí)，CPU結(jié)束當(dāng)前操作并對(duì)

標(biāo)志寄存器、IP、DS、SS、ES及指令隊(duì)列清零，并將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號(hào)撤除時(shí)(即電平由高變低時(shí))，CPU從FFFF0H地址開始執(zhí)行程序。

30(12)MN/MX(Minimum/Maxim94(15)READY(Ready)：準(zhǔn)備好信號(hào)(引腳號(hào)22)，輸入，高電平有效。為了CPU能和不同速度的存儲(chǔ)器或I/O接口進(jìn)行連接，設(shè)計(jì)了READY信號(hào)。CPU在每個(gè)總線周期的T3狀態(tài)前沿對(duì)READY進(jìn)行采樣。當(dāng)READY信號(hào)有效時(shí)表示存儲(chǔ)器或I/O準(zhǔn)備好發(fā)送或接收數(shù)據(jù)。如果READY為低。CPU在T3狀態(tài)采樣到READY為低電平以后，便在T3之后插入Tw，延長(zhǎng)讀寫周期，使CPU能和較慢速度的存儲(chǔ)器或I/O接口相匹配。31(15)READY(Ready)：準(zhǔn)備好信號(hào)(引腳號(hào)295READY信號(hào)32READY信號(hào)96

(16)TEST(Test)：測(cè)試信號(hào)(引腳號(hào)23)，輸入，低電平有效。TEST信號(hào)和WAIT指令結(jié)合起來使用，在CPU執(zhí)行WAIT指令時(shí)，CPU便一直處于空轉(zhuǎn)狀態(tài)，進(jìn)行等待。

(17)GND：GND為地(引腳號(hào)20)。

(18)VCC：VCC為電源(引腳號(hào)40)，接＋5V。33(16)TEST(Test)：測(cè)試信號(hào)(引腳號(hào)2978088CPU的兩種工作模式下連接8088可工作于兩種模式下

最小模式：MN/MX=1最大模式：MN/MX=0348088CPU的兩種工作模式下連接8088可工作于兩種模98最小模式下的連接示意圖8088CPU??控制總線數(shù)據(jù)總線地址總線地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器DT/RDEN35最小模式下的連接示意圖8088?控制總線數(shù)據(jù)總線地址總線99地址鎖存828236地址鎖存8282100雙向數(shù)據(jù)總線收發(fā)器828637雙向數(shù)據(jù)總線收發(fā)器8286101最大模式下的連接示意圖8088CPU數(shù)據(jù)總線地址總線地址鎖存數(shù)據(jù)收發(fā)ALE時(shí)鐘發(fā)生器總線控制器控制總線38最大模式下的連接示意圖8088數(shù)據(jù)總線地址總線地址數(shù)據(jù)A102六、8088/8086CPU的工作時(shí)序

一、時(shí)序的基本概念：時(shí)序：微機(jī)完成指定任務(wù)所需的各步操作之間的時(shí)間順序及其定時(shí)關(guān)系。計(jì)算機(jī)的工作是在時(shí)鐘脈沖CLK的統(tǒng)一控制下，一個(gè)節(jié)拍一個(gè)節(jié)拍地實(shí)現(xiàn)的。時(shí)鐘周期總線周期

指令周期39六、8088/8086CPU的工作時(shí)序一、時(shí)序的基103

時(shí)鐘周期：微機(jī)系統(tǒng)時(shí)鐘脈沖的周期，又叫T周期或T狀態(tài)，等于計(jì)算機(jī)主頻的倒數(shù)?？偩€周期：CPU通過總線與內(nèi)存或I/O接口進(jìn)行一次信息傳送（讀/寫）所需要的時(shí)間。

一個(gè)總線周期包含多個(gè)時(shí)鐘周期，典型的總線周期包含T1、T2、T3、T4四個(gè)周期。指令周期：執(zhí)行一條指令所需的時(shí)間。兩個(gè)特殊的時(shí)鐘周期：等待周期Tw和空閑周期Ti。40時(shí)鐘周期：微機(jī)系統(tǒng)時(shí)鐘脈沖的周期，又叫T周期或T1041、I/O端口、存儲(chǔ)器讀周期時(shí)序

指8088CPU從I/O端口或存儲(chǔ)器讀取數(shù)據(jù)時(shí)，各有關(guān)引腳信號(hào)隨時(shí)間變化的情況。

數(shù)據(jù)總線DB控制總線CB地址總線AB存儲(chǔ)器I/O接口輸入設(shè)備I/O接口輸出設(shè)備CPU411、I/O端口、存儲(chǔ)器讀周期時(shí)序數(shù)據(jù)總線DB控制總線8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESETI/O端口、存儲(chǔ)器讀周期時(shí)序T1T2T3T4A19~A16/S6~S3IO/MA15~A8ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0高IO低Mem

AD7~AD0GNDVCCI/O端口、存儲(chǔ)器讀周期時(shí)序T1T2T3T4A1例

假設(shè)(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]指令MOVAL,[BX]包含一個(gè)從存儲(chǔ)器讀操作DSESSSCSIP數(shù)據(jù)暫存器PSW標(biāo)志寄存器執(zhí)行部件控制電路指令譯碼器AXBXCXDXAHBHCHDHSIDIBPSPALBLCLDL寄存器組指令隊(duì)列總線接口控制電路運(yùn)算器地址加法器、、、指令1指令2指令3指令4、、、數(shù)據(jù)1數(shù)據(jù)29Ah、、、地址總線AB數(shù)據(jù)總線DB控制總線CB地址譯碼器例假設(shè)(DS)=3000H,(BX)=50(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]1.IO/M變低，

CPU將對(duì)內(nèi)存進(jìn)行操作2.A19~A0上出現(xiàn)地址信號(hào)

00110101000000001100

A19A15A11A7A3A03.ALE上出現(xiàn)正脈沖信號(hào)4.DT/R變低，數(shù)據(jù)收發(fā)器處于接受狀態(tài)T1狀態(tài)T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(35T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D05.A19~A16上出現(xiàn)狀態(tài)信號(hào)

0IF11S6S5S4S3使用DS

6.AD7~AD0變高阻態(tài)7.RD變低發(fā)給內(nèi)存,CPU將進(jìn)行讀操作8.DEN變低允許數(shù)據(jù)收發(fā)器進(jìn)行數(shù)據(jù)傳送T2狀態(tài)(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行

MOVAL,[BX]T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]T3狀態(tài)9.AD7~AD0上出現(xiàn)數(shù)據(jù)信號(hào)

10011010AD7AD0

數(shù)據(jù)由3500CH內(nèi)存單元送出T1T2T3T4A19~A16IO/MA15~A8AD7~T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALERDDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0(DS)=3000H,(BX)=500CH,(3500CH)=9AH

執(zhí)行MOVAL,[BX]10.RD變高，

CPU從數(shù)據(jù)線上讀數(shù)據(jù),

將數(shù)據(jù)9AH讀到AL中11.DEN變高，數(shù)據(jù)收發(fā)器與總線斷開，

AD7~AD0變高阻態(tài)T4狀態(tài)T1T2T3T4A19~A16IO/MA15~A8AD7~2、I/O端口、存儲(chǔ)器寫周期時(shí)序T1T2T3T4A19~A16/S6~S3IO/MA15~A8

AD7~AD0ALEWRDT/RDENCLKS6~S3A7~A0

A19~A16

D7~D0高IO低Mem8088GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SSOMN/MXRDHOLDHLDAWRIO/MDT/RDENALEINTATESTREADYRESET2、I/O端口、存儲(chǔ)器寫周期時(shí)序T1T2T3T4A19~A1例

假設(shè)(DS)=6000H,(DI)=300AH,(BL)=7CH

執(zhí)行MOV[DI],BL指令MOV[DI],BL包含一個(gè)向存儲(chǔ)器寫操作DSESSSCSIP數(shù)據(jù)暫存器PSW標(biāo)志