鎖相環(huán)的基本原理和應(yīng)用

第5章

鎖相環(huán)的原理和應(yīng)用

12/8/20221123第一頁，共三十八頁。本章內(nèi)容簡介本章介紹鎖相環(huán)電路的組成、基本工作原理。討論鎖相環(huán)（PLL）電路的各種實際應(yīng)用和電路。鎖相環(huán)將壓控振蕩器輸出的頻率和相位“鎖定”到輸入?yún)⒖荚吹念l率和相位上。這種電子伺服環(huán)路無需線圈或電感，即可進行選頻調(diào)諧和濾波，這正是微型固態(tài)電路所希望的。12/8/20222123第二頁，共三十八頁。鎖相環(huán)的應(yīng)用其應(yīng)用包括：倍頻、頻率合成、FM解調(diào)器、和音頻解碼等。12/8/20223123第三頁，共三十八頁。1.鎖相環(huán)的組成圖1是基本鎖相環(huán)電路的框圖。PLL是由相位比較器（有時稱為相位檢波器）、低通濾波器（LPF）和線性壓控振蕩器（VCO）三部分組成。線性壓控振蕩器低通濾波器相位比較器fr反饋fo誤差圖112/8/20224123第四頁，共三十八頁。2.鎖相環(huán)的原理相位比較器將來自壓控振蕩的輸出頻率fo并將其與外加參考頻率fr作比較，產(chǎn)生一個與相位差對應(yīng)的誤差電壓輸出至低通濾波器。12/8/20225123第五頁，共三十八頁。

誤差電壓經(jīng)LPF濾波后饋入VCO的控制輸入端，這樣就可使fo和fr之間的任何頻率差減少相位差逐步恒定。這時，環(huán)路就稱為被鎖定了,即鎖定狀態(tài)。12/8/20226123第六頁，共三十八頁。

如果VCO的頻率在開始時低于輸入?yún)⒖碱l率，相應(yīng)比較器的輸出偏正。此正輸出電壓經(jīng)濾波后加至VCO，強制VCO的頻率增加，直至VCO的頻率和相應(yīng)與輸人參考信號的頻率與相應(yīng)精確相同為止。12/8/20227123第七頁，共三十八頁。如果VCO的頻率增加到高于輸入?yún)⒖碱l率，則發(fā)生與上述相反的過程。相應(yīng)比較器的輸出減少，使VCO的頻率降低，以鎖定到與輸入?yún)⒖枷嗤念l率上。12/8/20228123第八頁，共三十八頁。低通濾波器將相位檢波器的輸出濾波后轉(zhuǎn)換成平滑的直流控制電壓，是鎖相環(huán)電路的重要組成部分。由于濾波器有一定的時間常數(shù)，所以PLL的鎖定不是瞬時的，因而VCO的輸出頻率鎖定在參考電壓fo的平均值上，而不是鎖定到即時值。這一特性利于將帶噪聲的輸入?yún)⒖碱l率形成純凈的輸出頻率。12/8/20229123第九頁，共三十八頁。3.鎖相環(huán)的應(yīng)用

3.1頻率倍乘基本的PLL據(jù)圖示于圖1，輸出信號頻率鎖定于輸入頻率的平均值，因此，輸入頻率與輸出頻率相同。而圖2所示電路為又一種鎖相環(huán)，其輸出頻率精確等于輸入頻率的十倍。因此，電路的作用又如頻率倍乘器。12/8/202210123第十頁，共三十八頁。在圖2的框圖中，一個“計數(shù)器10”除十分頻器插接在反饋環(huán)的VCO輸出端和相應(yīng)比較器的輸入端之間。因此，相應(yīng)比較器鎖定在除十計數(shù)器的輸出頻率上，而不是VCO的輸出頻率上。低通濾波器相位比較器frfo誤差圖2計數(shù)器10線性壓控振蕩器12/8/202211123第十一頁，共三十八頁。這樣，鎖定條件就變?yōu)閂CO的頻率(fo)必須是輸入?yún)⒖夹盘栴l率(fr)的十倍，而電路的作用．就是倍頻系數(shù)為10的頻率倍乘器。電路也可以倍乘任何數(shù)，不只是乘以十，只要在PLL反饋環(huán)中插入具有相應(yīng)分頻比的計數(shù)器即可。12/8/202212123第十二頁，共三十八頁。3.2頻率合成PLL電路還可以用做精確的可編程頻率合成器(見圖3)相位比較器的參考輸入頻率fr是頻率精確固定的1kHZ信號，此信號是由1MHZ晶體振蕩器的輸出被除1000計數(shù)器分頻得到的。低通濾波器相位比較器frfo誤差圖3可編程計數(shù)器壓控振蕩器計數(shù)器1000振蕩器1MHZ12/8/202213123第十三頁，共三十八頁。象頻率倍乘電路那樣，在反饋環(huán)中有一個計數(shù)器插接在VCO的輸出端和相位比較器的輸人端之間。但此電路是外部可編程的，所以，它具有100X至1000X之間的任何整數(shù)分頻比。由于此電路具有這一特點，故能產(chǎn)生或合成在100kHZ至1MHZ之間的穩(wěn)定、精確頻率，步距為1kHZ。在圖3中的VCO電路至少應(yīng)具有10至1的頻率延伸范圍，以復(fù)蓋所需的頻段。此外，頻率步距對應(yīng)于1kHZ的外接輸入頻率。12/8/202214123第十四頁，共三十八頁。3.3CD4046及其應(yīng)用4046PLL鎖相環(huán)電路:一個小功率線性壓控振蕩器（VCO）一個源極跟隨器一個齊納二極管二個相位比較器4046PLL鎖相環(huán)電路組成框圖如下：12/8/202215123第十五頁，共三十八頁。CD4046.pdf12/8/202216123第十六頁，共三十八頁。3.3.1VCO的應(yīng)用基本振蕩器條件VCOin=VDD：Fmax=1/R1(C1+32pf)R1(10k--1M)VCOin=VSS：Fmin=1/R2(C1+32pf)

12/8/202217123第十七頁，共三十八頁。

鍵控移頻(FSK)12/8/202218123第十八頁，共三十八頁。3.3.2調(diào)頻信號(FM)的解調(diào)載頻=10kHz調(diào)制信號=400Hz(音頻)解調(diào)輸出Pin1012/8/202219123第十九頁，共三十八頁。

解調(diào)12/8/202220123第二十頁，共三十八頁。頻率–電壓轉(zhuǎn)換(F–V)12/8/202221123第二十一頁，共三十八頁。4.PLL鎖相環(huán)電路分析4.14046比較器I和II的特點比較器I的特點是：兩個輸入信號的電平狀態(tài)相異時(一個是高電平，一個是低電平)，輸山信號Ｖ為高電平：反之為低電平。當(dāng)兩個輸入信號的相位差在0—180范圍內(nèi)變化時，Ｖ的脈沖寬度ｔｐ也隨著改變，由于Ｖ的周期是ｔ，占空比Ｄ(Ｄ＝ｔｐ／ｔ)出隨著改變。Ｖ經(jīng)低通濾波器后即可得到平均值電樂Ｖｄ。Ｖｄ與相位差成正比。12/8/202222123第二十二頁，共三十八頁。相位差＝0時Ｖｄ＝０；相位差＝45時，Ｖｄ＝Ｖｄｄ／４相位差＝90時，Ｖｄ＝Ｖｄｄ／２相位差＝180時，Ｖｄ＝Ｖｄｄ12/8/202223123第二十三頁，共三十八頁。比較器II是—個由信號上升沿控制的網(wǎng)絡(luò)，可接收任意占空比的輸入信號。根據(jù)兩信號頻率的關(guān)系，有以下幾種情況：(1)輸入信號頻率大于3腳的輸入信號頻率，Ｖ＝Vdd。(2)輸入信號頻率小于3腳的輸入信號頻率，Ｖ＝Vss。(3)兩信號頻率相等，視二者的相移差而定，若輸入信號超前，則Ｖ＝Vdd；若輸入信號滯后，則Ｖ＝Vss。(4)兩信號頻率相等，且相移差為零時，輸出高阻狀．12/8/202224123第二十四頁，共三十八頁。4.2低通濾波器LPF4046采用ＲＣ型壓控振蕩器，輸入控制電壓Ｖｄ控制對象Ｃ１充、放電的電流Ｉo，實現(xiàn)對壓控振蕩器ＶＣＯ振蕩頻率的控制。12/8/202225123第二十五頁，共三十八頁。當(dāng)Vd小開啟電壓時，Id有最小值，VCO維持最低頻率振蕩。若電路中不接R2，電路將停振，F(xiàn)min＝0.當(dāng)Vd=Vdd時，Id有最大值，這時C1將以最快的速度充、放電，使振蕩頻率為最高。當(dāng)Vd介于開啟電壓與Vdd之間時，壓控振蕩器輸出頻率F2與Vd有良好的線性關(guān)系，線性度達0.3％－－0.9％。設(shè)Vdd＝15V，R1＝10ｋ，R2開路，C1＝100p，則F2max＝1.38MHz。12/8/202226123第二十六頁，共三十八頁。4.3線性壓控振蕩器VCO當(dāng)Vd介于開啟電壓與Vdd之間時，壓控振蕩器輸出頻率F2與Vd有良好的線性關(guān)系，線性度達0.3％－－0.9％。設(shè)Vdd＝15V，R1＝10ｋ，R2開路，C1＝100p，則F2max＝1.38MHz。一般4046的最高工作頻率為1.2MHz。選Vdd低一些，Ｆ２ｍａｘ要降低一些，但線性度提高。12/8/202227123第二十七頁，共三十八頁。4.4鎖相環(huán)的外圍元件通常?。遥?，Ｒ２大于１０ｋ，如果要求VCO的F2min＝０，就必須使12腳開路.減小C1的電容值可以提高F2max，但C1的數(shù)值不得低于20p，以免ＶＣＯ因充電不足而停振。C2的數(shù)值不能太小，否則當(dāng)R2開路時F2min降不到零，而是維持幾十赫茲的低頻振蕩。12/8/202228123第二十八頁，共三十八頁。其原因是：控制電壓Vd的波形中伴有幅度較大的低頻自激振蕩，致使ＶＣＯ失控．這時需要適當(dāng)增大Ｃ２的電容值，即可濾掉低頻干擾，使Ｖｄ恢復(fù)成平滑變化的直流電壓。12/8/202229123第二十九頁，共三十八頁。4.5線性放大及整形電路Pin14之后有一個線性放大及整形電路A1，可把100mv左右的微弱輸入信號變成方波或脈沖信號送至相位比較器。12/8/202230123第三十頁，共三十八頁。4.6跟隨器跟隨器Ａ２把ＶＣＯ的輸出電壓送到10腳做ＦＭ解調(diào)用。12/8/202231123第三十一頁，共三十八頁。4.7齊納穩(wěn)壓管齊納穩(wěn)壓管的穩(wěn)壓值約5v，在與ＴＴＬ電路匹配時作為輔助穩(wěn)壓電源。12/8/202232123第三十二頁，共三十八頁。4.8信號的反饋流程輸入Ｖｉ－－相位差－－Ｖｄ－－輸出Ｖｏ－－反饋－－－－12/8/202233123第三十三頁，共三十八頁。該系統(tǒng)使壓控振蕩器的頻率Ｆ２向輸入信號頻率Ｆ１靠攏，兩頻率差迅速減小，直至Ｆ2＝Ｆ1。這時兩個信號的頻率相同，而相位差恒定(同步)，這稱為相位鎖定。所謂鎖相，就是自動地實現(xiàn)相位同步。能使兩個電信號的相位保持同步的閉環(huán)系統(tǒng)叫鎖相環(huán)。這—相位鎖定過程也被稱作“捕捉”過程。能夠最終鎖定的初始頻差，叫做鎖相環(huán)的“捕捉范圍”。當(dāng)鎖相環(huán)被鎖定在輸入頻率Ｆ１時，它就能在一定的頻率范同內(nèi)自動跟蹤Ｆ１的任何變化，此頻率范圍叫做“鎖定范圍”。12/8/202234123第三十四頁，共三十八頁。鎖相環(huán)在具體應(yīng)用時非常靈活。如果要求Ｆ１與Ｆ２保持比例關(guān)系或差位差值關(guān)系，可在４腳與3腳之間插入一個運算器，如除法器、乘法器、加法器、減法器，使加到比較器的頻率分別Ｆ２‘＝ＮＦ2，Ｆ２‘＝Ｆ2／Ｎ，Ｆ２‘＝F2－Ｎ，Ｆ２‘＝Ｆ2＋Ｎ．12/8/202235123第三十五頁，共三十八頁。例如，對于超外差式接收機，要求其本振頻率總比電臺頻率高465kHz，可加一級減法器，使Ｆ2‘＝Ｆ2－465ＫＨｚ，再與Ｆ１進行相位比較。12/8/202236123第三十六頁，共三十八頁。5參考文獻4046CMOSPLL鎖相環(huán)電路.pdfCMOS電路原理及應(yīng)用AD654線性VCO12/8/202237123第三十七頁，共三十八頁。內(nèi)容梗概第5章

鎖相環(huán)的原理和應(yīng)用。第5章

鎖相環(huán)的原理和應(yīng)用。11/23/2022。123。討論鎖相環(huán)（PLL）電路的各種實際應(yīng)用和電路。這種電子伺服環(huán)路無需線圈或電感，即可進行選頻調(diào)諧和濾波，這正是微型固態(tài)電路所希望的。其應(yīng)用包括：倍頻、頻率合成、FM解調(diào)器、和音頻解碼等。PLL是由相位比較器（有時稱為相位檢波器）、低通濾波器（LPF）和線性壓控振蕩器（VCO）三部分組成。誤差電壓經(jīng)LPF濾波后饋入VCO的控制輸入端，這樣就可使fo和fr之間的任何頻率差減少相位差逐步恒定。這時，環(huán)路就稱為被鎖定了,即鎖定狀態(tài)。低通濾波器將相位檢波器的輸出濾波后轉(zhuǎn)換成平滑的直流控制電壓，是鎖相環(huán)電路的重要組成部分。而圖2所示電路為又一