CMOS集成電路工藝基礎(chǔ)課件

CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)第一章

CMOS集成電路工藝基礎(chǔ)2021/4/1121、半導(dǎo)體材料：N型半導(dǎo)體：N-NN+P型半導(dǎo)體：P-PP+2、CMOS集成電路工藝氧化工藝攙雜工藝淀積工藝鈍化工藝光刻和腐蝕工藝3、CMOS集成電路工藝流程本章主要內(nèi)容2021/4/113CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)CMOS集成CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件3．半導(dǎo)體材料的主要特性A）半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)而發(fā)生顯著變化一般材料純度在99.9％已認(rèn)為很高了，有0.1％的雜質(zhì)不會(huì)影響物質(zhì)的性質(zhì)。而半導(dǎo)體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質(zhì)磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導(dǎo)電能力。2022/12/963．半導(dǎo)體材料的主要特性A）半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)B）當(dāng)半導(dǎo)體受到外界熱的刺激時(shí)，其導(dǎo)電能力發(fā)生顯著變化。利用此特性可以制作熱敏器件。同時(shí)也要求半導(dǎo)體電路中必須要有溫度補(bǔ)償措施。C）半導(dǎo)體的導(dǎo)電能力隨光照而發(fā)生顯著變化，利用此特性可以制作光敏器件。D）半導(dǎo)體的導(dǎo)電能力隨外加電場(chǎng)、磁場(chǎng)的作用而發(fā)生變化2022/12/97B）當(dāng)半導(dǎo)體受到外界熱的刺激時(shí)，其導(dǎo)電能力發(fā)生顯著變化。利4．半導(dǎo)體材料介紹A）Si

化學(xué)周期表四族元素。材料來源豐富，價(jià)格便宜基于Si半導(dǎo)體的工藝技術(shù)已經(jīng)相當(dāng)成熟B）砷化鉀

GaAs是III/IV族化合物材料比較貴，比Si片貴十幾倍

工藝制造比較成熟

GaAs的集成電路具有更好的性能2022/12/984．半導(dǎo)體材料介紹A）SiB）砷化鉀2022/12/C）磷化銦

也是III/IV族化合物主要應(yīng)用于光纖系統(tǒng)中制作發(fā)光器件和OEIC

工藝制造技術(shù)不時(shí)非常成熟2022/12/99C）磷化銦2022/12/995．絕緣材料的作用

在集成電路系統(tǒng)中，主要的絕緣材料有：

SiO2、SiON、SiN4

主要功能：1）器件之間、有源層、導(dǎo)線層之間的絕緣層。2）離子注入和熱擴(kuò)散時(shí)的隔離層3）生成器件表面的鈍化層，保護(hù)器件不受外界的影響。2022/12/9105．絕緣材料的作用2022/12/9106．金屬材料的作用主要功能：1）器件本身的接觸線2）器件間的互連線3）形成焊盤（PAD），封裝接口目前最常用的是AL

在高性能的芯片生產(chǎn)工藝采用Cu

隨著工藝的發(fā)展，線寬越來越細(xì)，采用低電阻率的金屬和合金成為發(fā)展方向。金屬布線層次越來越多，最多可達(dá)7~8層2022/12/9116．金屬材料的作用2022/12/911第二節(jié)半導(dǎo)體基礎(chǔ)知識(shí)2.1半導(dǎo)體的晶體結(jié)構(gòu)在硅或者鍺晶體中,原子按一定規(guī)律排列。硅和鍺的都是四價(jià)元素，原子的最外層軌道上有四個(gè)電子。這四個(gè)電子形成四個(gè)共價(jià)鍵2022/12/912第二節(jié)半導(dǎo)體基礎(chǔ)知識(shí)2.1半導(dǎo)體的晶體結(jié)構(gòu)2.2

本征半導(dǎo)體完全純凈、結(jié)構(gòu)完整的半導(dǎo)體稱為本征半導(dǎo)體。本征半導(dǎo)體中載流子的濃度在室溫下：T＝300K

2022/12/9132.2本征半導(dǎo)體2022/12/9132.3、P型和N型半導(dǎo)體兩種載流子：帶負(fù)電荷的電子和帶正電荷的空穴。當(dāng)硅中摻入Ⅴ族元素P時(shí)，硅中多數(shù)載流子為電子，這種半導(dǎo)體稱為N型半導(dǎo)體。當(dāng)硅中摻入Ⅲ族元素B時(shí)，硅中多數(shù)載流子為空穴，這種半導(dǎo)體稱為P型半導(dǎo)體。2022/12/9142.3、P型和N型半導(dǎo)體2022/12/914第三節(jié)集成電路制造基本工藝3.1、氧化工藝*把裸露的硅片放高溫氧氣氛中,就會(huì)生成SiO2*氧化層可以分為柵氧和場(chǎng)氧*柵氧:它的厚度一般在幾百A左右,對(duì)器件的性能影響大*場(chǎng)氧:它的厚度一般在幾千A左右,絕緣和隔離的作用.2022/12/915第三節(jié)集成電路制造基本工藝2022/12/915氧化爐2022/12/916氧化爐2022/12/916改進(jìn)的氧化爐2022/12/917改進(jìn)的氧化爐2022/12/9173.2、摻雜工藝在襯底材料上摻入五價(jià)磷或三價(jià)硼，以改變半導(dǎo)體材料的電性能。形成N或P型半導(dǎo)體.摻雜過程是由硅的表面向體內(nèi)作用的。

目前，有兩種摻雜方式：擴(kuò)散和離子注入。2022/12/9183.2、摻雜工藝2022/12/9181.擴(kuò)散：擴(kuò)散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。擴(kuò)散分為兩步：STEP1預(yù)淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。STEP2推進(jìn)：在高溫、高壓下，使硅片表面的雜質(zhì)擴(kuò)散到硅片內(nèi)部。實(shí)驗(yàn)分析表明：P的濃度分布可由下式表示：其中，NT：預(yù)淀積后硅片表面淺層的P原子濃度

D：P的擴(kuò)散系數(shù)t：擴(kuò)散時(shí)間x：擴(kuò)散深度只要控制NT

、T、t三個(gè)因素就可以決定擴(kuò)散深度及濃度。2022/12/9191.擴(kuò)散：擴(kuò)散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或2．離子注入2022/12/9202．離子注入2022/12/920其中：離子注入的分布有以下兩個(gè)特點(diǎn)：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關(guān)。并雜質(zhì)濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。Rp：平均濃度p：穿透深度的標(biāo)準(zhǔn)差Nmax=0.4NT/pNT：?jiǎn)挝幻娣e注入的離子數(shù)，即離子注入劑量2022/12/921其中：Rp：平均濃度2022/12/9212．離子注入最大值Nmax與注入劑量NT有關(guān)。而E0與NT都是可以控制的參數(shù)。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。2022/12/9222．離子注入最大值Nmax與注入劑量NT有關(guān)。2022/123.3．淀積和刻蝕工藝

淀積工藝主要用于在硅片表面上淀積一層材料，如金屬鋁、多晶硅及磷硅玻璃PSG(隔離互連層)等。

3.3.1、金屬化工藝淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進(jìn)行的。在硅片的表面形成一層鋁膜。2022/12/9233.3．淀積和刻蝕工藝2022/12/9232022/12/9242022/12/9243.3.2、淀積多晶硅淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長(zhǎng)多晶硅薄膜。適當(dāng)控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足夠長(zhǎng)的時(shí)間，便可在硅表面淀積一層高純度的多晶硅。

淀積PGS與淀積多晶硅相似，只是用不同的化學(xué)反應(yīng)過程，這里不一一介紹了。

采用在700°C的高溫下，使其分解：

2022/12/9253.3.2、淀積多晶硅2022/12/9253.3.3、刻蝕材料淀積上去后,為了形成線條、接觸孔、柵等圖形，需要通過刻蝕把不需要的地方腐蝕掉?？涛g分為濕法刻蝕和干法刻蝕。2022/12/9263.3.3、刻蝕2022/12/9263.4、鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護(hù)膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護(hù)膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。2022/12/9273.4、鈍化工藝2022/12/9273.5、光刻與腐蝕工藝光刻工藝是完成在整個(gè)硅片上進(jìn)行開窗的工作。掩膜版和光刻膠：掩膜版：亮版和暗版由掩膜工廠制造光刻膠：正膠和負(fù)膠2022/12/9283.5、光刻與腐蝕工藝2022/12/9282022/12/9292022/12/929光刻過程如下：1．涂光刻膠2．掩膜對(duì)準(zhǔn)3．曝光4．顯影5．刻蝕：采用干法刻蝕（EryEatching）6．去膠：化學(xué)方法及干法去膠(1)丙酮中，然后用無水乙醇(2)發(fā)煙硝酸(3)等離子體的干法刻蝕技術(shù)2022/12/930光刻過程如下：2022/12/930光刻工藝的發(fā)展：70年代的光刻只能加工3～5μm線寬，4"～5"wafer。那時(shí)的光刻機(jī)采用接觸式的。如：canon，采用紫外線光源，分辨率較低。80年代發(fā)明了1：1投影式光刻機(jī)，可加工1～2μm線寬，5"～6"wafer。代表產(chǎn)品有美國(guó)的Ultrotec。存在問題是：（1）Mask難做，要求平坦，不能有缺陷。（2）Wafer與Mask之間有間隙，使一些塵埃顆粒加入，造成影響。另外，有光折射產(chǎn)生。2022/12/931光刻工藝的發(fā)展：2022/12/931投影式光刻機(jī)2022/12/932投影式光刻機(jī)2022/12/93280年代后期出現(xiàn)了WaferStepper，10:1或5:1，使芯片加工進(jìn)入了0.8μm的時(shí)代。代表產(chǎn)品有：美國(guó)的GCA，日本的Canon，Nikon及荷蘭的ASM。另外，美國(guó)的KLA更加先進(jìn)，它帶有Mask檢查及修正系統(tǒng)。它將Mask上的圖形縮小5倍后投影到硅片上，因此，使缺陷縮小很多。它使用的光源仍是紫外線，但是用的是g-line，波長(zhǎng)在436nm，可加工：0.8~1.0μm（大生產(chǎn)），0.5~0.8μm（科研）芯片。2022/12/93380年代后期出現(xiàn)了WaferStepper，10:1或5:90年代對(duì)Stepper的改進(jìn)大致兩個(gè)方面，一是在光源上：（1）用I-line的紫外線，波長(zhǎng)在365nm，可加工0.5~0.6μm的芯片。（2）若用準(zhǔn)分子激光光源KrF下，波長(zhǎng)大約248nm，可加工：0.25~0.5μm（大生產(chǎn)），0.07~0.1μm（科研）的芯片。（3）還有用電子束（E－Beam）光源的，主要用于做Mask。二是在制作Mask上下功夫，并帶有Mask的修正功能，可通過檢測(cè)Mask上的缺陷，調(diào)整曝光過程。2022/12/93490年代對(duì)Stepper的改進(jìn)大致兩個(gè)方面，2022/12/3.6、外延生長(zhǎng)外延生長(zhǎng)是用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層

外延層（P-）單晶硅器件和IC都制作在外延層2022/12/9353.6、外延生長(zhǎng)外延層（P-）單晶硅器件和IC都制作在外延層第四節(jié)CMOS集成電路加工過程簡(jiǎn)介*硅片制備*前道工序*后道封裝2022/12/936第四節(jié)CMOS集成電路加工過程簡(jiǎn)介2022/12/934.1、MOS工藝*NMOS工藝*PMOS工藝*CMOS工藝

#P阱CMOS工藝

#N阱CMOS工藝#雙阱CMOS工藝

2022/12/9374.1、MOS工藝2022/12/9374.2CMOS(P阱)工藝流程介紹2022/12/9384.2CMOS(P阱)工藝流程介紹2022/12/931P2MCMOS主要工藝步驟2022/12/9391P2MCMOS主要工藝步驟2022/12/939第一步:掩膜1：

P阱目標(biāo):制作P阱2022/12/940第一步:掩膜1：P阱2022/12/940具體步驟如下：1．生長(zhǎng)二氧化硅：2022/12/941具體步驟如下：2022/12/9412．P阱光刻：涂膠、掩膜對(duì)準(zhǔn)、曝光、顯影、刻蝕3．去膠4．摻雜：摻入B元素形成P阱2022/12/9422．P阱光刻：形成P阱2022/12/942第二步掩膜2：有源區(qū)(有器件的區(qū)域)淀積氮化硅光刻有源區(qū)場(chǎng)區(qū)氧化去除有源區(qū)氮化硅及二氧化硅生長(zhǎng)柵氧淀積多晶硅2022/12/943第二步掩膜2：有源區(qū)(有器件的區(qū)域)2022/12/柵氧化層2022/12/944柵氧化層2022/12/944第三步掩膜3：光刻多晶硅2022/12/945第三步掩膜3：光刻多晶硅2022/12/945第四步掩膜4：P+區(qū)(PMOS的D,S區(qū))1、P+區(qū)光刻2、離子注入B+，柵區(qū)有多晶硅做掩蔽，稱為硅柵自對(duì)準(zhǔn)工藝。3、去膠2022/12/946第四步掩膜4：P+區(qū)(PMOS的D,S區(qū))202第五步掩膜5：

N+區(qū)(NMOS的D,S區(qū))1、N+區(qū)光刻2、離子注入P+3、去膠2022/12/9472022/12/947第六步掩膜6：接觸孔(鋁線和器件D、S極的連接)接觸孔2022/12/948接觸孔2022/12/948第七步掩膜7：光刻鋁引線1、淀積鋁2、光刻鋁2022/12/949第七步掩膜7：光刻鋁引線2022/12/949第八步掩膜8：刻鈍化孔(因?yàn)樾酒谋砻嫔闪蒜g化層,是絕緣層,所以在需要PAD連接的地方要去掉鈍化材料）2022/12/950第八步掩膜8：刻鈍化孔2022/12/950＊后道封裝（在另外廠房）（1）背面減?。?）切片（3）粘片（4）壓焊：金絲球焊（5）切筋（6）整形（7）所封（8）沾錫：保證管腳的電學(xué)接觸（9）老化（10）成測(cè)（11）打印、包裝2022/12/951＊后道封裝（在另外廠房）2022/12/9512022/12/9522022/12/95231、只有永遠(yuǎn)躺在泥坑里的人，才不會(huì)再掉進(jìn)坑里?！诟駹?/p>

32、希望的燈一旦熄滅，生活剎那間變成了一片黑暗?！樟心凡?/p>

33、希望是人生的乳母?！撇卟?/p>

34、形成天才的決定因素應(yīng)該是勤奮?！?/p>

35、學(xué)到很多東西的訣竅，就是一下子不要學(xué)很多?！蹇?1、只有永遠(yuǎn)躺在泥坑里的人，才不會(huì)再掉進(jìn)坑里CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)第一章

CMOS集成電路工藝基礎(chǔ)2021/4/1121、半導(dǎo)體材料：N型半導(dǎo)體：N-NN+P型半導(dǎo)體：P-PP+2、CMOS集成電路工藝氧化工藝攙雜工藝淀積工藝鈍化工藝光刻和腐蝕工藝3、CMOS集成電路工藝流程本章主要內(nèi)容2021/4/113CMOS集成電路工藝基礎(chǔ)CMOS集成電路工藝基礎(chǔ)CMOS集成CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件CMOS集成電路工藝基礎(chǔ)課件3．半導(dǎo)體材料的主要特性A）半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)而發(fā)生顯著變化一般材料純度在99.9％已認(rèn)為很高了，有0.1％的雜質(zhì)不會(huì)影響物質(zhì)的性質(zhì)。而半導(dǎo)體材料不同，純凈的硅在室溫下：＝21400Ω·cm如果在硅中摻入雜質(zhì)磷原子，使硅的純度仍保持為99.9999％。則其電阻率變?yōu)椋海?.2Ω·cm。因此，可利用這一性質(zhì)通過摻雜質(zhì)的多少來控制硅的導(dǎo)電能力。2022/12/9593．半導(dǎo)體材料的主要特性A）半導(dǎo)體的導(dǎo)電能力隨所含的微量雜質(zhì)B）當(dāng)半導(dǎo)體受到外界熱的刺激時(shí)，其導(dǎo)電能力發(fā)生顯著變化。利用此特性可以制作熱敏器件。同時(shí)也要求半導(dǎo)體電路中必須要有溫度補(bǔ)償措施。C）半導(dǎo)體的導(dǎo)電能力隨光照而發(fā)生顯著變化，利用此特性可以制作光敏器件。D）半導(dǎo)體的導(dǎo)電能力隨外加電場(chǎng)、磁場(chǎng)的作用而發(fā)生變化2022/12/960B）當(dāng)半導(dǎo)體受到外界熱的刺激時(shí)，其導(dǎo)電能力發(fā)生顯著變化。利4．半導(dǎo)體材料介紹A）Si

化學(xué)周期表四族元素。材料來源豐富，價(jià)格便宜基于Si半導(dǎo)體的工藝技術(shù)已經(jīng)相當(dāng)成熟B）砷化鉀

GaAs是III/IV族化合物材料比較貴，比Si片貴十幾倍

工藝制造比較成熟

GaAs的集成電路具有更好的性能2022/12/9614．半導(dǎo)體材料介紹A）SiB）砷化鉀2022/12/C）磷化銦

也是III/IV族化合物主要應(yīng)用于光纖系統(tǒng)中制作發(fā)光器件和OEIC

工藝制造技術(shù)不時(shí)非常成熟2022/12/962C）磷化銦2022/12/995．絕緣材料的作用

在集成電路系統(tǒng)中，主要的絕緣材料有：

SiO2、SiON、SiN4

主要功能：1）器件之間、有源層、導(dǎo)線層之間的絕緣層。2）離子注入和熱擴(kuò)散時(shí)的隔離層3）生成器件表面的鈍化層，保護(hù)器件不受外界的影響。2022/12/9635．絕緣材料的作用2022/12/9106．金屬材料的作用主要功能：1）器件本身的接觸線2）器件間的互連線3）形成焊盤（PAD），封裝接口目前最常用的是AL

在高性能的芯片生產(chǎn)工藝采用Cu

隨著工藝的發(fā)展，線寬越來越細(xì)，采用低電阻率的金屬和合金成為發(fā)展方向。金屬布線層次越來越多，最多可達(dá)7~8層2022/12/9646．金屬材料的作用2022/12/911第二節(jié)半導(dǎo)體基礎(chǔ)知識(shí)2.1半導(dǎo)體的晶體結(jié)構(gòu)在硅或者鍺晶體中,原子按一定規(guī)律排列。硅和鍺的都是四價(jià)元素，原子的最外層軌道上有四個(gè)電子。這四個(gè)電子形成四個(gè)共價(jià)鍵2022/12/965第二節(jié)半導(dǎo)體基礎(chǔ)知識(shí)2.1半導(dǎo)體的晶體結(jié)構(gòu)2.2

本征半導(dǎo)體完全純凈、結(jié)構(gòu)完整的半導(dǎo)體稱為本征半導(dǎo)體。本征半導(dǎo)體中載流子的濃度在室溫下：T＝300K

2022/12/9662.2本征半導(dǎo)體2022/12/9132.3、P型和N型半導(dǎo)體兩種載流子：帶負(fù)電荷的電子和帶正電荷的空穴。當(dāng)硅中摻入Ⅴ族元素P時(shí)，硅中多數(shù)載流子為電子，這種半導(dǎo)體稱為N型半導(dǎo)體。當(dāng)硅中摻入Ⅲ族元素B時(shí)，硅中多數(shù)載流子為空穴，這種半導(dǎo)體稱為P型半導(dǎo)體。2022/12/9672.3、P型和N型半導(dǎo)體2022/12/914第三節(jié)集成電路制造基本工藝3.1、氧化工藝*把裸露的硅片放高溫氧氣氛中,就會(huì)生成SiO2*氧化層可以分為柵氧和場(chǎng)氧*柵氧:它的厚度一般在幾百A左右,對(duì)器件的性能影響大*場(chǎng)氧:它的厚度一般在幾千A左右,絕緣和隔離的作用.2022/12/968第三節(jié)集成電路制造基本工藝2022/12/915氧化爐2022/12/969氧化爐2022/12/916改進(jìn)的氧化爐2022/12/970改進(jìn)的氧化爐2022/12/9173.2、摻雜工藝在襯底材料上摻入五價(jià)磷或三價(jià)硼，以改變半導(dǎo)體材料的電性能。形成N或P型半導(dǎo)體.摻雜過程是由硅的表面向體內(nèi)作用的。

目前，有兩種摻雜方式：擴(kuò)散和離子注入。2022/12/9713.2、摻雜工藝2022/12/9181.擴(kuò)散：擴(kuò)散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。擴(kuò)散分為兩步：STEP1預(yù)淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。STEP2推進(jìn)：在高溫、高壓下，使硅片表面的雜質(zhì)擴(kuò)散到硅片內(nèi)部。實(shí)驗(yàn)分析表明：P的濃度分布可由下式表示：其中，NT：預(yù)淀積后硅片表面淺層的P原子濃度

D：P的擴(kuò)散系數(shù)t：擴(kuò)散時(shí)間x：擴(kuò)散深度只要控制NT

、T、t三個(gè)因素就可以決定擴(kuò)散深度及濃度。2022/12/9721.擴(kuò)散：擴(kuò)散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或2．離子注入2022/12/9732．離子注入2022/12/920其中：離子注入的分布有以下兩個(gè)特點(diǎn)：1．離子注入的分布曲線形狀（Rp，бp），只與離子的初始能量E0有關(guān)。并雜質(zhì)濃度最大的地方不是在硅的表面，X＝0處，而是在X＝Rp處。Rp：平均濃度p：穿透深度的標(biāo)準(zhǔn)差Nmax=0.4NT/pNT：?jiǎn)挝幻娣e注入的離子數(shù)，即離子注入劑量2022/12/974其中：Rp：平均濃度2022/12/9212．離子注入最大值Nmax與注入劑量NT有關(guān)。而E0與NT都是可以控制的參數(shù)。因此，離子注入方法可以精確地控制摻雜區(qū)域的濃度及深度。2022/12/9752．離子注入最大值Nmax與注入劑量NT有關(guān)。2022/123.3．淀積和刻蝕工藝

淀積工藝主要用于在硅片表面上淀積一層材料，如金屬鋁、多晶硅及磷硅玻璃PSG(隔離互連層)等。

3.3.1、金屬化工藝淀積鋁也稱為金屬化工藝，它是在真空設(shè)備中進(jìn)行的。在硅片的表面形成一層鋁膜。2022/12/9763.3．淀積和刻蝕工藝2022/12/9232022/12/9772022/12/9243.3.2、淀積多晶硅淀積多晶硅一般采用化學(xué)汽相淀積（LPCVD）的方法。利用化學(xué)反應(yīng)在硅片上生長(zhǎng)多晶硅薄膜。適當(dāng)控制壓力、溫度并引入反應(yīng)的蒸汽，經(jīng)過足夠長(zhǎng)的時(shí)間，便可在硅表面淀積一層高純度的多晶硅。

淀積PGS與淀積多晶硅相似，只是用不同的化學(xué)反應(yīng)過程，這里不一一介紹了。

采用在700°C的高溫下，使其分解：

2022/12/9783.3.2、淀積多晶硅2022/12/9253.3.3、刻蝕材料淀積上去后,為了形成線條、接觸孔、柵等圖形，需要通過刻蝕把不需要的地方腐蝕掉?？涛g分為濕法刻蝕和干法刻蝕。2022/12/9793.3.3、刻蝕2022/12/9263.4、鈍化工藝在集成電路制作好以后，為了防制外部雜質(zhì)，如潮氣、腐蝕性氣體、灰塵侵入硅片，通常在硅片表面加上一層保護(hù)膜，稱為鈍化。目前，廣泛采用的是氮化硅做保護(hù)膜，其加工過程是在450°C以下的低溫中，利用高頻放電，使和氣體分解，從而形成氮化硅而落在硅片上。2022/12/9803.4、鈍化工藝2022/12/9273.5、光刻與腐蝕工藝光刻工藝是完成在整個(gè)硅片上進(jìn)行開窗的工作。掩膜版和光刻膠：掩膜版：亮版和暗版由掩膜工廠制造光刻膠：正膠和負(fù)膠2022/12/9813.5、光刻與腐蝕工藝2022/12/9282022/12/9822022/12/929光刻過程如下：1．涂光刻膠2．掩膜對(duì)準(zhǔn)3．曝光4．顯影5．刻蝕：采用干法刻蝕（EryEatching）6．去膠：化學(xué)方法及干法去膠(1)丙酮中，然后用無水乙醇(2)發(fā)煙硝酸(3)等離子體的干法刻蝕技術(shù)2022/12/983光刻過程如下：2022/12/930光刻工藝的發(fā)展：70年代的光刻只能加工3～5μm線寬，4"～5"wafer。那時(shí)的光刻機(jī)采用接觸式的。如：canon，采用紫外線光源，分辨率較低。80年代發(fā)明了1：1投影式光刻機(jī)，可加工1～2μm線寬，5"～6"wafer。代表產(chǎn)品有美國(guó)的Ultrotec。存在問題是：（1）Mask難做，要求平坦，不能有缺陷。（2）Wafer與Mask之間有間隙，使一些塵埃顆粒加入，造成影響。另外，有光折射產(chǎn)生。2022/12/984光刻工藝的發(fā)展：2022/12/931投影式光刻機(jī)2022/12/985投影式光刻機(jī)2022/12/93280年代后期出現(xiàn)了WaferStepper，10:1或5:1，使芯片加工進(jìn)入了0.8μm的時(shí)代。代表產(chǎn)品有：美國(guó)的GCA，日本的Canon，Nikon及荷蘭的ASM。另外，美國(guó)的KLA更加先進(jìn)，它帶有Mask檢查及修正系統(tǒng)。它將Mask上的圖形縮小5倍后投影到硅片上，因此，使缺陷縮小很多。它使用的光源仍是紫外線，但是用的是g-line，波長(zhǎng)在436nm，可加工：0.8~1.0μm（大生產(chǎn)），0.5~0.8μm（科研）芯片。2022/12/98680年代后期出現(xiàn)了WaferStepper，10:1或5:90年代對(duì)Stepper的改進(jìn)大致兩個(gè)方面，一是在光源上：（1）用I-line的紫外線，波長(zhǎng)在365nm，可加工0.5~0.6μm的芯片。（2）若用準(zhǔn)分子激光光源KrF下，波長(zhǎng)大約248nm，可加工：0.25~0.5μm（大生產(chǎn)），0.07~0.1μm（科研）的芯片。（3）還有用電子束（E－Beam）光源的，主要用于做Mask。二是在制作Mask上下功夫，并帶有Mask的修正功能，可通過檢測(cè)Mask上的缺陷，調(diào)整曝光過程。2022/12/98790年代對(duì)Stepper的改進(jìn)大致兩個(gè)方面，2022/12/3.6、外延生長(zhǎng)外延生長(zhǎng)是用同質(zhì)材料形成具有不同摻雜種類及濃度而具有不同性能的晶體層

外延層（P-）單晶硅器件和IC都制作在外延層2022/12/9883.6、外延生長(zhǎng)外延層（P-）單晶硅器件和IC都制作在外延層第四節(jié)CMOS集成電路加工過程簡(jiǎn)介*硅片制備*前道工序*后道封裝2022/12/989第四節(jié)CMOS集成電路加工過程簡(jiǎn)介2022/12/934.1、MOS工藝*NMOS工藝*PMOS工藝*CMOS工藝

#P阱CMOS工藝

#N阱CMOS工藝#雙阱CMOS工藝

2022/12/9904.1、MOS工藝2022/12/9374.2CMOS(P阱)工藝流程介紹2022/12/9914.2CMOS(P阱)工藝流程介紹2022/12/931P2MCMOS主要工藝步驟2022/