微機(jī)接口存儲(chǔ)器課件

微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)1

半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)1、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)是指把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過(guò)管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中2、常用的存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)主要由高速緩沖存儲(chǔ)器Cache、主存儲(chǔ)器和輔助存儲(chǔ)器組成，如圖所示CPUCACHE主存（內(nèi)存）輔存（外存）半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)CPUCACHE主存（2存儲(chǔ)器的分類1、按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器2、按存儲(chǔ)器的讀寫(xiě)功能分類

隨機(jī)存取存儲(chǔ)器RAM：可讀可寫(xiě)、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失3、按用途分類內(nèi)存儲(chǔ)器、外存儲(chǔ)器4、按在微機(jī)系統(tǒng)中的作用分類主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器5、按制造工藝雙極型：速度快、集成度低、功耗大

MOS型：速度慢、集成度高、功耗低存儲(chǔ)器的分類3半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體只讀存儲(chǔ)器隨機(jī)存取存儲(chǔ)器靜態(tài)RAM（4只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫(xiě)FlashMemory（閃存）：能夠快速擦寫(xiě)的EEPROM，但只能按塊（Block）擦除只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改5隨機(jī)讀寫(xiě)存儲(chǔ)器RAM分類組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)隨機(jī)讀寫(xiě)存儲(chǔ)器RAM分類組成單元速度集成度應(yīng)用SRAM觸發(fā)器6存儲(chǔ)器的基本性能指標(biāo)1、存儲(chǔ)容量與地址線位數(shù)有關(guān)（1）存儲(chǔ)容量=存儲(chǔ)器單元數(shù)×每單元二進(jìn)制位數(shù)（2）換算關(guān)系：與數(shù)據(jù)線位數(shù)有關(guān)

1KB=1024B1MB=1024KB1GB=1024MB2、存取速度（1）存取時(shí)間（2）存取周期

3、可靠性，功耗，價(jià)格等存儲(chǔ)器的基本性能指標(biāo)7隨機(jī)讀寫(xiě)存儲(chǔ)器：靜態(tài)RAM（SRAM）基本存儲(chǔ)電路隨機(jī)讀寫(xiě)存儲(chǔ)器：8動(dòng)態(tài)RAM（DRAM）動(dòng)態(tài)RAM的刷新為保持電容中的電荷不丟失，必須對(duì)動(dòng)態(tài)RAM不斷進(jìn)行讀出和再寫(xiě)入

動(dòng)態(tài)RAM（DRAM）9動(dòng)態(tài)RAM舉例

動(dòng)態(tài)RAM舉例10只讀存儲(chǔ)器——ROM只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出，不能寫(xiě)入信息的存儲(chǔ)器。在使用ROM時(shí)，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動(dòng)地運(yùn)行只讀存儲(chǔ)器——ROM只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出11掩膜只讀存儲(chǔ)器掩膜只讀存儲(chǔ)器12

可編程只讀存儲(chǔ)器—PROM可編程只讀存儲(chǔ)器—PROM13

光可擦除可編程只讀存儲(chǔ)器—EPROM

光可擦除可編程只讀存儲(chǔ)器—EPROM14

電可擦除可編程只讀存儲(chǔ)器—E2PROM一種可以用電擦除和編程的只讀存儲(chǔ)器閃存——FlashMemory電可擦除可編程只讀存儲(chǔ)器—E2PROM15存儲(chǔ)器與微處理器的連接存儲(chǔ)器的工作時(shí)序存儲(chǔ)器與微處理器的連接存儲(chǔ)器的工作時(shí)序16存儲(chǔ)器讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECS存儲(chǔ)器讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCOD17TA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TA讀取時(shí)間18存儲(chǔ)器寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECS存儲(chǔ)器寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT19TW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TW寫(xiě)入時(shí)間208086存儲(chǔ)器結(jié)構(gòu)分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器偶地址存儲(chǔ)體與D7~D0連接，A0=0奇地址存儲(chǔ)體與D15~D8連接,BHE*=0如果低字節(jié)在偶地址存儲(chǔ)體，高字節(jié)在奇地址存儲(chǔ)體時(shí)，一個(gè)總線周期即可完成16位數(shù)據(jù)傳送。8086存儲(chǔ)器結(jié)構(gòu)分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器21

補(bǔ)充：半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫(xiě)電路DBOEWECS補(bǔ)充：半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地地存儲(chǔ)體控制電路AB數(shù)讀D22①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

片選和讀寫(xiě)控制邏輯選中存儲(chǔ)芯片，控制讀寫(xiě)操作①存儲(chǔ)體23①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)24②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼②地址譯碼電路譯碼器A56301存儲(chǔ)單元64個(gè)單元行譯碼A25單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)26③片選和讀寫(xiě)控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫(xiě)WE*控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線③片選和讀寫(xiě)控制邏輯片選端CS*或CE*27

典型芯片舉例：

隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM2114SRAM6116動(dòng)態(tài)RAMDRAM4116DRAM2164典型芯片舉例：

隨機(jī)存取存儲(chǔ)器靜態(tài)RAM動(dòng)態(tài)RAM28

靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路29SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫(xiě)WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能SRAM芯片2114存儲(chǔ)容量為1024×4118VccA630

Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖

Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖31?

存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，排成64×64的短陣形式；?

地址譯碼器：輸入為10根線，采用兩級(jí)譯碼方式，其中6根用于行譯碼，4根用于列譯碼；?

I/O控制電路：分為輸入數(shù)據(jù)控制電路和列I／O電路，用于對(duì)信息的輸入／輸出進(jìn)行緩沖和控制；?

片選及讀／寫(xiě)控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇及讀／寫(xiě)控制。?存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，32各引腳的功能如下：?

A0-A9：10根地址信號(hào)輸入引腳。?WE*：讀／寫(xiě)控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過(guò)輸入數(shù)據(jù)控制電路寫(xiě)入被選中的存儲(chǔ)單元；反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。?I/O1~I/O4

：4根數(shù)據(jù)輸入／輸出信號(hào)引腳.?CS*：低電平有效，通常接地址譯碼器的輸出端。?+5V：電源。?GND：地。各引腳的功能如下：33SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSSRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATR34TA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TA讀取時(shí)間35SRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSSRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTW36TW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TW寫(xiě)入時(shí)間376116(2K8=16KBIT)工作方式真值表SRAM61166116(2K8=16KBIT)工作方式真值表S38

動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容39動(dòng)態(tài)RAM舉例

動(dòng)態(tài)RAM舉例40存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫(xiě)信號(hào)WE*讀有效（高電平）數(shù)據(jù)從DOUT引腳輸出存儲(chǔ)地址需要分兩批傳送41DRAM芯片4116（與書(shū)2118同）存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM芯片4116（與書(shū)2118同）存儲(chǔ)容量為16K×1V42DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRASDRAM4116的讀周期DOUT地址TCACTRACTCA43DRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRASDRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址T44存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫(xiě)信號(hào)WE*寫(xiě)有效（低電平）數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元存儲(chǔ)地址需要分兩批傳送45DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRASDRAM4116的刷新TRCTCRPTRAS高阻TASRT46采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無(wú)效，沒(méi)有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒(méi)有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新采用“僅行地址有效”方法刷新47DRAM芯片2164（同書(shū)4164）存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109DRAM芯片2164（同書(shū)4164）存儲(chǔ)容量為64K×1NC48

只讀存儲(chǔ)器在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫(xiě)操作的一類存儲(chǔ)器

只讀存儲(chǔ)器在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)499.3只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A9.3只讀存儲(chǔ)器EPROMEEPROM50EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門的編程器（燒寫(xiě)器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫(xiě)入信息0EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原51EPROM芯片27322732工作方式真值表注：VPP為編程脈沖，可以為+5V,+12.5v,+21V,+25V等EPROM芯片27322732工作方式真值表注：VPP為52EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀（寫(xiě)）OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2716存儲(chǔ)容量為2K×8VDD124A753EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫(xiě)OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2764存儲(chǔ)容量為8K×8VppVcc12854EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖EPROM芯片2725612345678910111213155EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫(xiě)（擦除和編程一次完成）有字節(jié)擦寫(xiě)、塊擦寫(xiě)和整片擦寫(xiě)方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中56EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2817A存儲(chǔ)容量為2K×8NCVcc12857EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×8VccNC12858

半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容59

存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫(xiě)控制線存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線60存儲(chǔ)器容量的形成與尋址（1）用2114組成1K×8位RAM存儲(chǔ)器容量的形成與尋址61

（2）用2114組成2K×8位RAM（2）用2114組成2K×8位RAM62微處理器與存儲(chǔ)器的連接

（1）CPU總線的帶負(fù)載能力（2）存儲(chǔ)器與CPU之間的速度匹配（3）數(shù)據(jù)線、地址分配和譯碼微處理器與存儲(chǔ)器的連接631.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：64位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE位擴(kuò)充2114A9～A0I/O4～I(xiàn)/O1片選D3～D0D765多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱為“芯片組”多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)662.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低67片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A0片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H全000…00范圍（16進(jìn)683.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”3.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充69地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（70片選端常有效A19～A15 A14～A0 全0～全1D7～D027256(32k*8)EPROMA14～A0CE片選端常有效A19～A15 A14～A0D7～D02725671令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”令芯片（組）的片選端常有效72地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象原因：有些高位地址線沒(méi)有用、可任意使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象高位地址譯碼才更好73

譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效74

線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選75線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用線選譯碼示例A14A12～A0A13(1)2764(2)2776A19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFHA19～A15A14A13A12～A0一個(gè)可用地址1××77部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼78部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3部分譯碼示例138A17A11～A0A14(4)(3)(79A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFHA19～A15A14～A12A11～A0一個(gè)可用地址1×80

全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址81全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M全譯碼示例A15A16CE31382764A19A12～A821C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A131C000H全000011183片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址844.存儲(chǔ)芯片的讀寫(xiě)控制芯片OE*與系統(tǒng)的讀命令線相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開(kāi)放并驅(qū)動(dòng)數(shù)據(jù)到總線芯片WE*與系統(tǒng)的寫(xiě)命令線相連當(dāng)芯片被選中、且寫(xiě)命令有效時(shí)，允許總線數(shù)據(jù)寫(xiě)入存儲(chǔ)芯片4.存儲(chǔ)芯片的讀寫(xiě)控制芯片OE*與系統(tǒng)的讀命令線相連85

存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩個(gè)很重要的問(wèn)題：CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合存儲(chǔ)芯片與CPU的配合存儲(chǔ)芯片與CPU總線的連接，還有兩861.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限單向傳送的地址和控制總線，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來(lái)加以鎖存和驅(qū)動(dòng)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來(lái)加以驅(qū)動(dòng)1.總線驅(qū)動(dòng)CPU的總線驅(qū)動(dòng)能力有限872.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的要求如果不能滿足：考慮更換芯片總線周期中插入等待狀態(tài)TW切記：時(shí)序配合是連接中的難點(diǎn)2.時(shí)序配合分析存儲(chǔ)器的存取速度是否滿足CPU總線時(shí)序的88教學(xué)要求1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；2.熟悉半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)；3.掌握典型芯片的引腳功能；4.理解SRAM讀寫(xiě)原理、DRAM讀寫(xiě)和刷新原理、EPROM和EEPROM工作方式教學(xué)要求1.了解各類半導(dǎo)體存儲(chǔ)器的應(yīng)用特點(diǎn)；89第9章教學(xué)要求（續(xù)）5.掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理；6.了解存儲(chǔ)芯片與CPU連接的總線驅(qū)動(dòng)和時(shí)序配合問(wèn)題。習(xí)題第9章教學(xué)要求（續(xù)）5.掌握存儲(chǔ)芯片與CPU連接的方法，特90實(shí)驗(yàn)SRAM實(shí)驗(yàn)

參考實(shí)驗(yàn)指導(dǎo)書(shū)

提示實(shí)驗(yàn)SRAM實(shí)驗(yàn)參考實(shí)驗(yàn)指導(dǎo)書(shū)提示9132K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖32K×8的SRAM芯片62256123456789101192SRAM2114的功能工作方式CS*WE*I/O4～I(xiàn)/O1未選中讀操作寫(xiě)操作100×10高阻輸出輸入SRAM2114的功能工作方式CS*WE*I/O4～I(xiàn)/O93SRAM6264的功能工作方式CS1*CS2WE*OE*D7～D0未選中未選中讀操作寫(xiě)操作1×00×011××10××01高阻高阻輸出輸入SRAM6264的功能工作方式CS1*CS2WE*OE*D94EPROM2716的功能工作方式CE*/PGMOE*VCCVPPDO7～DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫(xiě)入正脈沖1＋5V＋25V輸入編程校驗(yàn)00＋5V＋25V輸出編程禁止01＋5V＋25V高阻EPROM2716的功能工作方式CE*/PGMOE*VCC95EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7～DO0讀出001×＋5V輸出讀出禁止011×＋5V高阻待用1×××＋5V高阻Intel標(biāo)識(shí)00＋12V1＋5V輸出編碼標(biāo)準(zhǔn)編程01負(fù)脈沖×＋25V輸入Intel編程01負(fù)脈沖×＋25V輸入編程校驗(yàn)001×＋25V輸出編程禁止1×××＋25V高阻EPROM2764的功能工作方式CE*OE*PGM*A9V96EEPROM2817A的功能工作方式CE*OE*WE*RDY/BUSY*I/O7～I(xiàn)/O0讀出維持字節(jié)寫(xiě)入0100×11×0高阻高阻0輸出高阻輸入EEPROM2817A的功能工作方式CE*OE*WE*RD97EEPROM2864A的功能工作方式CE*OE*WE*I/O7～I(xiàn)/O0讀出維持寫(xiě)入數(shù)據(jù)查詢01000×101×負(fù)脈沖1輸出高阻輸入輸出EEPROM2864A的功能工作方式CE*OE*WE*I/98門電路譯碼A1A0F0F1F2F3A19A18A17A16A15（b）（a）A0Y0Y1Y門電路譯碼A1A0F0F1F2F3A19（b）（99譯碼器74LS13812345678910111213141516ABCE1E2E3Y7GNDY6Y5Y4Y3Y2Y1Y0Vcc74LS138引腳圖Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1CBA74LS138原理圖功能連接譯碼器74LS1381234567891011121314110074LS138連接示例E3E2E1CBAY0Y1Y2Y3Y4Y5Y6Y774LS138＋5VA19A18A17A16A1574LS138連接示例Y074LS138＋5V10174LS138功能表片選輸入編碼輸入輸出E3E2*E1*CBAY7*~Y0*10000011111110（僅Y0*有效）00111111101（僅Y1*有效）01011111011（僅Y2*有效）01111110111（僅Y3*有效）10011101111（僅Y4*有效）10111011111（僅Y5*有效）11010111111（僅Y6*有效）11101111111（僅Y7*有效）非上述情況×××11111111（全無(wú)效）74LS138功能表片選輸入編碼輸入輸出E3E2*E1102 謝謝大家！ 謝謝大家！103微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)器PPT課件微機(jī)接口存儲(chǔ)104

半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)1、存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)是指把各種不同存儲(chǔ)容量、存取速度和價(jià)格的存儲(chǔ)器按層次結(jié)構(gòu)組成多層存儲(chǔ)器，并通過(guò)管理軟件和輔助硬件有機(jī)組合成統(tǒng)一的整體，使所存放的程序和數(shù)據(jù)按層次分布在各種存儲(chǔ)器中2、常用的存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)主要由高速緩沖存儲(chǔ)器Cache、主存儲(chǔ)器和輔助存儲(chǔ)器組成，如圖所示CPUCACHE主存（內(nèi)存）輔存（外存）半導(dǎo)體存儲(chǔ)器概述存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)CPUCACHE主存（105存儲(chǔ)器的分類1、按存儲(chǔ)介質(zhì)分類半導(dǎo)體存儲(chǔ)器、磁表面存儲(chǔ)器、光表面存儲(chǔ)器2、按存儲(chǔ)器的讀寫(xiě)功能分類

隨機(jī)存取存儲(chǔ)器RAM：可讀可寫(xiě)、斷電丟失只讀存儲(chǔ)器ROM：正常只讀、斷電不丟失3、按用途分類內(nèi)存儲(chǔ)器、外存儲(chǔ)器4、按在微機(jī)系統(tǒng)中的作用分類主存儲(chǔ)器、輔助存儲(chǔ)器、高速緩沖存儲(chǔ)器5、按制造工藝雙極型：速度快、集成度低、功耗大

MOS型：速度慢、集成度高、功耗低存儲(chǔ)器的分類106半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體存儲(chǔ)器只讀存儲(chǔ)器（ROM）隨機(jī)存取存儲(chǔ)器（RAM）靜態(tài)RAM（SRAM）動(dòng)態(tài)RAM（DRAM）非易失RAM（NVRAM）掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）電擦除可編程ROM（EEPROM）半導(dǎo)體存儲(chǔ)器的分類半導(dǎo)體只讀存儲(chǔ)器隨機(jī)存取存儲(chǔ)器靜態(tài)RAM（107只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫(xiě)FlashMemory（閃存）：能夠快速擦寫(xiě)的EEPROM，但只能按塊（Block）擦除只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改108隨機(jī)讀寫(xiě)存儲(chǔ)器RAM分類組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)隨機(jī)讀寫(xiě)存儲(chǔ)器RAM分類組成單元速度集成度應(yīng)用SRAM觸發(fā)器109存儲(chǔ)器的基本性能指標(biāo)1、存儲(chǔ)容量與地址線位數(shù)有關(guān)（1）存儲(chǔ)容量=存儲(chǔ)器單元數(shù)×每單元二進(jìn)制位數(shù)（2）換算關(guān)系：與數(shù)據(jù)線位數(shù)有關(guān)

1KB=1024B1MB=1024KB1GB=1024MB2、存取速度（1）存取時(shí)間（2）存取周期

3、可靠性，功耗，價(jià)格等存儲(chǔ)器的基本性能指標(biāo)110隨機(jī)讀寫(xiě)存儲(chǔ)器：靜態(tài)RAM（SRAM）基本存儲(chǔ)電路隨機(jī)讀寫(xiě)存儲(chǔ)器：111動(dòng)態(tài)RAM（DRAM）動(dòng)態(tài)RAM的刷新為保持電容中的電荷不丟失，必須對(duì)動(dòng)態(tài)RAM不斷進(jìn)行讀出和再寫(xiě)入

動(dòng)態(tài)RAM（DRAM）112動(dòng)態(tài)RAM舉例

動(dòng)態(tài)RAM舉例113只讀存儲(chǔ)器——ROM只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出，不能寫(xiě)入信息的存儲(chǔ)器。在使用ROM時(shí)，其內(nèi)部信息是不能被改變的，故一般只能存放固定程序，如監(jiān)控程序、BIOS程序等。只要一接通電源，這些程序就能自動(dòng)地運(yùn)行只讀存儲(chǔ)器——ROM只讀存儲(chǔ)器（ROM）是一種工作時(shí)只能讀出114掩膜只讀存儲(chǔ)器掩膜只讀存儲(chǔ)器115

可編程只讀存儲(chǔ)器—PROM可編程只讀存儲(chǔ)器—PROM116

光可擦除可編程只讀存儲(chǔ)器—EPROM

光可擦除可編程只讀存儲(chǔ)器—EPROM117

電可擦除可編程只讀存儲(chǔ)器—E2PROM一種可以用電擦除和編程的只讀存儲(chǔ)器閃存——FlashMemory電可擦除可編程只讀存儲(chǔ)器—E2PROM118存儲(chǔ)器與微處理器的連接存儲(chǔ)器的工作時(shí)序存儲(chǔ)器與微處理器的連接存儲(chǔ)器的工作時(shí)序119存儲(chǔ)器讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECS存儲(chǔ)器讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCOD120TA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TA讀取時(shí)間121存儲(chǔ)器寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECS存儲(chǔ)器寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT122TW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TW寫(xiě)入時(shí)間1238086存儲(chǔ)器結(jié)構(gòu)分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器偶地址存儲(chǔ)體與D7~D0連接，A0=0奇地址存儲(chǔ)體與D15~D8連接,BHE*=0如果低字節(jié)在偶地址存儲(chǔ)體，高字節(jié)在奇地址存儲(chǔ)體時(shí)，一個(gè)總線周期即可完成16位數(shù)據(jù)傳送。8086存儲(chǔ)器結(jié)構(gòu)分為偶地址存儲(chǔ)體和奇地址存儲(chǔ)器124

補(bǔ)充：半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫(xiě)電路DBOEWECS補(bǔ)充：半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地地存儲(chǔ)體控制電路AB數(shù)讀D125①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來(lái)存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來(lái)選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③

片選和讀寫(xiě)控制邏輯選中存儲(chǔ)芯片，控制讀寫(xiě)操作①存儲(chǔ)體126①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線個(gè)數(shù)有關(guān)：芯片的存儲(chǔ)容量＝2M×N＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)127②地址譯碼電路譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼②地址譯碼電路譯碼器A56301存儲(chǔ)單元64個(gè)單元行譯碼A128單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)單譯碼結(jié)構(gòu)129③片選和讀寫(xiě)控制邏輯片選端CS*或CE*有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫(xiě)操作輸出OE*控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫(xiě)WE*控制寫(xiě)操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫(xiě)控制線③片選和讀寫(xiě)控制邏輯片選端CS*或CE*130

典型芯片舉例：

隨機(jī)存取存儲(chǔ)器靜態(tài)RAMSRAM2114SRAM6116動(dòng)態(tài)RAMDRAM4116DRAM2164典型芯片舉例：

隨機(jī)存取存儲(chǔ)器靜態(tài)RAM動(dòng)態(tài)RAM131

靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址靜態(tài)RAMSRAM的基本存儲(chǔ)單元是觸發(fā)器電路132SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫(xiě)WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能SRAM芯片2114存儲(chǔ)容量為1024×4118VccA6133

Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖

Intel2114靜態(tài)存儲(chǔ)器芯片的內(nèi)部結(jié)構(gòu)框圖134?

存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，排成64×64的短陣形式；?

地址譯碼器：輸入為10根線，采用兩級(jí)譯碼方式，其中6根用于行譯碼，4根用于列譯碼；?

I/O控制電路：分為輸入數(shù)據(jù)控制電路和列I／O電路，用于對(duì)信息的輸入／輸出進(jìn)行緩沖和控制；?

片選及讀／寫(xiě)控制電路：用于實(shí)現(xiàn)對(duì)芯片的選擇及讀／寫(xiě)控制。?存儲(chǔ)矩陣：Intel2114內(nèi)部共有4096個(gè)存儲(chǔ)電路，135各引腳的功能如下：?

A0-A9：10根地址信號(hào)輸入引腳。?WE*：讀／寫(xiě)控制信號(hào)輸入引腳，當(dāng)為低電平時(shí)，使輸入三態(tài)門導(dǎo)通，信息由數(shù)據(jù)總線通過(guò)輸入數(shù)據(jù)控制電路寫(xiě)入被選中的存儲(chǔ)單元；反之從所選中的存儲(chǔ)單元讀出信息送到數(shù)據(jù)總線。?I/O1~I/O4

：4根數(shù)據(jù)輸入／輸出信號(hào)引腳.?CS*：低電平有效，通常接地址譯碼器的輸出端。?+5V：電源。?GND：地。各引腳的功能如下：136SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSSRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATR137TA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TA讀取時(shí)間138SRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTWTWDOUT

DINTDWTDHWECSSRAM2114的寫(xiě)周期TWCTWRTAW數(shù)據(jù)地址TDTW139TW寫(xiě)入時(shí)間從寫(xiě)入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間寫(xiě)信號(hào)有效時(shí)間TWC寫(xiě)入周期兩次寫(xiě)入存儲(chǔ)器所允許的最小時(shí)間間隔有效地址維持的時(shí)間TW寫(xiě)入時(shí)間1406116(2K8=16KBIT)工作方式真值表SRAM61166116(2K8=16KBIT)工作方式真值表S141

動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容必須配備“讀出再生放大電路”進(jìn)行刷新每次同時(shí)對(duì)一行的存儲(chǔ)單元進(jìn)行刷新每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體：每個(gè)存儲(chǔ)單元存放一位需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容142動(dòng)態(tài)RAM舉例

動(dòng)態(tài)RAM舉例143存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫(xiě)信號(hào)WE*讀有效（高電平）數(shù)據(jù)從DOUT引腳輸出存儲(chǔ)地址需要分兩批傳送144DRAM芯片4116（與書(shū)2118同）存儲(chǔ)容量為16K×116個(gè)引腳：7根地址線A6～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC12345678161514131211109DRAM芯片4116（與書(shū)2118同）存儲(chǔ)容量為16K×1V145DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRASDRAM4116的讀周期DOUT地址TCACTRACTCA146DRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRASDRAM4116的寫(xiě)周期TWCSTDS列地址行地址地址T147存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開(kāi)始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫(xiě)信號(hào)WE*寫(xiě)有效（低電平）數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元存儲(chǔ)地址需要分兩批傳送148DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRASDRAM4116的刷新TRCTCRPTRAS高阻TASRT149采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無(wú)效，沒(méi)有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒(méi)有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新采用“僅行地址有效”方法刷新150DRAM芯片2164（同書(shū)4164）存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫(xiě)控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A712345678161514131211109DRAM芯片2164（同書(shū)4164）存儲(chǔ)容量為64K×1NC151

只讀存儲(chǔ)器在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)行讀操作，而不能進(jìn)行寫(xiě)操作的一類存儲(chǔ)器

只讀存儲(chǔ)器在微機(jī)系統(tǒng)的在線運(yùn)行過(guò)程中，只能對(duì)其進(jìn)1529.3只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2717AEEPROM2864A9.3只讀存儲(chǔ)器EPROMEEPROM153EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原有信息一般使用專門的編程器（燒寫(xiě)器）進(jìn)行編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息1編程就是將某些單元寫(xiě)入信息0EPROM頂部開(kāi)有一個(gè)圓形的石英窗口，用于紫外線透過(guò)擦除原154EPROM芯片27322732工作方式真值表注：VPP為編程脈沖，可以為+5V,+12.5v,+21V,+25V等EPROM芯片27322732工作方式真值表注：VPP為155EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0片選/編程CE*/PGM讀（寫(xiě)）OE*編程電壓VPP功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2VssEPROM芯片2716存儲(chǔ)容量為2K×8VDD124A7156EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CE*編程PGM*讀寫(xiě)OE*編程電壓VPP功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615EPROM芯片2764存儲(chǔ)容量為8K×8VppVcc128157EPROM芯片2725612345678910111213141516171819202122232425262728VppA12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CEA10OEA11A9A8A13A14Vcc27256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0CEOED7D6D5D4D3D2D1D027256邏輯圖EPROM芯片27256123456789101112131158EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中）擦寫(xiě)（擦除和編程一次完成）有字節(jié)擦寫(xiě)、塊擦寫(xiě)和整片擦寫(xiě)方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線EEPROM用加電方法，進(jìn)行在線（無(wú)需拔下，直接在電路中159EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*狀態(tài)輸出RDY/BUSY*功能NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615EEPROM芯片2817A存儲(chǔ)容量為2K×8NCVcc128160EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫(xiě)OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615EEPROM芯片2864A存儲(chǔ)容量為8K×8VccNC128161

半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口半導(dǎo)體存儲(chǔ)器與CPU的連接這是本章的重點(diǎn)內(nèi)容162

存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線存儲(chǔ)芯片的地址線存儲(chǔ)芯片的片選端存儲(chǔ)芯片的讀寫(xiě)控制線存儲(chǔ)芯片與CPU的連接存儲(chǔ)芯片的數(shù)據(jù)線163存儲(chǔ)器容量的形成與尋址（1）用2114組成1K×8位RAM存儲(chǔ)器容量的形成與尋址164

（2）用2114組成2K×8位RAM（2）用2114組成2K×8位RAM165微處理器與存儲(chǔ)器的連接

（1）CPU總線的帶負(fù)載能力（2）存儲(chǔ)器與CPU之間的速度匹配（3）數(shù)據(jù)線、地址分配和譯碼微處理器與存儲(chǔ)器的連接1661.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問(wèn)到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問(wèn)到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”1.存儲(chǔ)芯片數(shù)據(jù)線的處理若芯片的數(shù)據(jù)線正好8根：167位擴(kuò)充2114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE位擴(kuò)充2114A9～A0I/O4～I(xiàn)/O1片選D3～D0D7168多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)其它連接都一樣這些芯片應(yīng)被看作是一個(gè)整體常被稱為“芯片組”多個(gè)位擴(kuò)充的存儲(chǔ)芯片的數(shù)據(jù)線連接于系統(tǒng)數(shù)據(jù)總線的不同位數(shù)1692.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”2.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低170片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全100…0000…0100…10…11…0111…1011…11范圍（16進(jìn)制）A9～A0片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H全000…00范圍（16進(jìn)1713.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量也就是擴(kuò)充了存儲(chǔ)器地址范圍進(jìn)行“地址擴(kuò)充”，需要利用存儲(chǔ)芯片的片選端對(duì)多個(gè)存儲(chǔ)芯片（組）進(jìn)行尋址這個(gè)尋址方法，主要通過(guò)將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來(lái)實(shí)現(xiàn)這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”3.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充172地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（2）A9～A0D7～D0CE（1）A9～A0D7～D0CE譯碼器00000000010000000000地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0（173片選端常有效A19～A15 A14～A0 全0～全1D7～D027256(32k*8)EPROMA14～A0CE片選端常有效A19～A15 A14～A0D7～D027256174令芯片（組）的片選端常有效不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無(wú)法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”令芯片（組）的片選端常有效175地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象原因：有些高位地址線沒(méi)有用、可任意使用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址”例如：00000H～07FFFH選取的原則：高位地址全為0的地址高位地址譯碼才更好地址重復(fù)一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址的現(xiàn)象高位地址譯碼才更好176

譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過(guò)程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS154譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效177

線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)必然會(huì)出現(xiàn)地址重復(fù)一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用線選譯碼只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選178線選譯碼示例A14A12～A0A13(1)2764(2)2764

CECE切記：A14A13＝00的情況不能出現(xiàn)00000H～01FFFH的地址不可使用線選譯碼示例A14A12～A0A13(1)2764(2)27179A19～

A15A14A13A12～A0一個(gè)可用地址12××××××××××1001全0～全1全0～全104000H～05FFFH02000H～03FFFHA19～A15A14A13A12～A0一個(gè)可用地址1××180部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址可簡(jiǎn)化譯碼電路的設(shè)計(jì)但系統(tǒng)的部分地址空間將被浪費(fèi)部分譯碼只有部分（高位）地址線參與對(duì)存儲(chǔ)芯片的譯碼181部分譯碼示例138A17

A16A11～A0A14

A13A12(4)(3)(2)(1)2732273227322732CBAE3E2E1IO/MCECECECEY0Y1Y2Y3部分譯碼示例138A17A11～A0A14(4)(3)(182A19～

A15A14～

A12A11～A0一個(gè)可用地址1234××10×××10×××10×××10×000001010011全0～全1全0～全1全0～全1全0～全120000H～20FFFH21000H～21FFFH22000H～22FFFH23000H～23FFFHA19～A15A14～A12A11～A0一個(gè)可用地址1×183

全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址包括低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址（片內(nèi)譯碼），高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址（片選譯碼）采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多全譯碼所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址184全譯碼示例A15A14A13A16CBAE3138

2764A19A18A17A12～A0CEY6E2E1IO/M全譯碼示例A15A16CE31382764A19A12～A1851C000H1DFFFH全0全100011100001110地址范圍A12～A0A19A18A17A16A15A14A131C000H全0000111186片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過(guò)片選無(wú)效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址1874.存儲(chǔ)芯片的讀寫(xiě)控制芯片OE*