武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型

提綱13245ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)ARM處理器的寄存器組織ARM處理器的工作模式ARM微處理器系列67第二章ARM體系結(jié)構(gòu)及編程模型ARM異常處理ARM處理器的工作狀態(tài)ARM處理器的存儲(chǔ)器格式1武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第1頁!ARM－AdvancedRISCMachines

ARM（AdvancedRISCMachines），既可以認(rèn)為是一個(gè)公司的名字，也可以認(rèn)為是對(duì)一類微處理器的通稱，還可以認(rèn)為是一種技術(shù)的名字。ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)1991年ARM公司成立于英國劍橋，主要出售芯片設(shè)計(jì)技術(shù)的授權(quán)。2武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第2頁!ARM公司的Chipless模式世界各大半導(dǎo)體生產(chǎn)商從ARM公司購買其設(shè)計(jì)的ARM微處理器核，根據(jù)各自不同的應(yīng)用領(lǐng)域，加入適當(dāng)?shù)耐鈬娐?，從而形成自己的ARM微處理器芯片進(jìn)入市場(chǎng)。ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)基于ARM技術(shù)的微處理器應(yīng)用約占據(jù)了32位RISC微處理器75％以上的市場(chǎng)份額，ARM技術(shù)正在逐步滲入到我們生活的各個(gè)方面。我國的中興集成電路、大唐電訊、中芯國際和上海華虹，以及國外的一些公司如德州儀器、意法半導(dǎo)體、Philips、Intel、Samsung等都推出了自己設(shè)計(jì)的基于ARM核的處理器。3武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第3頁!ARM微處理器的應(yīng)用領(lǐng)域

工業(yè)控制領(lǐng)域：作為32的RISC架構(gòu)，基于ARM核的微控制器芯片不但占據(jù)了高端微控制器市場(chǎng)的大部分市場(chǎng)份額，同時(shí)也逐漸向低端微控制器應(yīng)用領(lǐng)域擴(kuò)展，ARM微控制器的低功耗、高性價(jià)比，向傳統(tǒng)的8位/16位微控制器提出了挑戰(zhàn)。ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)到目前為止，ARM微處理器及技術(shù)的應(yīng)用已經(jīng)廣泛深入到國民經(jīng)濟(jì)的各個(gè)領(lǐng)域4武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第4頁!ARM微處理器的特點(diǎn)—低功耗、低成本、高性能采用RISC指令集ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)低功耗、低成本、高性能使用大量的寄存器ARM/THUMB指令支持三/五級(jí)流水線5武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第5頁!ARM微處理器的特點(diǎn)—大量使用寄存器ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)ARM處理器共有37個(gè)寄存器，被分為若干個(gè)組，這些寄存器包括：31個(gè)通用寄存器，包括程序計(jì)數(shù)器（PC指針），均為32位的寄存器；6個(gè)狀態(tài)寄存器，用以標(biāo)識(shí)CPU的工作狀態(tài)及程序的運(yùn)行狀態(tài)，均為32位。6武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第6頁!ARM微處理器的特點(diǎn)—其他技術(shù)ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)除此以外，ARM體系結(jié)構(gòu)還采用了一些特別的技術(shù)，在保證高性能的前提下盡量縮小芯片的面積，并降低功耗：所有的指令都可根據(jù)前面的執(zhí)行結(jié)果決定是否被執(zhí)行，從而提高指令的執(zhí)行效率?？捎眉虞d/存儲(chǔ)指令批量傳輸數(shù)據(jù)，以提高數(shù)據(jù)的傳輸效率?？稍谝粭l數(shù)據(jù)處理指令中同時(shí)完成邏輯處理和移位處理。在循環(huán)處理中使用地址的自動(dòng)增減來提高運(yùn)行效率。7武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第7頁!ARM7微處理器系列

ARM7系列是為低功耗的32位RISC處理器，最適合用于對(duì)價(jià)位和功耗要求較高的消費(fèi)類應(yīng)用。ARM7系列有如下特點(diǎn)：具有嵌入式ICE－RT邏輯，調(diào)試開發(fā)方便；極低的功耗，適合對(duì)功耗要求較高的應(yīng)用，如便攜式產(chǎn)品；能夠提供0.9MIPS/MHz的三級(jí)流水線結(jié)構(gòu)；代碼密度高，并兼容16位的Thumb指令集；對(duì)操作系統(tǒng)的支持廣泛，如WindowsCE、Linux、PalmOS等；指令系統(tǒng)與ARM9系列、ARM9E系列和ARM10E系列兼容，便于用戶的產(chǎn)品升級(jí)換代；主頻最高可達(dá)130M，高速的運(yùn)算處理能力能勝任絕大多數(shù)的復(fù)雜應(yīng)用。ARM微處理器系列8武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第8頁!ARM9微處理器系列

ARM微處理器系列ARM9系列微處理器在高性能和低功耗特性方面提供最佳的表現(xiàn)。具有以下特點(diǎn)：5級(jí)整數(shù)流水線，指令執(zhí)行效率更高。提供1.1MIPS/MHz的哈佛結(jié)構(gòu)。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA總線接口。全性能的MMU，支持WindowsCE、Linux、PalmOS等多種主流嵌入式操作系統(tǒng)。MPU支持實(shí)時(shí)操作系統(tǒng)。支持?jǐn)?shù)據(jù)Cache和指令Cache，具有更高的指令和數(shù)據(jù)處理能力。9武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第9頁!ARM9E微處理器系列

ARM微處理器系列ARM9E系列微處理器的主要特點(diǎn)如下：支持DSP指令集，適合于需要高速數(shù)字信號(hào)處理的場(chǎng)合。5級(jí)整數(shù)流水線，指令執(zhí)行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA總線接口。支持VFP9浮點(diǎn)處理協(xié)處理器。全性能的MMU，支持眾多主流嵌入式操作系統(tǒng)。支持?jǐn)?shù)據(jù)Cache和指令Cache，具有更高的處理能力。主頻最高可達(dá)300M。10武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第10頁!ARM10E微處理器系列

ARM微處理器系列ARM10E系列微處理器的主要特點(diǎn)如下：支持DSP指令集，適合于需要高速數(shù)字信號(hào)處理的場(chǎng)合。6級(jí)整數(shù)流水線，指令執(zhí)行效率更高。支持32位ARM指令集和16位Thumb指令集。支持32位的高速AMBA總線接口。支持VFP10浮點(diǎn)處理協(xié)處理器。全性能的MMU，支持眾多主流嵌入式操作系統(tǒng)。支持?jǐn)?shù)據(jù)Cache和指令Cache，具有更高的處理能力主頻最高可達(dá)400M。內(nèi)嵌并行讀/寫操作部件。11武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第11頁!SecurCore微處理器系列

ARM微處理器系列SecurCore系列微處理器除了具有ARM體系結(jié)構(gòu)各種主要特點(diǎn)外，還在系統(tǒng)安全方面具有如下的特點(diǎn)：帶有靈活的保護(hù)單元，確保操作系統(tǒng)和應(yīng)用數(shù)據(jù)的安全。采用軟內(nèi)核技術(shù)，防止外部對(duì)其進(jìn)行掃描探測(cè)?？杉捎脩糇约旱陌踩匦院推渌麉f(xié)處理器。12武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第12頁!StrongARM微處理器系列

ARM微處理器系列IntelStrongARM處理器是便攜式通訊產(chǎn)品和消費(fèi)類電子產(chǎn)品的理想選擇，已成功應(yīng)用于多家公司的掌上電腦系列產(chǎn)品。IntelStrongARMSA-1100處理器是采用ARM體系結(jié)構(gòu)高度集成的32位RISC微處理器。它融合了Intel公司的設(shè)計(jì)和處理技術(shù)以及ARM體系結(jié)構(gòu)的電源效率，采用在軟件上兼容ARMv4體系結(jié)構(gòu)、同時(shí)采用具有Intel技術(shù)優(yōu)點(diǎn)的體系結(jié)構(gòu)。13武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第13頁!三ARM微處理器的工作狀態(tài)

ARM微處理器的工作狀態(tài)從編程的角度看，ARM微處理器的工作狀態(tài)一般有兩種，并可在兩種狀態(tài)之間切換：ARM狀態(tài)，此時(shí)處理器執(zhí)行32位的字對(duì)齊的ARM指令；Thumb狀態(tài)，此時(shí)處理器執(zhí)行16位的、半字對(duì)齊的Thumb指令。14武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第14頁!狀態(tài)切換方法

ARM指令集和Thumb指令集均有切換處理器狀態(tài)的指令，并可在兩種工作狀態(tài)之間切換，ARM微處理器的工作狀態(tài)在開始執(zhí)行代碼時(shí)，應(yīng)該處于ARM狀態(tài)。15武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第15頁!切換到ARM狀態(tài)當(dāng)操作數(shù)寄存器的狀態(tài)位為0時(shí)，執(zhí)行BX指令時(shí)可以使微處理器從Thumb狀態(tài)切換到ARM狀態(tài)。ARM微處理器的工作狀態(tài)在處理器進(jìn)行異常處理時(shí)，把PC指針放入異常模式鏈接寄存器中，并從異常向量地址開始執(zhí)行程序，也可以使處理器切換到ARM狀態(tài)。16武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第16頁!用戶模式和特權(quán)模式ARM微處理器的工作模式除了用戶模式之外的其他6種處理器模式稱為特權(quán)模式特權(quán)模式下，程序可以訪問所有的系統(tǒng)資源，也可以任意地進(jìn)行處理器模式的切換。特權(quán)模式中，除系統(tǒng)模式外，其他5種模式又稱為異常模式大多數(shù)的用戶程序運(yùn)行在用戶模式下，此時(shí)，應(yīng)用程序不能夠訪問一些受操作系統(tǒng)保護(hù)的系統(tǒng)資源，應(yīng)用程序也不能直接進(jìn)行處理器模式的切換。用戶模式下，當(dāng)需要進(jìn)行處理器模式切換時(shí)，應(yīng)用程序可以產(chǎn)生異常處理，在異常處理中進(jìn)行處理器模式的切換。17武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第17頁!五ARM微處理器的存儲(chǔ)器格式

ARM體系結(jié)構(gòu)所支持的最大尋址空間為4GB（232字節(jié)）ARM微處理器的存儲(chǔ)器格式ARM體系結(jié)構(gòu)將存儲(chǔ)器看作是從零地址開始的字節(jié)的線性組合。從零字節(jié)到三字節(jié)放置個(gè)存儲(chǔ)的字?jǐn)?shù)據(jù)，從第四個(gè)字節(jié)到第七個(gè)字節(jié)放置第二個(gè)存儲(chǔ)的字?jǐn)?shù)據(jù)，依次排列。ARM體系結(jié)構(gòu)可以用兩種方法存儲(chǔ)字?jǐn)?shù)據(jù)，稱之為大端格式和小端格式

18武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第18頁!ARM體系結(jié)構(gòu)的存儲(chǔ)器格式—小端格式

ARM微處理器的存儲(chǔ)器格式與大端存儲(chǔ)格式相反，在小端存儲(chǔ)格式中，低地址中存放的是字?jǐn)?shù)據(jù)的低字節(jié)，高地址存放的是字?jǐn)?shù)據(jù)的高字節(jié)19武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第19頁!非對(duì)齊的存儲(chǔ)訪問操作

在ARM種，如果存儲(chǔ)單元的地址沒有遵守對(duì)齊規(guī)則，則稱為非對(duì)齊的存儲(chǔ)訪問操作。ARM微處理器的存儲(chǔ)器格式非對(duì)齊的指令預(yù)取操作非對(duì)齊的數(shù)據(jù)訪問操作20武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第20頁!非對(duì)齊的數(shù)據(jù)訪問操作

對(duì)于Load/Store操作，如果是非對(duì)齊的數(shù)據(jù)訪問操作，系統(tǒng)定義了三種可能的結(jié)果：ARM微處理器的存儲(chǔ)器格式執(zhí)行的結(jié)果不可預(yù)知忽略字單元地址的低兩位的值，即訪問地址為(addressAND0XFFFFFFFC)的字單元；忽略半字單元地址的最低位的值，即訪問地址為(addressAND0XFFFFFFFE)的半字單元。忽略字單元地址的低兩位的值；忽略半字單元地址的最低位的值；由存儲(chǔ)系統(tǒng)實(shí)現(xiàn)這種忽略。也就是說，這時(shí)該地址值原封不動(dòng)地送到存儲(chǔ)系統(tǒng)。當(dāng)發(fā)生非對(duì)齊地?cái)?shù)據(jù)訪問時(shí)，到底采用上述三種方法中的哪一種，是由各指令指定的。21武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第21頁!ARM狀態(tài)下的寄存器組織

通用寄存器：通用寄存器包括R0～R15，可以分為三類：未分組寄存器R0～R7分組寄存器R8～R14程序計(jì)數(shù)器PC(R15)ARM微處理器的寄存器格式22武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第22頁!未分組寄存器R0～R7ARM微處理器的寄存器格式在所有的運(yùn)行模式下，未分組寄存器都指向同一個(gè)物理寄存器，他們未被系統(tǒng)用作特殊的用途，因此，在中斷或異常處理進(jìn)行運(yùn)行模式轉(zhuǎn)換時(shí)，由于不同的處理器運(yùn)行模式均使用相同的物理寄存器，可能會(huì)造成寄存器中數(shù)據(jù)的破壞，這一點(diǎn)在進(jìn)行程序設(shè)計(jì)時(shí)應(yīng)引起注意。23武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第23頁!分組寄存器R13～R14ARM微處理器的寄存器格式R13、R14：每個(gè)寄存器對(duì)應(yīng)6個(gè)不同的物理寄存器其中的一個(gè)是用戶模式與系統(tǒng)模式共用，另外5個(gè)物理寄存器對(duì)應(yīng)于其他5種不同的運(yùn)行模式采用以下的記號(hào)來區(qū)分不同的物理寄存器：R13_<mode>R14_<mode>mode為以下幾種之一：usr、fiq、irq、svc、abt、und。24武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第24頁!子程序連接寄存器—R14ARM微處理器的寄存器格式R14也稱作子程序連接寄存器或連接寄存器LR。當(dāng)執(zhí)行BL子程序調(diào)用指令時(shí)，可以從R14中得到R15（程序計(jì)數(shù)器PC）的備份。其他情況下，R14用作通用寄存器。在每一種運(yùn)行模式下，都可用R14保存子程序的返回地址，當(dāng)用BL或BLX指令調(diào)用子程序時(shí)，將PC的當(dāng)前值拷貝給R14，執(zhí)行完子程序后，又將R14的值拷貝回PC，即可完成子程序的調(diào)用返回。

BL SUB1 …… SUB1: STMFD SP!,{<regs>,LR}/*將R14存入堆棧*/ …… LDMFD SP！,{<regs>,PC}/*完成子程序返回*/25武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第25頁!程序狀態(tài)寄存器(CPSR/SPSR)寄存器R16用作CPSR(當(dāng)前程序狀態(tài)寄存器)，CPSR可在任何運(yùn)行模式下被訪問，它包括條件標(biāo)志位、中斷禁止位、當(dāng)前處理器模式標(biāo)志位，以及其他一些相關(guān)的控制和狀態(tài)位。ARM微處理器的寄存器格式每一種運(yùn)行模式下又都有一個(gè)專用的物理狀態(tài)寄存器，稱為SPSR（備份的程序狀態(tài)寄存器），異常發(fā)生時(shí)，SPSR用于保存CPSR的值，從異常退出時(shí)則可由SPSR來恢復(fù)CPSR。由于用戶模式和系統(tǒng)模式不屬于異常模式，他們沒有SPSR，當(dāng)在這兩種模式下訪問SPSR，結(jié)果是未知的。26武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第26頁!程序狀態(tài)寄存器的每一位的安排

ARM微處理器的寄存器格式27武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第27頁!影響標(biāo)志位的指令標(biāo)志位含

義N當(dāng)用兩個(gè)補(bǔ)碼表示的帶符號(hào)數(shù)進(jìn)行運(yùn)算時(shí)，N=1表示運(yùn)算的結(jié)果為負(fù)數(shù)；N=0表示運(yùn)算的結(jié)果為正數(shù)或零；ZZ=1表示運(yùn)算的結(jié)果為零；Z=0表示運(yùn)算的結(jié)果為非零；C加法運(yùn)算結(jié)果進(jìn)位時(shí)，C=1，減法運(yùn)算借位時(shí)，C=0；移位操作的非加/減運(yùn)算指令，C為移出的最后一位；其他的非加/減運(yùn)算指令，C的值通常不改變。V加/減法運(yùn)算指令，V=1表示符號(hào)位溢出。對(duì)于其他的非加/減運(yùn)算指令，C的值通常不改變。Q在ARMv5及以上版本的E系列處理器中，Q標(biāo)志指示DSP運(yùn)算指令是否溢出。在其他版本中，Q標(biāo)志位無定義。ARM微處理器的寄存器格式28武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第28頁!處理器運(yùn)行模式及可以訪問的寄存器M[4：0]處理器模式可訪問的寄存器0b10000用戶模式PC，CPSR,R0-R140b10001FIQ模式PC，CPSR,SPSR_fiq，R14_fiq-R8_fiq,R7～R00b10010IRQ模式PC，CPSR,SPSR_irq，R14_irq,R13_irq,R12～R00b10011管理模式PC，CPSR,SPSR_svc，R14_svc,R13_svc,R12～R0,0b10111中止模式PC，CPSR,SPSR_abt，R14_abt,R13_abt,R12～R0,0b11011未定義模式PC，CPSR,SPSR_und，R14_und,R13_und,R12～R0,0b11111系統(tǒng)模式PC，CPSR（ARMv4及以上版本）,R14～R0ARM微處理器的寄存器格式29武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第29頁!ARM體系結(jié)構(gòu)所支持的異常類型

異常類型具體含義復(fù)位復(fù)位電平有效時(shí)，產(chǎn)生復(fù)位異常，程序跳轉(zhuǎn)到復(fù)位處理程序處執(zhí)行。未定義指令遇到不能處理的指令時(shí)，產(chǎn)生未定義指令異常。軟件中斷執(zhí)行SWI指令產(chǎn)生，用于用戶模式下的程序調(diào)用特權(quán)操作指令。指令預(yù)取中止處理器預(yù)取指令的地址不存在，或該地址不允許當(dāng)前指令訪問，產(chǎn)生指令預(yù)取中止異常。數(shù)據(jù)中止處理器數(shù)據(jù)訪問指令的地址不存在，或該地址不允許當(dāng)前指令訪問時(shí)，產(chǎn)生數(shù)據(jù)中止異常。IRQ外部中斷請(qǐng)求有效，且CPSR中的I位為0時(shí)，產(chǎn)生IRQ異常。FIQ快速中斷請(qǐng)求引腳有效，且CPSR中的F位為0時(shí)，產(chǎn)生FIQ異常。ARM異常處理30武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第30頁! R14_<Exception_Mode>=ReturnLink SPSR_<Exception_Mode>=CPSR CPSR[4:0]=ExceptionModeNumber CPSR[5]=0 If<Exception_Mode>==ResetorFIQthen CPSR[6]=1 CPSR[7]=1 PC=ExceptionVectorAddress異常響應(yīng)偽代碼ARM異常處理處理器處于Thumb狀態(tài)，則當(dāng)異常向量地址加載入PC時(shí)，處理器自動(dòng)切換到ARM狀態(tài)。ARM微處理器對(duì)異常的響應(yīng)過程用偽碼可以描述為：在ARM狀態(tài)下執(zhí)行禁止快速中斷禁止正常中斷轉(zhuǎn)入異常入口地址31武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第31頁!FIQ（FastInterruptRequest）FIQ異常是為了支持?jǐn)?shù)據(jù)傳輸或者通道處理而設(shè)計(jì)的。ARM異常處理若將CPSR的F位置為1，則會(huì)禁止FIQ中斷，若將CPSR的F位清零，處理器會(huì)在指令執(zhí)行時(shí)檢查FIQ的輸入。注意只有在特權(quán)模式下才能改變F位的狀態(tài)。

可由外部通過對(duì)處理器上的nFIQ引腳輸入低電平產(chǎn)生FIQ。不管是在ARM狀態(tài)還是在Thumb狀態(tài)下進(jìn)入FIQ模式，F(xiàn)IQ處理程序均可以執(zhí)行以下指令從FIQ模式返回： SUBSPC,R14_fiq,#432武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第32頁!ABORT（中止）

產(chǎn)生中止異常意味著對(duì)存儲(chǔ)器的訪問失敗。ARM微處理器在存儲(chǔ)器訪問周期內(nèi)檢查是否發(fā)生中止異常。ARM異常處理中止異常包括兩種類型：指令預(yù)取中止：發(fā)生在指令預(yù)取時(shí)。數(shù)據(jù)中止：發(fā)生在數(shù)據(jù)訪問時(shí)。當(dāng)指令預(yù)取訪問存儲(chǔ)器失敗時(shí)，存儲(chǔ)器系統(tǒng)向ARM處理器發(fā)出存儲(chǔ)器中止（Abort）信號(hào)，預(yù)取的指令被記為無效，但只有當(dāng)處理器試圖執(zhí)行無效指令時(shí)，指令預(yù)取中止異常才會(huì)發(fā)生，如果指令未被執(zhí)行，例如在指令流水線中發(fā)生了跳轉(zhuǎn)，則預(yù)取指令中止不會(huì)發(fā)生。若數(shù)據(jù)中止發(fā)生，系統(tǒng)的響應(yīng)與指令的類型有關(guān)。當(dāng)確定了中止的原因后，Abort處理程序均可以執(zhí)行以下指令從中止模式返回，無論是在ARM狀態(tài)還是Thumb狀態(tài)： SUBSPC,R14_abt,#4 ；指令預(yù)取中止 SUBSPC,R14_abt,#8 ；數(shù)據(jù)中止33武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第33頁!UndefinedInstruction(未定義指令)ARM異常處理當(dāng)ARM處理器遇到不能處理的指令時(shí)，會(huì)產(chǎn)生未定義指令異常。采用這種機(jī)制，可以通過軟件仿真擴(kuò)展ARM或Thumb指令集。處理器執(zhí)行以下程序返回，無論是在ARM狀態(tài)還是Thumb狀態(tài)： MOVSPC,R14_und以上指令恢復(fù)PC（從R14_und）和CPSR（從SPSR_und）的值，并返回到未定義指令后的下一條指令。34武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第34頁!異常優(yōu)先級(jí)（ExceptionPriorities）

優(yōu)先級(jí)異常1（最高）復(fù)位2數(shù)據(jù)中止3FIQ4IRQ5預(yù)取指令中止6（最低）未定義指令、SWIARM異常處理35武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第35頁!ARM微處理器的應(yīng)用領(lǐng)域ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)網(wǎng)絡(luò)應(yīng)用：隨著寬帶技術(shù)的推廣，采用ARM技術(shù)的ADSL芯片正逐步獲得競爭優(yōu)勢(shì)。此外，ARM在語音及視頻處理上行了優(yōu)化，并獲得廣泛支持，也對(duì)DSP的應(yīng)用領(lǐng)域提出了挑戰(zhàn)。消費(fèi)類電子產(chǎn)品：ARM技術(shù)在目前流行的數(shù)字音頻播放器、數(shù)字機(jī)頂盒和游戲機(jī)中得到廣泛采用。成像和安全產(chǎn)品：現(xiàn)在流行的數(shù)碼相機(jī)和打印機(jī)中絕大部分采用ARM技術(shù)。手機(jī)中的32位SIM智能卡也采用了ARM技術(shù)?！?6武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第36頁!ARM微處理器的特點(diǎn)—采用RISC體系結(jié)構(gòu)ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)采用RISC架構(gòu)的ARM處理器一般具有如下特點(diǎn)：固定長度的指令格式，指令歸整、簡單、基本尋址方式有2～3種；使用單周期指令，便于流水線操作執(zhí)行；大量使用寄存器，數(shù)據(jù)處理指令只對(duì)寄存器進(jìn)行操作，只有加載/存儲(chǔ)指令可以訪問存儲(chǔ)器，以提高指令的執(zhí)行效率。37武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第37頁!ARM微處理器的特點(diǎn)—高效的指令系統(tǒng)ARM技術(shù)的應(yīng)用領(lǐng)域及特點(diǎn)ARM微處理器支持兩種指令集：ARM指令集和Thumb指令集。ARM指令為32位的長度，Thumb指令為16位長度。Thumb指令集為ARM指令集的功能子集，但與等價(jià)的ARM代碼相比較，可節(jié)省30％～40％以上的存儲(chǔ)空間，同時(shí)具備32位代碼的所有優(yōu)點(diǎn)。38武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第38頁!二、ARM微處理器系列

ARM微處理器系列ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Intel的Xscale其中，ARM7、ARM9、ARM9E和ARM10為4個(gè)通用處理器系列，每一個(gè)系列提供一套相對(duì)獨(dú)特的性能來滿足不同應(yīng)用領(lǐng)域的需求。SecurCore系列專門為安全要求較高的應(yīng)用而設(shè)計(jì)。39武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第39頁!ARM7微處理器系列ARM微處理器系列主要應(yīng)用領(lǐng)域：工業(yè)控制、Internet設(shè)備、網(wǎng)絡(luò)和調(diào)制解調(diào)器設(shè)備、移動(dòng)電話等多種多媒體和嵌入式應(yīng)用。ARM7系列微處理器包括如下幾種類型的核：ARM7TDMI、ARM7TDMI-S、ARM720T、ARM7EJ。其中，ARM7TMDI是目前使用最廣泛的32位嵌入式RISC處理器，屬低端ARM處理器核。TDMI的基本含義為：T：支持16為壓縮指令集Thumb；D：支持片上Debug；M：內(nèi)嵌硬件乘法器（Multiplier）I：嵌入式ICE，支持片上斷點(diǎn)和調(diào)試點(diǎn)；40武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第40頁!ARM9微處理器系列ARM9系列微處理器主要應(yīng)用于無線設(shè)備、儀器儀表、安全系統(tǒng)、機(jī)頂盒、高端打印機(jī)、數(shù)字照相機(jī)和數(shù)字?jǐn)z像機(jī)等。ARM微處理器系列ARM9系列微處理器包含ARM920T、ARM922T和ARM940T三種類型，以適用于不同的應(yīng)用場(chǎng)合。41武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第41頁!ARM9E微處理器系列ARM9E系列微處理器主要應(yīng)用于下一代無線設(shè)備、數(shù)字消費(fèi)品、成像設(shè)備、工業(yè)控制、存儲(chǔ)設(shè)備和網(wǎng)絡(luò)設(shè)備等領(lǐng)域。ARM微處理器系列ARM9E系列微處理器包含ARM926EJ-S、ARM946E-S和ARM966E-S三種類型，以適用于不同的應(yīng)用場(chǎng)合。42武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第42頁!ARM10E微處理器系列ARM10E系列微處理器主要應(yīng)用于下一代無線設(shè)備、數(shù)字消費(fèi)品、成像設(shè)備、工業(yè)控制、通信和信息系統(tǒng)等領(lǐng)域。ARM微處理器系列ARM10E系列微處理器包含ARM1020E、ARM1022E和ARM1026EJ-S三種類型，以適用于不同的應(yīng)用場(chǎng)合。43武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第43頁!SecurCore微處理器系列SecurCore系列微處理器主要應(yīng)用于一些對(duì)安全性要求較高的應(yīng)用產(chǎn)品及應(yīng)用系統(tǒng)，如電子商務(wù)、電子政務(wù)、電子銀行業(yè)務(wù)、網(wǎng)絡(luò)和認(rèn)證系統(tǒng)等領(lǐng)域。ARM微處理器系列SecurCore系列微處理器包含SecurCoreSC100、SecurCoreSC110、SecurCoreSC200和SecurCoreSC210四種類型，以適用于不同的應(yīng)用場(chǎng)合。44武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第44頁!Xscale處理器

ARM微處理器系列Xscale處理器是基于ARMv5TE體系結(jié)構(gòu)的解決方案，是一款全性能、高性價(jià)比、低功耗的處理器。它支持16位的Thumb指令和DSP指令集，已使用在數(shù)字移動(dòng)電話、個(gè)人數(shù)字助理和網(wǎng)絡(luò)產(chǎn)品等場(chǎng)合。Xscale處理器是Intel目前主要推廣的一款A(yù)RM微處理器。45武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第45頁!ARM與THUMBTHUMB指令是ARM指令的子集ARM微處理器的工作狀態(tài)可以相互調(diào)用，只要遵循一定的調(diào)用規(guī)則Thumb指令與ARM指令的時(shí)間效率和空間效率關(guān)系為:存儲(chǔ)空間約為ARM代碼的60％～70％指令數(shù)比ARM代碼多約30％～40％存儲(chǔ)器為32位時(shí)ARM代碼比Thumb代碼快約40％存儲(chǔ)器為16位時(shí)Thumb比ARM代碼快約40～50％使用Thumb代碼，存儲(chǔ)器的功耗會(huì)降低約30％46武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第46頁!進(jìn)入Thumb狀態(tài)當(dāng)操作數(shù)寄存器的狀態(tài)位（位0）為1時(shí)，可以采用執(zhí)行BX指令的方法，使微處理器從ARM狀態(tài)切換到Thumb狀態(tài)。當(dāng)處理器處于Thumb狀態(tài)時(shí)發(fā)生異常（如IRQ、FIQ、Undef、Abort、SWI等），則異常處理返回時(shí)，自動(dòng)切換到Thumb狀態(tài)。ARM微處理器的工作狀態(tài)47武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第47頁!四處理器模式ARM微處理器的工作模式usr：ARM處理器正常的程序執(zhí)行狀態(tài)fiq：用于高速數(shù)據(jù)傳輸或通道處理irq：用于通用的中斷處理svc：操作系統(tǒng)使用的保護(hù)模式abt：用于虛擬存儲(chǔ)及存儲(chǔ)保護(hù)sys：運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù)und：當(dāng)出現(xiàn)未定義指令終止時(shí)進(jìn)入該模式48武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第48頁!模式切換ARM微處理器的工作模式處理器模式可以通過軟件進(jìn)行切換，也可以通過外部中斷或者異常處理過程進(jìn)行切換。當(dāng)應(yīng)用程序發(fā)生異常中斷時(shí)，處理器進(jìn)入相應(yīng)的異常模式。在每一種異常模式下都有一組寄存器，供相應(yīng)的異常處理程序使用，這樣就可以保證在進(jìn)入異常模式時(shí)，用戶模式下的寄存器不被破壞。系統(tǒng)模式并不是通過異常進(jìn)入的，它和用戶模式具有完全一樣的寄存器。但是系統(tǒng)模式屬于特權(quán)模式，可以訪問所有的系統(tǒng)資源，也可以直接進(jìn)行處理器模式切換。它主要供操作系統(tǒng)任務(wù)使用。通常操作系統(tǒng)的任務(wù)需要訪問所有的系統(tǒng)資源，同時(shí)該任務(wù)仍然使用用戶模式的寄存器組，而不是使用異常模式下相應(yīng)的寄存器組，這樣可以保證當(dāng)異常中斷發(fā)生時(shí)任務(wù)狀態(tài)不被破壞。49武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第49頁!ARM體系結(jié)構(gòu)的存儲(chǔ)器格式—大端格式

ARM微處理器的存儲(chǔ)器格式在這種格式中，字?jǐn)?shù)據(jù)的高字節(jié)存儲(chǔ)在低地址中，而字?jǐn)?shù)據(jù)的低字節(jié)則存放在高地址中50武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第50頁!指令長度及數(shù)據(jù)類型

ARM微處理器的指令長度可以是32位（在ARM狀態(tài)下），也可以為16位（在Thumb狀態(tài)下）。ARM微處理器的存儲(chǔ)器格式ARM微處理器中支持字節(jié)（8位）、半字（16位）、字（32位）三種數(shù)據(jù)類型，其中，字需要4字節(jié)對(duì)齊（地址的低兩位為0）、半字需要2字節(jié)對(duì)齊（地址的最低位為0）51武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第51頁!非對(duì)齊的指令預(yù)取操作

當(dāng)處理器處于ARM狀態(tài)期間，如果寫入到寄存器PC中的值是非字對(duì)齊的，要么指令執(zhí)行的結(jié)果不可預(yù)知，要么地址值中最低兩位被忽略。ARM微處理器的存儲(chǔ)器格式當(dāng)處理器處于THUMB狀態(tài)期間，如果寫入到寄存器PC中的值是非半字對(duì)齊的，要么指令執(zhí)行的結(jié)果不可預(yù)知，要么地址值中最低位被忽略。52武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第52頁!六寄存器組織

ARM微處理器共有37個(gè)32位寄存器，其中31個(gè)為通用寄存器，6個(gè)為狀態(tài)寄存器。但是這些寄存器不能被同時(shí)訪問，具體哪些寄存器是可編程訪問的，取決微處理器的工作狀態(tài)及具體的運(yùn)行模式。但在任何時(shí)候，通用寄存器R14～R0、程序計(jì)數(shù)器PC、一個(gè)或兩個(gè)狀態(tài)寄存器都是可訪問的。

ARM微處理器的寄存器格式53武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第53頁!ARM狀態(tài)下的寄存器組織ARM微處理器的寄存器格式54武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第54頁!分組寄存器R8～R12ARM微處理器的寄存器格式每次所訪問的物理寄存器與處理器當(dāng)前的運(yùn)行模式有關(guān)R8～R12：每個(gè)寄存器對(duì)應(yīng)兩個(gè)不同的物理寄存器當(dāng)使用fiq模式時(shí)，訪問寄存器R8_fiq～R12_fiq；當(dāng)使用除fiq模式以外的其他模式時(shí)，訪問寄存器R8_usr～R12_usr。55武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第55頁!堆棧指針—R13ARM微處理器的寄存器格式R13在ARM指令中常用作堆棧指針，但這只是一種習(xí)慣用法，用戶也可使用其他的寄存器作為堆棧指針。在Thumb指令集中，某些指令強(qiáng)制性的要求使用R13作為堆棧指針。由于處理器的每種運(yùn)行模式均有自己獨(dú)立的物理寄存器R13，在初始化部分，都要初始化每種模式下的R13，這樣，當(dāng)程序的運(yùn)行進(jìn)入異常模式時(shí)，可以將需要保護(hù)的寄存器放入R13所指向的堆棧，而當(dāng)程序從異常模式返回時(shí)，則從對(duì)應(yīng)的堆棧中恢復(fù)。56武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第56頁!程序計(jì)數(shù)器PC(R15)ARM微處理器的寄存器格式ARM狀態(tài)下，位[1:0]為0，位[31:2]用于保存PC；Thumb狀態(tài)下，位[0]為0，位[31:1]用于保存PC；R15雖然也可用作通用寄存器，但一般不這么使用，因?yàn)閷?duì)R15的使用有一些特殊的限制，當(dāng)違反了這些限制時(shí)，程序的執(zhí)行結(jié)果是未知的。由于ARM體系結(jié)構(gòu)采用了多級(jí)流水線技術(shù)，對(duì)于ARM指令集而言，PC總是指向當(dāng)前指令的下兩條指令的地址，即PC的值為當(dāng)前指令的地址值加8個(gè)字節(jié)。57武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第57頁!程序狀態(tài)寄存器

ARM微處理器的寄存器格式ARM體系結(jié)構(gòu)包含一個(gè)當(dāng)前程序狀態(tài)寄存器（CPSR）和五個(gè)備份的程序狀態(tài)寄存器（SPSRs）。備份的程序狀態(tài)寄存器用來進(jìn)行異常處理，其功能包括：保存ALU中的當(dāng)前操作信息控制允許和禁止中斷設(shè)置處理器的運(yùn)行模式58武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第58頁!程序狀態(tài)寄存器的條件碼標(biāo)志

N、Z、C、V均為條件碼標(biāo)志位。它們的內(nèi)容可被算術(shù)或邏輯運(yùn)算的結(jié)果所改變，并且可以決定某條指令是否被執(zhí)行ARM微處理器的寄存器格式在ARM狀態(tài)下，絕大多數(shù)的指令都是有條件執(zhí)行的。在Thumb狀態(tài)下，僅有分支指令是有條件執(zhí)行的。

59武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第59頁!程序狀態(tài)寄存器的控制位

狀態(tài)寄存器的低8位（I、F、T和M[4：0]）稱為控制位，發(fā)生異常時(shí)這些位可以被改變。如果處理器運(yùn)行特權(quán)模式，這些位也可以由程序修改。ARM微處理器的寄存器格式中斷禁止位I、F：I=1禁止IRQ中斷;F=1禁止FIQ中斷。T標(biāo)志位：該位反映處理器的運(yùn)行狀態(tài)ARM體系結(jié)構(gòu)v5及以上的版本的T系列處理器，當(dāng)該位為1時(shí)，程序運(yùn)行于Thumb狀態(tài)，否則運(yùn)行于ARM狀態(tài)。ARM體系結(jié)構(gòu)v5及以上的版本的非T系列處理器，當(dāng)該位為1時(shí)，執(zhí)行下一條指令以引起為定義的指令異常；當(dāng)該位為0時(shí)，表示運(yùn)行于ARM狀態(tài)。運(yùn)行模式位M[4：0]是模式位，決定處理器的運(yùn)行模式

60武漢創(chuàng)維特ARM教學(xué)系統(tǒng)-02ARM體系結(jié)構(gòu)及編程模型共67頁，您現(xiàn)在瀏覽的是第60頁!異常（Exceptions）

當(dāng)正常的程序執(zhí)行流程發(fā)生暫時(shí)的停止時(shí)，稱之為異常，例如處理一個(gè)外部的中斷請(qǐng)求。在處理異常之前，當(dāng)前處理器的狀態(tài)必須保留，這樣當(dāng)異常處理完成之后，當(dāng)前程序可以繼續(xù)執(zhí)行。處理器允許多個(gè)異常同時(shí)發(fā)生，它們將會(huì)按固定的優(yōu)先級(jí)進(jìn)行處理。ARM異常處理ARM體系結(jié)構(gòu)中的異常，與8位/