第六課-ADSP處理器動(dòng)態(tài)電源管理,復(fù)位和引導(dǎo)課件

ADSP處理器動(dòng)態(tài)電源管理，復(fù)位和引導(dǎo)ADSP處理器的動(dòng)態(tài)電源管理ADSP處理器的復(fù)位和引導(dǎo)ADSP處理器的動(dòng)態(tài)電源管理

概述消費(fèi)者對(duì)采用多媒體嵌入式處理器產(chǎn)品的需求迅速增長(zhǎng)，這既要求提高性能又要求降低功耗。但是高性能處理必須增加計(jì)算復(fù)雜度并加快時(shí)鐘速率，如果采用權(quán)宜之計(jì)的節(jié)省功耗設(shè)計(jì)方案，是很難實(shí)現(xiàn)的。我們需要的是一種具有戰(zhàn)略意義的方法來管理功耗，以便在具體的嵌入式應(yīng)用中優(yōu)化性能與功耗的關(guān)系。利用Blackfin數(shù)字信號(hào)處理器（DSP）系列產(chǎn)品固有的動(dòng)態(tài)電源管理能力，可以實(shí)現(xiàn)這樣的方法。BlackfinDSP是定點(diǎn)、雙16位MAC或雙40位ALU數(shù)字信號(hào)處理器。它們非常適合于對(duì)功耗敏感的多媒體應(yīng)用，因?yàn)樗鼈冎С忠环N多級(jí)的電源管理方法，可以根據(jù)系統(tǒng)的需求調(diào)整性能。運(yùn)行方式ADSP-BF533有4種運(yùn)行方式，每一種方式的性能和省電效果是不同的運(yùn)行方式省電效果PLL狀態(tài)PLL旁路CCLKSCLK允許DMA訪問的空間全速無使能否使能使能L1激活中使能（也可以被禁止）是使能使能L1休眠高使能取決于前一狀態(tài)禁止使能-深度休眠最大禁止-禁止禁止-各種運(yùn)行方式的特點(diǎn)電源管理的狀態(tài)和PLL控制的狀態(tài)同步，可以通過讀取PLL_STAT寄存器的值來判斷DPMC/PLL當(dāng)前的狀態(tài)。全速方式是ADSP-BF533的正常也是最高運(yùn)行方式。在該方式下，處理器和所有被使能的外設(shè)都以全速運(yùn)行，PLL被使能而且不被旁路，VCO對(duì)輸入時(shí)鐘CLKIN的倍頻比不能改變，DMA可以訪問內(nèi)部存儲(chǔ)器L1。在全速方式下，處理器可以直接裝換到激活、休眠或者深度休眠方式。在激活方式下，PLL被旁路，因此處理器的內(nèi)核時(shí)鐘和系統(tǒng)時(shí)鐘都以輸入時(shí)鐘CLKIN運(yùn)行，但是可以被使能也可以被禁止，使能時(shí)，VCO對(duì)輸入時(shí)鐘CLKIN的倍頻比可以被改變，但是這個(gè)變化在激活方式下不會(huì)有影響除非進(jìn)入全速方式；而一旦被禁止，在進(jìn)入全速和休眠方式之前，一定要重新使能PLL。在該方式下，DMA可以訪問L1存儲(chǔ)器。從激活方式，處理器可以直接裝換到全速，休眠，和深度休眠方式。休眠方式使內(nèi)核處于空閑狀態(tài)，從而大大降低了功耗。在該方式下，CCLK被禁止，但是SCLK仍然以切換到休眠方式之前的頻率運(yùn)行，因?yàn)镃CLK被禁止，DMA只能訪問外部存儲(chǔ)器，從休眠方式，一個(gè)喚醒事件可以使處理器切換到下面兩個(gè)模式之一：如果PLL_CTL中的BYPASS位被置1，則進(jìn)入激活方式；如果PLL_CTL中的BYPASS位被清零，則進(jìn)入全速方式。在深度休眠方式下由于PLL，CCLK，SCLK都被禁止，因此最省電。在這種模式下，除了實(shí)時(shí)時(shí)鐘（RTC），其它外設(shè)和內(nèi)核都被禁止，不支持DMA訪問。只有RTC中斷或硬件復(fù)位事件可以使處理器從深度休眠方式切換到其它方式。其中RTC中斷使處理器切換到激活方式；硬件復(fù)位之后，處理器會(huì)進(jìn)入復(fù)位中斷服務(wù)程序中。功率節(jié)省ADSP-BF533處理器支持3種不同的電源范圍。使用多個(gè)電源范圍在與工業(yè)標(biāo)準(zhǔn)和慣例兼容的同時(shí)，可獲得最大的靈活性。通過將ADSP-BF533處理器內(nèi)部邏輯隔離為獨(dú)立的電源，同RTC和其它I/O分離，處理器能夠使用動(dòng)態(tài)功率管理，而不影響RTC或其它I/O設(shè)備。在各個(gè)電壓域之間沒有時(shí)序的要求。處理器的功耗主要是處理器時(shí)鐘和工作電壓的平方的函數(shù)。例如，降低25%的時(shí)鐘頻率就能降低25%的功耗，而降低25%的電壓可以降低40%以上的功耗。此外，這些功率節(jié)省是加性的，如果時(shí)鐘頻率和電源都降低，功耗將會(huì)更顯著地降低。電壓調(diào)節(jié)電路外部晶體連接頻率轉(zhuǎn)換模式所有片上外設(shè)都以設(shè)定好的系統(tǒng)時(shí)鐘（SCLK）速度運(yùn)行。此系統(tǒng)時(shí)鐘頻率可通過PLL_DIV寄存器的SSEL3-0位的值編程。SSEL的編程值規(guī)定了PLL輸出（VCO）和系統(tǒng)時(shí)鐘的分頻比率。SCLK分頻值為1到15，下表給出了典型的系統(tǒng)時(shí)鐘比率。信號(hào)名稱分頻比率VCO/SCLK頻率比率示例(MHz)SSEL3-0SCLKVCOSCLK0001001110101:13:110:110040050010013350系統(tǒng)時(shí)鐘比率示例通過設(shè)置PLL_DIV寄存器CSEL[1-0]位的值，也能動(dòng)態(tài)地改變內(nèi)核時(shí)鐘（CCLK）頻率。如表7所示，CCLK分頻比率可以是1，2，4和8?？删幊痰膬?nèi)核時(shí)鐘頻率對(duì)快速的內(nèi)核時(shí)鐘頻率修改非常有用。信號(hào)名稱分頻比率VCO/SCLK頻率比率示例(MHz)SSEL3-0SCLKVCOSCLK000110111:12:14:18:130030050020030015012525復(fù)位ADSP-BF533可以通過4種方法進(jìn)行復(fù)位：管腳被置低電平；通過合理配置看門狗定時(shí)器產(chǎn)生復(fù)位；使用RAISE指令；在寄存器SWRST中用軟件使相應(yīng)的位置1，產(chǎn)生相應(yīng)的復(fù)位。第一種情況屬于硬件復(fù)位，其余屬于軟件復(fù)位。硬件復(fù)位以后，可以使用片內(nèi)引導(dǎo)核，將外部存儲(chǔ)器中的用戶程序裝載到內(nèi)部存儲(chǔ)器L1，也可以不使用引導(dǎo)核直接從外部存儲(chǔ)器開始執(zhí)行程序，具體由引腳BMODE[1:0]的狀態(tài)來決定。

引導(dǎo)資源BMODE[1:0]運(yùn)行程序的起始地址不使用引導(dǎo)ROM，而是從16位外部存儲(chǔ)器（異步存儲(chǔ)器塊0）開始運(yùn)行程序00Ox20000000使用引導(dǎo)ROM，從8位FLASH引導(dǎo)01OxEF000000使用引導(dǎo)ROM配置并從SPI串行ROM（8位地址寬度）引導(dǎo)10OxEF000000使用引導(dǎo)ROM配置并從SPI串行ROM（16位地址寬度）引導(dǎo)11OxEF000000只要使用引導(dǎo)核，不管是從FLASH引導(dǎo)還是從串行ROM引導(dǎo)，都是從片內(nèi)指令存儲(chǔ)器的起始地址開始執(zhí)行程序。對(duì)于軟件復(fù)位，首先檢測(cè)SYSCR[