計(jì)算機(jī)組成原理考研真題與解析

/172009年真題.馮諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中， CPU區(qū)分它們的依據(jù)是A.指令操作碼的譯碼結(jié)果 B.指令和數(shù)據(jù)的尋址方式C.指令周期的不同階段 D.指令和數(shù)據(jù)所在的存儲(chǔ)單元11.C.考直指令的執(zhí)行過程.通常完成一條指令可分為取指階段和執(zhí)行階段,在取指階段沏過訪問存儲(chǔ)舞可將指令取鏟”在執(zhí)行階段通過訪問存林耦可以相操作數(shù)取出.這樣，雖然指令和數(shù)據(jù)都是以二進(jìn)制代碼形式存放在存儲(chǔ)器中，但CPU可以判斷在取指階段訪問存儲(chǔ)器取出的二進(jìn)制代碼是指令：在執(zhí)行階段訪存取出的一進(jìn)制代碼是數(shù)據(jù). 2-個(gè).C語言程序在一臺(tái)32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量x,y和z,其中x和z為int型，y為short型。當(dāng)x=127,y=-9時(shí)，執(zhí)行賦值語句z=x+y后，x,y和z的值分別是A.x=0000007FH , y=FFF9H , z=00000076HB.x=0000007FH , y=FFF9H , z=FFFF0076HC.x=0000007FH , y=FFF7H , z=FFFF0076HD.x=0000007FH,y=FFF7Hz=00000076H結(jié)合題干及選項(xiàng)可知，加1為32位一曲on為16位；乂C語*的數(shù)據(jù)在內(nèi)存中為補(bǔ)碼形式，故其、y的機(jī)舞數(shù)可為00000G7FH、KFF7H.執(zhí)行z^x+y時(shí)，由J：乂是int型，y為由51型.故需將y的類型爆劑特?fù)Q為intT在機(jī)耦中通過符號(hào)位獷展實(shí)現(xiàn)，由于y的符號(hào)位為】，故在y的前面添加16個(gè)］.即可招y品制法換為血型，其卜六進(jìn)制形式為FFFFFFFJHo然后執(zhí)行加法，即00000071；H+FFFFFFF7HH）00000%H,其中最高位的進(jìn)位1門然丟K故選口:.浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為 5和7位（均含2位符號(hào)位）。若有兩個(gè)數(shù)x=27*29/32,y=25*5/8,則用浮點(diǎn)加法計(jì)算x+y的最終結(jié)果是A.001111100010 B.001110100010C.010000010001 D.發(fā)生溢出

根陽題意1X可記為00,111；叫11101f分號(hào)前為階碼.分號(hào)后為尾數(shù)%Y可記為《騙wh00,101000首先對(duì)階，X、丫階碼相減，即ininon,is。,iii+iLO】”wmo,可知x的附碼比Y的價(jià)碼大2,根據(jù)小階向大階看齊的原則，將Y的階磯加2,尾數(shù)右穢2位，可得Y為00,11100,00101.尾數(shù)相加，eu00,11101400,ODlOlaUL00010*尾數(shù)相加結(jié)果符號(hào)位為01.故需進(jìn)行右乩規(guī)格化，將尾數(shù)右移I位.階碼加L得X+Y為01,000：00,HKM,階碼符號(hào)位為01,說明發(fā)生跖出..某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式(即每組2塊)。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號(hào)單元所在主存塊應(yīng)裝入到的Cache組號(hào)是A.0B.1 C.4 D.6由于dhc共有16塊，采用2路組相聯(lián),因此共有R組，0,】，3…，7.生存的某一字塊按模K映射到C配版某組的任一字塊中.即上存的第。,宮,16…字班可以映射到Cavhe第。組2個(gè)字塊的任一字塊中，而129號(hào)單兀是位于第4塊上存塊中，因此將映射到卜he第4組2個(gè)字快的任一字塊中..某計(jì)算機(jī)主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2KX8位的ROM芯片和4KX4位的RAM芯片來設(shè)計(jì)該存儲(chǔ)器，則需要上述規(guī)格的 ROM芯片數(shù)和RAM芯片數(shù)分別是A.1,15 B , 2 , 15C.1,30 D.2,30首先確定ROM的個(gè)數(shù),ROM區(qū)為4KH,選用2Kxs位的ROM芯片，需要安H工士片，2KkR采用字獷展方式工60KB的RAM區(qū)，選川4K溫位的RAM芯片，需要更色@,30片,栗用4Kx4字和位同時(shí)擴(kuò)展方式「6.某機(jī)器字長(zhǎng)16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對(duì)尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相對(duì)位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié) PC自動(dòng)加1。若某轉(zhuǎn)移指令所在主存地址為 2000H,相對(duì)位移量字段的內(nèi)容為 06H,則該轉(zhuǎn)移指令成功轉(zhuǎn)以后目標(biāo)地址是A.2006H B.2007HC.2008HD.2009H相對(duì)尋址EATFC片A,肯先要求的是取指令后PC的值.轉(zhuǎn)移指令由兩個(gè)字節(jié)組成，每取一個(gè)字節(jié)PC自動(dòng)加E因此取指令后PC值為2W2H,故HA=(PQ+A=2002HM)6H=2律JKH.A.RISC普遍采B.A.RISC普遍采B.RISC大多數(shù)指令C.RISC的內(nèi)部通用7.下列關(guān)于RISC中錯(cuò)誤的程序 控制時(shí)鐘周期內(nèi)完數(shù)量相對(duì)CISC的敘述用微在一個(gè)寄存器是器成多D.RISC的指令數(shù)、尋址方式和指令格式種類相對(duì)CISC少相對(duì)于CISC計(jì)算機(jī)，RISC計(jì)算機(jī)的特點(diǎn)是指令條數(shù)少：指令長(zhǎng)度固定，指令格式和導(dǎo)址種類少：只有取數(shù)/存數(shù)指令訪問存儲(chǔ)器，其余指令的操作均在寄存器之間進(jìn)行；CPU中通用寄存器多;大部分指令在一個(gè)或者小于一個(gè)機(jī)器周期內(nèi)完成：以硬布線邏輯為主.不用或者少用微程序控制..某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)各功能段的時(shí)間（忽略各功能段之間的緩存時(shí)間）分別是90ns、80ns、70ns和60ns,則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是A.90nsB.80nsC.70nsD.60nsIK.A.考查流水線中時(shí)鐘周期的特性.時(shí)鐘周期位以最長(zhǎng)的執(zhí)行時(shí)間為準(zhǔn)，否則用時(shí)長(zhǎng)的流水段的功能將不能正確完成二.相對(duì)于微程序控制器，硬布線控制器的特點(diǎn)是A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易 B.指令執(zhí)行速度慢，指令功能的修改和擴(kuò) 展 難C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難Dn考查硬布線控制器的特點(diǎn).硬布線控制粉的速度取決于甩路延遲,所以速度快;微程序控制器采用「存儲(chǔ)程序原理，每條指令都要訪控存，所以速度慢.硬布線控制器采用專門的邏輯電路實(shí)現(xiàn)，修改和獷展困難.10.假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期占用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz,則總線帶寬是A.10MB/s B.20MB/sC.40MB/sD.80MB/sB.考查總線的基本概念.總線附寬是指單位時(shí)間內(nèi)總線上可傳輸數(shù)據(jù)的位數(shù),通常用每秒鐘傳送得息的字節(jié)數(shù)來衡量，單位可用字節(jié)7秒（B/n）表示.根據(jù)題意可知』在秒內(nèi)傳輸所以4B*10MHx/2=20MB屈.假設(shè)某計(jì)算機(jī)的存儲(chǔ)系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失（未命中）50次，則Cache的命中率是A.5% B.9.5%C.50% D.95%2LD.考查Cadie的命中率’命中率=C*che命中的次數(shù)/所有訪向次數(shù)，有了這個(gè)公式這道題就很容易看出，要注意的一點(diǎn)是看清題,題中說明的是缺失50次,而不是命中50次，仃細(xì)審題是做對(duì)題的第一抄..下列選項(xiàng)中，能引起外部中斷的事件是A.鍵盤輸入B.除數(shù)為0C.浮點(diǎn)運(yùn)算下溢 D.訪存缺頁22.A.考查中斷的分類，選項(xiàng)中能引起外部中斷的只能是輸入設(shè)備鍵盤u2010年真題.下列選項(xiàng)中，能縮短程序執(zhí)行時(shí)間的措施是：I .提高CPU時(shí)鐘頻率n.優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)田.對(duì)程序進(jìn)行編譯優(yōu)化A.僅I和n B.僅I和田 C僅n和田 D.I、n和田D.考查計(jì)算機(jī)的性能指標(biāo).I.CPU的時(shí)鐘頻率，也就是CPU主頻率，一般說來，一個(gè)時(shí)缽周期內(nèi)完成的指令數(shù)是固定的r所以主領(lǐng)越南，CPU的速度也就越快.程序的執(zhí)行時(shí)間就越短.II-數(shù)據(jù)在功能部件之間傳送的路箱稱為數(shù)據(jù)通路，數(shù)據(jù)通路的功能是實(shí)現(xiàn)CPU內(nèi)部的運(yùn)算器和寄存器以及寄存器之間的數(shù)據(jù)交換「優(yōu)化數(shù)據(jù)通路結(jié)構(gòu)，可以有效提高計(jì)算機(jī)系統(tǒng)的吞葉量.從而闌快程序的執(zhí)行.皿.計(jì)律機(jī)程序需要先轉(zhuǎn)化成機(jī)器指令序列才能原建得到執(zhí)行，通過對(duì)程序進(jìn)行編譯優(yōu)化可以得到更優(yōu)的指令序列，從而使得程序的執(zhí)行時(shí)間也越短.2.假定有4個(gè)整數(shù)用8位補(bǔ)碼分別表示為門=FEH,r2=F2H,r3=90H,r4=F8H。若將運(yùn)算結(jié)構(gòu)存放在一個(gè)8位寄存器中，則下列運(yùn)算中會(huì)發(fā)生溢出的是A.r1xr2 B.r2xr3C.ri xr4 D.r2xr4B,考查定點(diǎn)數(shù)的運(yùn)算.用補(bǔ)碼表示時(shí)?位寄存耦所能表示的整數(shù)范圍為T28~+127.由于HhLr2=-14.r3=112,E=&則rZxrXl568T結(jié)果滋出.3.假定變量i、f和d的數(shù)據(jù)類型分別為int、float和double(int用補(bǔ)碼表示，float和double分別用IEEE754單精度和雙精度浮點(diǎn)數(shù)格式表示)，已知i=785,f=1.5678e3,d=1.5e100。若在32位機(jī)器中執(zhí)行下列關(guān)系表達(dá)式，則結(jié)果為“真”的是I .i==(int)(float)I n.f== (float) (int)fin.f== (float) (double)f IV. (d+f) -d==fA.僅I和n B.僅I和田 C僅n和田 D.僅田和IVli.考查不同精度的數(shù)在計(jì)算機(jī)中的表示方法及其相互轉(zhuǎn)換，由于《沼?！?】，小數(shù)點(diǎn)后面4位丟失，故II錯(cuò)“山的汁算過程是先將f特化為雙精度浮點(diǎn)數(shù)捌格式，然后進(jìn)行如法運(yùn)算，故34門d得到的結(jié)果為雙精度浮點(diǎn)數(shù)據(jù)格式，而f為單精度浮點(diǎn)數(shù)據(jù)格式，故國錯(cuò)..假定用若干個(gè)2Kx4位的芯片組成一個(gè)8Kx8位的存儲(chǔ)器，則地址0B1FH所在芯片的最小 地 址 是A.0000H B.0600H C.0700HD.0800H區(qū)D.學(xué)希銳》的融成和設(shè)計(jì). C用2Kx4位的西片組成一個(gè)RKxS位存儲(chǔ)器，每行中所需芯片數(shù)為2每列中所需芯片數(shù)為4,備行芯片的地址分配如下.第一行(2個(gè)芯片笄聯(lián)良1L第二行fr個(gè)芯片并聯(lián)上現(xiàn)ooh?omM第三行(2個(gè)芯片力聯(lián)良100aH-r17FFH-第四行二個(gè)芯片并聯(lián)為1冊(cè)oh~ifffh.r是地址0B1FH所在芯片的最小地址印為0S00H.

.下列有關(guān)RAM和ROM的敘述中，正確的是I.RAM是易失性存儲(chǔ)器，ROM是非易失性存儲(chǔ)器n.RAM和ROM都采用隨機(jī)存取方式進(jìn)行信息訪問田 .RAM和ROM都可用作CacheIV.RAM和ROM都需要進(jìn)行刷新A.僅I和n B.僅n和田C僅I、n和W D.僅n、田和iv6.下列命中組合情況中，一次訪存過程中不可能發(fā)生的是A.TLB未命中， Cache未命中， Page未命中B.TLB未命中， Cache 命 中 ， Page 命中C.TLB 命 中 ， Cache 未命 中， Page 命D.TLB命中，Cache命中，Page未命中17.D.考吉TLB、Cadie及P崢之間的關(guān)系口中TLB叩為快表，快表只是慢表（Page）的小小副本，因此TLB命中,必然Pa薩也命中，而當(dāng)Page命中，TLB則未必命中，故口不可能發(fā)生：而C配n的命中與否與TLH、Page的信中與否非無必然聯(lián)事。.下列寄存器中，匯編語言程序員可見的是A.存儲(chǔ)器地址寄存器（MAR） B.程序計(jì)數(shù)器（PC）C存儲(chǔ)器數(shù)據(jù)寄存器（MDR） D指令寄存器（IR）1丸考查CPU內(nèi)部寄存儲(chǔ)的特性.匯銅程序員可以通過指定特執(zhí)行指令的地址來設(shè)置PC的值，而IR、MAR.MDR是CPU的內(nèi)部T作寄存舞，對(duì)程序G不可見..下列選項(xiàng)中，不會(huì)引起指令流水線阻塞的是A.數(shù)據(jù)旁路（轉(zhuǎn)發(fā)） B. 數(shù) 據(jù) 相 關(guān)C條件轉(zhuǎn)移 D.資源沖突19.A.考查指令流水線的基本概念口有三種相關(guān)可能引起指令流水線阻塞二①結(jié)構(gòu)相關(guān)，乂稱資源相關(guān)；②數(shù)貂相關(guān)；③控制相關(guān)，主要由梏移指令引起△I-v-vi-n一vn數(shù)據(jù)旁路技術(shù)，其L要思想是不必待某條指令的執(zhí)行結(jié)果送回到寄存器，再從寄存器中取出該轉(zhuǎn)果，作為卜'一I-v-vi-n一vn9.下列選項(xiàng)中的英文縮寫均為總線規(guī)范的是A.PCI、CRT 、USB、EISAB.ISA、CPI 、VESA、EISAC.ISA、SCSI 、RAM、MIPSD.ISAEISAPCLPCI-Express10.單級(jí)中斷系統(tǒng)中,中斷服務(wù)程序內(nèi)的執(zhí)行順序是I.保護(hù)現(xiàn)場(chǎng)n.開中斷出.關(guān)中斷IV.保存斷點(diǎn)V.中斷事件處理VI.恢復(fù)現(xiàn)場(chǎng)vn.中斷返回A.B.出一I一v-vn

B.C.d.iv-i-v一vi-vn田一iv-v-vi田一iv-v-vi-vn單級(jí)中斷系統(tǒng)中，不允許中斷嵌套.中斷的處理過程為工①關(guān)中斷；②保存斷成；③識(shí)別中斷源：④保存現(xiàn)場(chǎng)*⑤中斷事件處理〔開中斷、執(zhí)行中斷服務(wù)程序、美中斷，⑥恢旦現(xiàn)場(chǎng)；⑦開中斷：⑧中斷返回.其中，①?③由硬件完成，④?⑥由中斷服務(wù)程序完成.11.假定一臺(tái)計(jì)算機(jī)的顯示存儲(chǔ)器用 DRAM芯片實(shí)現(xiàn)，若要求顯示分辨率為1600X1200,顏色深度為24位，幀頻為85Hz,顯存總帶寬的50%用來刷新屏幕，則需要的顯存總帶寬至 少 約 為A.245Mbps B.979MbpsC.1958Mbps D.7834MbpsD.考查顯示耦的相關(guān)概念.刷新所需帶寬=分辨率其色深*領(lǐng)頻=1600x12Mx24biix85H”對(duì)用用Mbit/，，顯存總帶寬的50%用.來別屬，j'是需耍的顯存總帶寬為剪165?卜山,氟）-5二7區(qū)33一6\1也|/&切.的410版"「2011年計(jì)算機(jī)組成原理真題12.下列選項(xiàng)中，描述浮點(diǎn)數(shù)操作速度指標(biāo)的是A.MIPS B.CPI C.IPC D.MFLOPS解答：D。MFLOPS示每秒百萬次運(yùn)算。.float型數(shù)據(jù)通常用IEEE754單精度浮點(diǎn)數(shù)格式表示。若編譯器將float型變量x分配在一個(gè)32位浮點(diǎn)寄存器FR1中，且x=-8.25,則FR1的內(nèi)容是A.C1040000HB.C2420000HC.C1840000HD.C1C20000H解答：A。x的二進(jìn)制表示為-1000.01=-1.00001X211根據(jù)IEEE754規(guī)范隱藏最高位的“1”，又E-127=3,所以E=130=10000010（2）數(shù)據(jù)存儲(chǔ)為1位數(shù)符+8位階碼（含階符）+23位尾數(shù)。故FR1內(nèi)容為1100000010000010000000000000000000即11000001000001000000000000000000 ,即C104000H.下列各類存儲(chǔ)器中，不采用隨機(jī)存取方式的是A.EPROM B.CDROM C.DRAM D.SRAM解答：B。光盤采用順序存取方式。.某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址主存地址空間大小為 64MBi用4MX8位的RAMS22位23位25位26位片組成22位23位25位26位解答：D。64MB的主存地址空間，故而MAR的尋址范圍是64M故而是26位。而實(shí)際的主存的空間不能代表MAR勺位數(shù)。.偏移尋址通過將某個(gè)寄存器內(nèi)容與一個(gè)形式地址相加而生成有效地址。下列尋址方式中，不屬于偏移尋址方式的是A.間接尋址B.基址尋址C.相對(duì)尋址D.變址尋址解答：A。間接尋址不需要寄存器， EA=(A)。基址尋址：EA=Ah?址寄存器內(nèi)同；相對(duì)尋址：EA=A+PCft容；變址尋址：EA=A筏址寄存器內(nèi)容。.某機(jī)器有一個(gè)標(biāo)志寄存器，其中有進(jìn)位/借位標(biāo)志CR零標(biāo)志ZF、符號(hào)標(biāo)志SF和溢出標(biāo)志。目條件轉(zhuǎn)移指令bgt(無符號(hào)整數(shù)比較大于時(shí)轉(zhuǎn)移)的轉(zhuǎn)移條件是A、CF?CF=\B.SF+ZF=1 CCF+ZF=I D.CF+SF=1解答：C。無符號(hào)整數(shù)比較，如A>B則A-B無進(jìn)位/借位，也不為00故而CF和ZF均為0。.下列給出的指令系統(tǒng)特點(diǎn)中，有利于實(shí)現(xiàn)指令流水線的是I.指令格式規(guī)整且長(zhǎng)度一致 n.指令和數(shù)據(jù)按邊界對(duì)齊存放田.只有Load/Store指令才能對(duì)操作數(shù)進(jìn)行存儲(chǔ)訪問A.僅I、nB.僅n、mC.僅I、mD.1、n、m解答：D。指令定長(zhǎng)、對(duì)齊、僅Load/Store指令訪存，以上三個(gè)都是RISC的特征。均能夠有效的簡(jiǎn)化流水線的復(fù)雜度。.假定不采用Cache和指令預(yù)取技術(shù)，且機(jī)器處于“開中斷”狀態(tài)，則在下列有關(guān)指令執(zhí)行的敘述中，錯(cuò)誤的是A.每個(gè)指令周期中CPLB至少訪問內(nèi)存一次B.每個(gè)指令周期一定大于或等于一個(gè)CPU時(shí)鐘周期C.空操作指令的指令周期中任何寄存器的內(nèi)容都不會(huì)被改變D.當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷【解析】C,由于不采用Cache和指令預(yù)取技術(shù)，所以不可能從Cache以及在前一個(gè)指令執(zhí)行的時(shí)候取指令，所以每個(gè)指令周期中CPU必須訪問?一次主存取指令，故A正確,B是顯然正確。至少PC寄存器的內(nèi)容會(huì)自加1.故C錯(cuò)誤.由于機(jī)器處于“開中斷”狀態(tài)，所以當(dāng)前程序在每條指令執(zhí)行結(jié)束時(shí)都可能被外部中斷打斷。.在系統(tǒng)總線的數(shù)據(jù)線上，不可能傳輸?shù)氖茿.指令B.操作數(shù)C.握手（應(yīng)答）信號(hào)D.中斷類型號(hào)解答：C。握手（應(yīng)答）信號(hào)在通信總線上傳輸。.某計(jì)算機(jī)有五級(jí)中斷L4?L0,中斷屏蔽字為M4M3M2M1MMi=1（0<i<4）表示對(duì)Li級(jí)中斷進(jìn)行屏蔽。若中斷響應(yīng)優(yōu)先級(jí)從高到低的順序是L4-L0-L2-L1-L3,貝UL1的中斷處理程序中設(shè)置的中斷屏蔽字是A.11110B.01101 C.00011D,01010解答：D。高等級(jí)置0表示可被中斷，比該等級(jí)低的置1表示不可被中斷。22.某計(jì)算機(jī)處理器主頻為50MHz采用定時(shí)查詢方式控制設(shè)備A的I/O,查詢程序運(yùn)行一次所用的時(shí)鐘周期數(shù)至少為500。在設(shè)備A工作期間，為保證數(shù)據(jù)不丟失，每秒需對(duì)其查詢至少200次，則CPU用于設(shè)備A的I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比至少是A.0.02%B.0.05% C.0.20%D.0.50%解答：C。每秒200次查詢，每次500個(gè)周期，則每秒最少200X500=100000個(gè)周期，100000+50M=0.20%2012年計(jì)算機(jī)組成原理真題12.假定基準(zhǔn)程序A在某計(jì)算機(jī)上的運(yùn)行時(shí)間為100秒，其中90秒為CPU時(shí)問，其余為I/O時(shí)間。若CPU速度提高50%,I/O速度不變，則運(yùn)行基準(zhǔn)程序A所耗費(fèi)的時(shí)間是A.55秒B.60秒C.65秒D.70秒考查計(jì)算機(jī)性能指標(biāo)的計(jì)算。程序A的運(yùn)行時(shí)間為100秒，除去CPU運(yùn)行時(shí)間90秒，剌余1。秒為I。時(shí)間.CPU提速后運(yùn)行基推程序A所耗費(fèi)的時(shí)間是T=9O,'L5T0=70秒.13.假定編譯器規(guī)定int和short類型長(zhǎng)度占32位和16位，執(zhí)行下列C語言語句unsignedshortx=65530 。unsignedinty=x。得到y(tǒng)的機(jī)器數(shù)為A.00007FFAB.0000FFFAC.FFFF7FFAD.FFFFFFFABo考查C語言中的類型轉(zhuǎn)換.將一個(gè)16位unsignedshort轉(zhuǎn)換成一個(gè)32位的unsigned沁上新表不形式的所有附加位都用0進(jìn)行填充aX的16進(jìn)制表示為FFFA，所以y的十六進(jìn)制表示為。000FEFA。float類型（即IEEE754單精度浮點(diǎn)數(shù)格式）能表示的最大正整數(shù)是A.2126-2103 B.2127-2104 C.2127-2103 D.2128-210414.D?？疾镮EEE754蹲點(diǎn)數(shù)的性質(zhì)。IEEE754標(biāo)淮的單精度浮點(diǎn)數(shù)，是尾數(shù)采用隱藏位策略的原碼表示.目階碼用移碼表示的浮點(diǎn)數(shù).規(guī)格化的短浮點(diǎn)數(shù)的真值為士Ql）%LfK呼工一，3為符號(hào)位，E的取值為12254（帛位表示），f為23位；故float類型能表示的最大整數(shù)是L11I…1乂2季工工21工（2-2山戶^123^101Z-2 015.某計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，采用小端方式存放數(shù)據(jù)。假定編譯器規(guī)定 int和short型長(zhǎng)度分別為32位和16位，并且數(shù)據(jù)按邊界對(duì)齊存儲(chǔ)。某C語言程序段如下：struct{inta。 charbo shortg}record。record.a=273若record變量的首地址為0Xc008,則低至0Xc008中內(nèi)容及record.c的地址分別A.0x00、0xC00DB.0x00、0xC00EC.0x11、0xC00D.0x11、0xC00ED,若查寧對(duì)書的存儲(chǔ)方式.計(jì)算機(jī)存儲(chǔ)器按字節(jié)編址，采用小端方式存放數(shù)據(jù)，即以數(shù)據(jù)的最低有效字節(jié)地址表示數(shù)據(jù)地址在存儲(chǔ)器中，數(shù)據(jù)結(jié)構(gòu)按邊界對(duì)齊方式順序存儲(chǔ)，因此int型數(shù)據(jù)的地址必須是4的倍數(shù)，short型數(shù)據(jù)地址必須是2的倍數(shù)，所以record.c的地址不可能為OxCOOD.而273的十六迸制表示為OxClOOOOm，故地址OxCOOS中內(nèi)容應(yīng)為低字節(jié)0x11,如下表所示.地址0x0）06OxCO09OxCOOKOxCOOB內(nèi)容record,a（0x11）recori±aCOxOlirecord,a（0x00）record,a（0200）地址home0x0X10Qx￡DDF內(nèi)容record,b—record,crecord,c16.下列關(guān)于閃存（FlashMemory）的敘述中，錯(cuò)誤的是A.信息可讀可寫，并且讀、寫速度一樣快B.存儲(chǔ)元由MOS管組成，是一種半導(dǎo)體存儲(chǔ)器C.掉電后信息不丟失，是一種非易失性存儲(chǔ)器D.采用隨機(jī)訪問方式，可替代計(jì)算機(jī)外部存儲(chǔ)器16.A*考查閃存（FlashMemory）的性質(zhì)。同存是EEPROM的進(jìn)一步發(fā)展「可讀可寫，用MOS管的將槌上有無電荷來存儲(chǔ)信息,它依然是ROM的一種，故寫速度比讀速度要慢不少（硬件常識(shí)3閃存是一種非易失性存儲(chǔ)器，它采用隨機(jī)訪問方式?，F(xiàn)在常見的55D固態(tài)硬盤，即由Flash芯片組成。.假設(shè)某計(jì)算機(jī)按字編址，Cache有4個(gè)行，Cache和主存之間交換的塊為1個(gè)字。。若Cache的內(nèi)容初始為空,采用2路組相聯(lián)映射方式和LRU替換算法當(dāng)訪問的主存地址依次為0,4,8,2,0,6,8,6,4,8時(shí)，命中Cache的次數(shù)是A.1B.2C.3D.4r.C.考查組相聯(lián)映射的Cache直換過程&地址映射采用2路組相聯(lián)，則生存地址為03、外勺可映射到第。組Cache中?土存地址為入3、67可映射到第1組C時(shí)域中。Cache直換過程如下表所示”走向048■n-—068648第0組塊0044SS0084塊1048800息坤S48*第1組塊2222塊2?666*66.某計(jì)算機(jī)的控制器采用微程序控制方式，微指令中的操作控制字段采用字段直接編碼法，共有33個(gè)微命令，構(gòu)成5個(gè)互斥類，分別包含7、3、12、5和6個(gè)微命令，則操作控制字段至少有A.5位B.6位C.15位D.33位1氟C.考查微指令的編碼方式。操作控制字段采用字段直接編碼法，得筒命令字段分成若干個(gè)小字段，互斥類微命令可組合在同一字段。根據(jù)微命令手段分段的原則：①互斥性微命令分在同一段內(nèi)，相容性微命令分在不同段內(nèi)?②一般每個(gè)小段要留出一個(gè)狀態(tài)，表示本字段不發(fā)出任何微命令。5個(gè)互斥類分別需要3.二、4、3、3共15位.19.某同步總線的時(shí)鐘頻率為100MHz,寬度為32位，地址/數(shù)據(jù)線復(fù)用，每傳送一次地址或者數(shù)據(jù)占用一個(gè)時(shí)鐘周期。若該總線支持突發(fā)（猝發(fā)）傳輸方式，則一次“主存寫”總線事務(wù)傳輸128位數(shù)據(jù)所需要的時(shí)間至少是A.20nsB.40nsC.50nsD.80ns.Co考查總線傳輸性能的計(jì)算，總線頻率為100MHz,則時(shí)鐘周期為1施3?？偩€寬度與存儲(chǔ)字長(zhǎng)都是32位，故每次傳送一個(gè)兄位存儲(chǔ)字,猝發(fā)式發(fā)送可以連續(xù)傳送地址連續(xù)的數(shù)據(jù).故總的傳送時(shí)間為：傳送地址10ns,恃送12g位數(shù)據(jù)40ns,共需50n￡*.下列關(guān)于USB總線特性的描述中，錯(cuò)誤的是A.可實(shí)現(xiàn)外設(shè)的即插即用和熱拔插 B.可通過級(jí)聯(lián)方式連接多臺(tái)外設(shè)C.是一種通信總線，連接不同外設(shè)D.同時(shí)可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高20,D*考查U5B總線的特性（常識(shí)兀USB息線（通用串行總線）的特點(diǎn)有：①即插即用:②班插撥J③有很強(qiáng)的連接能力，采用菊花鏈形式將所有外設(shè)連接起來，且不損失帶寬；④有很好的可擴(kuò)充性，一個(gè)U$B控制器可擴(kuò)充高達(dá)12-個(gè)外部周邊USB設(shè)骨；⑤高速傳輸，速度可達(dá)480Mbps.所以A、B、C都符合U5B總線的特點(diǎn).對(duì)于選項(xiàng)D,USB是串行總線，不能同時(shí)傳輸兩位數(shù)據(jù)，21.下列選項(xiàng)中，在I/O總線的數(shù)據(jù)線上傳輸?shù)男畔↖.I/O接口中的命令字 II.I/O接口中的狀態(tài)字III.中斷類型號(hào)A.僅kIIB.僅I、IIIC.僅II、IIID.I、II、IIID#考查L(zhǎng)O總線的特點(diǎn)*.Q接口與CPU之間的10總線有數(shù)據(jù)線、命令線和地址線。命令線和地址線都是單向傳輸?shù)?，從CPU傳送給L0接口，而10接口中的命令字、狀態(tài)字以及中斷類型號(hào)均是由[□接口發(fā)往CPU的，故只能通過I0總線的數(shù)據(jù)線傳輸.22.響應(yīng)外部中斷的過程中，中斷隱指令完成的操作，除保護(hù)斷點(diǎn)外，還包括I.關(guān)中斷 II.保存通用寄存器的內(nèi)容III.形成中斷服務(wù)程序入口地址并送 PCA.僅I、IIB.僅I、IIIC.僅II、IIID.I、II、II22, 背重甲斯福指等.在響應(yīng)外部中斷的過程中，中斷隱指令完成的操作包括：①關(guān)中斷；②保護(hù)斷點(diǎn)；③引出中斷服務(wù)程序（形成中斷服務(wù)程序入口地址并送PC）,所以只有I、III正確?？谥械谋４嫱ㄓ眉拇嫫鞯膬?nèi)容是在送人中斷服務(wù)程序后苜先送行的操作，2013年計(jì)算機(jī)組成原理真題12.某計(jì)算機(jī)主頻為1.2GHz,其指令分為4類，它們?cè)诨鶞?zhǔn)程序中所占比例及CPI如下表所小指令類型所占比例CPIA50%2B20%3C10%4D20%5該機(jī)的MIPS數(shù)是A.100B.200C.400D.600.c解讀：基準(zhǔn)程序的用二2粒513粒2140"|刖.2二3,計(jì)算機(jī)的主頻為1.2GHa,為1200MHz該機(jī)器的是MIPS為1200/3=400。.某數(shù)采用IEEE754單精度浮點(diǎn)數(shù)格式表示為C6400000H,則該數(shù)的值是A.-1.5X213B.-1.5212XC.-0.5x213）D.-0.5212XA解讀：IEEE754單精度浮點(diǎn)數(shù)格式為C6400000H,二進(jìn)制格式為11000110010000000000000000000000轉(zhuǎn)換為規(guī)范的格式為：S階碼尾數(shù)yr11000110010000000000000000000000因此，浮點(diǎn)數(shù)的值為-1.521314.某字長(zhǎng)為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為［x］補(bǔ)=11110100,［y］補(bǔ)=1011000。若整型變量z=2*x+y/2,則z的機(jī)器數(shù)為A.11000000B.00100100C.10101010D. 溢出A解讀：將x左移一位，y右移一位，兩個(gè)數(shù)的補(bǔ)碼相加的機(jī)器數(shù)為11000000用海明碼對(duì)長(zhǎng)度為8位的數(shù)據(jù)進(jìn)行檢/糾錯(cuò)時(shí)，若能糾正一位錯(cuò)。則校驗(yàn)位數(shù)至少為A.2B.3C.4D.5.C 2\\解析：設(shè)校驗(yàn)位的包數(shù)為h數(shù)據(jù)位的位數(shù)為由應(yīng)滿足卜述關(guān)系：2””8.當(dāng)E=4時(shí),2」(=］6)*+4+1(=13)符合要求，校驗(yàn)位至少是4位。.某計(jì)算機(jī)主存地址空間大小為256MB,按字節(jié)編址。虛擬地址空間大小為4GB，采用頁式存儲(chǔ)經(jīng)管，頁面大小為4KB,TLB(快表)采用全相聯(lián)映射，有4個(gè)頁表項(xiàng)，內(nèi)容如下表所示。后效位標(biāo)記頁框號(hào)…0FF180H0002H…13FFF1H0035H…002FF3H0351H…103FFFH0153H…則對(duì)虛擬地址03FFF180H進(jìn)行虛實(shí)地址變換的結(jié)果是A.0153180HB.0035180HC.TLB 缺失D.缺頁

.A解讀：虛擬地址為03FFF180H,其中頁號(hào)為03FFFH頁內(nèi)地址為180H,根據(jù)題目中給出的頁表項(xiàng)可知頁標(biāo)記為03FFFH所對(duì)應(yīng)的頁框號(hào)為0153H頁框號(hào)與頁內(nèi)地址之和即為物理地址0153180H。.假設(shè)變址寄存器R的內(nèi)容為1000H指令中的形式地址為2000H;地址1000H中的內(nèi)容為2000H地址2000H中的內(nèi)容為3000H地址3000H中的內(nèi)容為4000H則變址尋址方式下訪問到的操作數(shù)是A.1000HB.2000HC.3000HD.4000H.D解讀：根據(jù)變址尋址的主要方法，變址寄存器的內(nèi)容與形式地址的內(nèi)容相加之后，得到操作數(shù)的實(shí)際地址，根據(jù)實(shí)際地址訪問內(nèi)存，獲取操作數(shù) 4000H變址寄存器形式地址變址寄存器形式地址1000H1000H2000II地址內(nèi)容1000H2000H2000H3000H3000H4000H.某CPU&頻為1.03GHz,采用4級(jí)指令流水線，每個(gè)流水段的執(zhí)行需要 1個(gè)時(shí)鐘周期。假定CPUM行了100條指令，在其執(zhí)行過程中，沒有發(fā)生任何流水線阻塞，此時(shí)流水線的吞吐率為A. 0.25X109條指令/秒 B. 0.97109條指令/秒C. 1.0X109條指令/秒 D. 1.03109條指令/秒.C解讀：采用4級(jí)流水執(zhí)行100條指令，在執(zhí)行過程中共用4+(100-1)=103個(gè)時(shí)鐘周期。CPUffi主頻是1.03GHz,也就是說每秒鐘有1.03G個(gè)時(shí)鐘周期。流水線的吞吐率為1.03G*100/103=1.0*109條指令/秒。.下列選項(xiàng)中，用于設(shè)備和設(shè)備控制器(I/O接口)之間互連的接口規(guī)范是A.PCIB.USBC.AGPD.PCI-Express.B解讀：設(shè)備和設(shè)備控制器之間的接口是USBg口，其余選項(xiàng)不符合，答案為Bo.下列選項(xiàng)中，用于提高RAID可靠性的措施有磁盤鏡像II.條帶化III. 奇偶校驗(yàn) IV.增加Cache機(jī)制A.僅I、IIB.僅I、IIIC.僅I、III和IVD.僅II、III和IV

.B解讀：能夠提高RAID可靠性的措施主要是對(duì)磁盤進(jìn)行鏡像處理和進(jìn)行奇偶校驗(yàn)。其余選項(xiàng)不符合條件。.某磁盤的轉(zhuǎn)速為10000轉(zhuǎn)/分，平均尋道時(shí)間是6ms,磁盤傳輸速率是20MB/s,磁盤控制器延遲為0.2ms,讀取一個(gè)4KB的扇區(qū)所需的平均時(shí)間約為A.9msB.9.4msC.12msD.12.4ms.B解讀：磁盤轉(zhuǎn)速是10000轉(zhuǎn)/分鐘，平均轉(zhuǎn)一轉(zhuǎn)的時(shí)間是6ms,因此平均查詢扇區(qū)的時(shí)間是3ms,平均尋道時(shí)間是6ms,讀取4KB扇區(qū)信息的時(shí)間為0.2ms,信息延遲的時(shí)間為0.2ms，總時(shí)間為3+6+0.2+0.2=9.4ms。.下列關(guān)于中斷I/O方式和DMAT式比較的敘述中，錯(cuò)誤的是A.中斷I/O方式請(qǐng)求的是CPUft理時(shí)間，DMAT式請(qǐng)求的是總線使用權(quán)B.中斷響應(yīng)發(fā)生在一條指令執(zhí)行結(jié)束后，DMA向應(yīng)發(fā)生在一個(gè)總線事務(wù)完成后C.中斷I/O方式下數(shù)據(jù)傳送通過軟件完成，DMAT式下數(shù)據(jù)傳送由硬件完成D.中斷I/O方式適用于所有外部設(shè)備，DMAT式僅適用于快速外部設(shè)備22.D解讀：中斷處理方式：在I/O設(shè)備輸入每個(gè)數(shù)據(jù)的過程中，由于無需CPU干預(yù)，因而可使CPUfI/O設(shè)備并行工作。僅當(dāng)輸完一個(gè)數(shù)據(jù)時(shí)，才需 CPUE費(fèi)極短的時(shí)間去做些中斷處理。因此中斷申請(qǐng)使用的是 CPUi理時(shí)間，發(fā)生的時(shí)間是在一條指令執(zhí)行結(jié)束之后，數(shù)據(jù)是在軟件的控制下完成傳送。而 DMAT式與之不同。DMAT式：數(shù)據(jù)傳輸?shù)幕締挝皇菙?shù)據(jù)塊，即在CPUtI/O設(shè)備之間，每次傳送至少一個(gè)數(shù)據(jù)塊；DMAT式每次申請(qǐng)的是總線的使用權(quán)，所傳送的數(shù)據(jù)是從設(shè)備直接送入內(nèi)存的，或者相反；僅在傳送一個(gè)或多個(gè)數(shù)據(jù)塊的開始和結(jié)束時(shí)，才需 CPUF預(yù)，整塊數(shù)據(jù)的傳送是在控制器的控制下完成的。答案 D的說法不正確。2014年計(jì)算機(jī)組成原理真題.程序P在機(jī)器M上的執(zhí)行時(shí)間是20秒，編譯彳化后，P執(zhí)行的指令數(shù)減少到原來的70%,而CPI增加到原來的1.2倍，則P在M上的執(zhí)行時(shí)間是。A.8.4秒 B.11.7秒 C.14秒 D.16.8秒解：不妨設(shè)原來指令條數(shù)為 x,那么原CPI就為20/x,經(jīng)過編譯優(yōu)化后，指令條數(shù)減少到原來的70%,即指令條數(shù)為0.7x,而CPI增加到原來的1.2倍，即24/x,那么現(xiàn)在P在M上的執(zhí)行時(shí)間就為指令條數(shù)*CPI=0.7x*24/x=24*0.7=16.8秒，選D。.若x=103,y=-25,則下列表達(dá)式采用8位定點(diǎn)補(bǔ)碼運(yùn)算實(shí)現(xiàn)時(shí)，會(huì)發(fā)生溢出的是。x+y-x+yx-yD.-x-yx+y-x+yx-yD.-x-y解：8位定點(diǎn)補(bǔ)碼表示的數(shù)據(jù)范圍為-128?127,若運(yùn)算結(jié)果超出這個(gè)范圍則會(huì)溢出，A選項(xiàng)x+y=103-25=78,符合范圍，A排除；B選項(xiàng)-x+y=-103-25=-128,符合范圍，B排除；D選項(xiàng)-x-y=-103+25=-78,符合范圍，D排除；C選項(xiàng)x-y=103+25=128,超過了127,選C。該題也可按照二進(jìn)制寫出兩個(gè)數(shù)進(jìn)行運(yùn)算觀察運(yùn)算的進(jìn)位信息得到結(jié)果， 不過這種方法更為麻煩和耗時(shí)，在實(shí)際考試中并不推薦。.float型數(shù)據(jù)據(jù)常用IEEE754單精度浮點(diǎn)格式表示。假設(shè)兩個(gè)float型變量x和y分別存放在32位寄存器f1和f2中,若（f1）=CC900000H（f2）=B0c00000H,則x和y之間的關(guān)系為。A.x<y且符號(hào)相同 B.x<y且符號(hào)不同C.x>y且符號(hào)相同 D.x>y且符號(hào)不同解.（f1）和（f2）對(duì)應(yīng)的二進(jìn)制分別是（110011001001??…）2和（101100001100…）2,根據(jù)IEEE754浮點(diǎn)數(shù)規(guī)范，可知（f1）的數(shù)符為1,階碼為10011001,尾數(shù)為1.001,而（f2）的數(shù)符為1,階碼為01100001,尾數(shù)為1.1,則可知兩數(shù)均為負(fù)數(shù)，符號(hào)相同，B、D排除，⑺用勺絕對(duì)值為1.001226,枚）的絕對(duì)值為1.1*0，則（f1）的絕對(duì)值比（f2）的絕對(duì)值大，而符號(hào)為負(fù)，真值大小相反，即（f1）的真值比（f2）的真值小，即x<y,選A。此題還有更為簡(jiǎn)便的算法，（f1）與（f2）的前4位為1100與1011,可以看出兩數(shù)均為負(fù)數(shù)，而階碼用移碼表示，兩數(shù)的階碼頭三位分別為 100和011,可知（f1）的階碼大于（f2）的階碼， 又因?yàn)槭荌EEE754規(guī)格化的數(shù)，尾數(shù)部分均為1.xxx,則階碼大的數(shù)，真值的絕對(duì)值必然大， 可知（f1）真值的絕對(duì)值大于（f2）真值的絕對(duì)值，因?yàn)槎紴樨?fù)數(shù)，則 （f1）<（f2）,即x<y。15.某容量為256MB的存儲(chǔ)器由若干4MIX8位的DRAM芯片構(gòu)成，該DRAM芯片的地址引腳和數(shù)據(jù)引腳總數(shù)是。A.19 B.22 C.30 D.36解.4Mx8位的芯片數(shù)據(jù)線應(yīng)為8根，地址線應(yīng)為log24M=22根，而DRAM采用地址復(fù)用技術(shù)，地址線是原來的1/2,且地址信號(hào)分行、列兩次傳送。地址線數(shù)為 22/2=11根，所以地址引腳與數(shù)據(jù)引腳的總數(shù)為11+8=19根，選Ao此題需要注意的是DRAM是采用傳兩次地址的策略的，所以地址線為正常的一半，這是很多考生容易忽略的地方此題需要注意的是 DRAM是采用傳兩次地址的策略的，所以地址線為正常的一半，這是很多考生容易忽略的地方。采用指令Cache與數(shù)據(jù)Cache分離的主要目的是。A.降低Cache的缺失損失B.提高Cache的命中率C降低CPU平均訪存時(shí)間D.減少指令流水線資源沖突

解.把指令Cache與數(shù)據(jù)Cache分離后，取指和取數(shù)分別到不同的Cache中尋找，那么指令流水線中取指部分和取數(shù)部分就可以