數(shù)字電路仿真實驗報告

PagePAGE1ofNUMPAGES56數(shù)字電路仿真實驗報告姓名：學號：班級：PagePAGE56ofNUMPAGES56實驗一組合邏輯電路設計與分析 41. 實驗目的 42. 實驗原理 43. 實驗電路及步驟 44. 思考題 75. 實驗心得 9實驗二編碼器、譯碼器電路仿真實驗 101. 實驗目的 102. 實驗原理 103. 實驗電路及步驟 103.1電路 103.2步驟 114. 思考題 145. 實驗心得 15實驗三競爭冒險電路仿真實驗 161. 實驗目的 162. 實驗原理 163. 實驗電路及步驟 163.1電路 163.2步驟 174. 思考題 235. 實驗心得 25實驗四觸發(fā)器電路仿真實驗 261. 實驗目的 262. 實驗原理 263. 實驗電路及步驟 273.1電路 273.2步驟 284. 思考題 295. 實驗心得 31實驗五計數(shù)器電路仿真實驗 321. 實驗目的 322. 實驗原理 323. 實驗電路及步驟 333.1電路 333.2步驟 354. 思考題 385．實驗心得 42實驗六任意N進制數(shù)電路仿真實驗 431.實驗目的 432.實驗原理 433.實驗電路和步驟 434.思考題 465．實驗心得 50實驗七數(shù)字搶答器的設計 511.設計任務與要求 512.預習要求 513.設計原理與參考電路 514.實驗內容及方法 525.實驗報告及心得： 546.思考題 54

實驗一組合邏輯電路設計與分析實驗目的（1）學會組合邏輯電路的特點；（2）利用邏輯轉換儀對組合邏輯電路進行分析與設計。實驗原理組合邏輯電路是一種重要的數(shù)字邏輯電路：特點是任何時刻的輸出僅僅取決于同一時刻輸入信號的取值組合。根據(jù)電路確定功能，是分析組合邏輯電路的過程，一般按圖1-1所示步驟進行分析。圖1-SEQ圖表\*ARABIC1組合邏輯電路的分析步驟根據(jù)要求求解電路，是設計組合邏輯電路的過程，一般按圖1-2所示步驟進行設計。圖1-SEQ圖表\*ARABIC2組合邏輯電路的設計步驟邏輯電路轉換成真值表真值表轉換成邏輯表達式真值表化簡邏輯表達式邏輯表達式轉換成真值表邏輯表達式轉換成邏輯電路邏輯電路轉換成真值表真值表轉換成邏輯表達式真值表化簡邏輯表達式邏輯表達式轉換成真值表邏輯表達式轉換成邏輯電路邏輯表達式轉換成與非門電路圖1-3邏輯轉換儀的圖標和面板圖1-3邏輯轉換儀的圖標和面板實驗電路及步驟利用邏輯轉換儀對已知邏輯電路進行分析。按圖1-4所示連接電路。圖1-4待分析的邏輯電路A圖1-4待分析的邏輯電路A在邏輯轉換儀面板上單擊由邏輯電路轉換為真值表的按鈕和由真值表導出簡化表達式后，得到如圖1-5所示結果。觀察真值表，我們發(fā)現(xiàn)：當四個輸入變量A,B,C,D中1的個數(shù)為奇數(shù)時，輸出為0，而當四個輸入變量A,B,C,D中1的個數(shù)為偶數(shù)時，輸出為1。因此這是一個四位輸入信號的奇偶校驗電路。圖1-5經分析得到的真值表和表達式圖1-5經分析得到的真值表和表達式根據(jù)要求利用邏輯轉換儀進行邏輯電路的設計。問題提出：有一火災報警系統(tǒng)，設有煙感、溫感和紫外線三種類型不同的火災探測器。為了防止誤報警，只有當其中有兩種或兩種以上的探測器發(fā)出火災探測信號時，報警系統(tǒng)才產生報警控制信號，試設計報警控制信號的電路。在邏輯轉換儀面板上根據(jù)下列分析出真值表如圖1-6所示：由于探測器發(fā)出的火災探測信號也只有兩種可能，一種是高電平（1），表示有火災報警；一種是低電平（0），表示正常無火災報警。因此，令A、B、C分別表示煙感、溫感、紫外線三種探測器的探測輸出信號，為報警控制電路的輸入、令F為報警控制電路的輸出。圖1-6經分析得到的真值表圖1-6經分析得到的真值表在邏輯轉換儀面板上單擊由真值表到處簡化表達式的按鈕后得到如圖1-7所示的最簡化表達式。圖1-7經分析得到的表達式AC+AB+BC圖1-7經分析得到的表達式AC+AB+BC在圖1-8的基礎上單擊由邏輯表達式得到邏輯電路的按鈕后得到如圖1-8所示的邏輯電路。圖1-8生成的報警控制控制信號電路思考題設計一個4人表決電路。即如果3人或3人以上同意，則通過；反正，則被否決。用與非門實現(xiàn)。通過分析得到真值表如圖1-9所示。按由真值表轉換成最簡邏輯表達式的按鈕得到相應的最簡邏輯表達式。按由邏輯表達式轉換成與非門電路，得到如圖1-10所示電路，即所求電路。圖1-9經分析得到的真值表圖1-9經分析得到的真值表圖1-10用與非門實現(xiàn)的4人表決電路圖1-10用與非門實現(xiàn)的4人表決電路利用邏輯轉換儀對圖1-11所示邏輯電路進行分析。依次按邏輯轉換儀上由邏輯電路轉換成真值表的按鈕和由真值表轉換成最簡表達式的按鈕得到所要的分析結果，如圖1-12所示。圖1-11待分析的邏輯電路圖1-11待分析的邏輯電路圖1-12經分析得到的真值表和表達式圖1-12經分析得到的真值表和表達式邏輯功能分析：當A、B不同時為1時（任意一個不為1或都不為1），輸出為C非；當A、B同時為1時，輸出為C。AB端作為控制信號控制輸出與C的關系。實驗心得通過本次實驗的學習，我們復習了數(shù)電課本關于組合邏輯電路分析與設計的相關知識，掌握了邏輯轉換儀的功能及其使用方法。初步掌握了軟件multisim的用法。

實驗二編碼器、譯碼器電路仿真實驗實驗目的掌握編碼器、譯碼器的工作原理。常見編碼器、譯碼器的應用。實驗原理所謂編碼是指在選定的一系列二進制數(shù)數(shù)碼中，賦予每個二進制數(shù)碼以某一固定含義。例如，用二進制數(shù)碼表示十六進制數(shù)叫做二—十六進制編碼。能完成編碼功能的電路統(tǒng)稱為編碼器。74LS148D是常用額8線—3線優(yōu)先編碼器。在8個輸入線上可以同時出現(xiàn)幾個有效輸入信號，但只對其中優(yōu)先權最高的一個有效輸入信號進行編碼。其中7端優(yōu)先權最高，0端優(yōu)先權最低，其他端的優(yōu)先權按端腳號的遞減順序排列。~E1為選通輸入端，低電平有效，只有~E1=0時，編碼器正常工作，而在~E1=1時，所以的輸出端均被封鎖。E0為選通輸出端，GS為優(yōu)先標志端。該編碼器輸入、輸出均為低電平有效。譯碼器是編碼的逆過程，將輸入的每個二進制代碼賦予的含義“翻譯”過來，給出相應的輸出信號。能夠完成譯碼功能的電路焦作譯碼器。74LS138D屬于3線—8線譯碼器。該譯碼器輸入高電平有效，輸出低電平有效。圖2-1編碼器74LS148D圖2-2譯碼器74LS138D8位信號輸入端7端優(yōu)先權最高三個使能端三路輸入端0端優(yōu)先權最低實驗電路及步驟3.1電路（1）8—3線優(yōu)先編碼器具體電路如圖2-1所示，說明如下：利用9個單刀雙擲開關（J0—J8）切換8位信號輸入端和選通輸入端（~E1）輸入的高低電平狀態(tài)。利用5個探測器（X1—X5）觀察3位信號輸出端、選通輸出端、優(yōu)先標志段輸出信號的高低電平狀態(tài)（探測器亮表示輸出高電平“1”，滅表示輸出低電平“0（2）3—8線譯碼器具體電路如圖2-2所示，說明如下：利用3個單刀雙擲開關（J1—J3）切換二路輸入端輸入的高低電平狀態(tài)。利用8個探測器（X0—X7）觀察8路輸出端輸以信號的高低電平狀態(tài)（探測器亮表示輸出高電平“1”，滅表示輸出低電平“0”）。使能端G1接高電平，G3.2步驟（1）8—3線優(yōu)先編碼器實驗步驟：a.按圖2-3所示連接電路。b.切換9個單刀雙擲開關（J0—J8）進行仿真實驗，將結果填入表2.1中。輸入端中的“1”表示接高電平，“0”表示接低電平，“×”表示接高、低電平都可以。輸出端中的“1”表示探測器亮，圖2-3圖2-38—3線優(yōu)先編碼器仿真電路輸入端輸出端~E1Y7Y6Y5Y4Y3Y2Y1Y0A2A1A0GSE01××××××××11111011111111111100111111101110101111110×110010111110××10101011110×××1000101110××××011010110×××××01001010××××××0010100×××××××00001表2.表2.18—3線譯碼器真值表（輸入高電平有效，輸出低電平有效）（2）3-8線譯碼器實驗步驟：a.按圖2-4所示連接電路。b.切換3個單刀雙擲開關（J1—J3）進行仿真實驗，得到表2.2所示結果。輸入端中的“1”表示接高電平，“0”表示接低電平。輸出端中的“1”表示探測器亮，圖2-4圖2-43—8線譯碼器仿真電路

輸入端輸出端G1G2AG2BA2A1A0Y0Y1Y2Y3Y4Y5Y6Y71000000111111110000110111111100010110111111000111110111110010011110111100101111110111001101111110110011111111110表2.23表2.23—8線譯碼器真值表（輸入高電平有效，輸出低電平有效）思考題利用兩塊8—3線優(yōu)先編碼器74LS148D設計16—4線優(yōu)先編碼電路，然后仿真驗證16—4線優(yōu)先編碼的邏輯功能。圖2-516-4線優(yōu)先編碼電路經驗證，邏輯功能完全正確。利用兩塊3—8線譯碼器74LS138D設計4—16線優(yōu)先編碼電路，然后仿真驗證4—16線譯碼的邏輯功能。經驗證，邏輯功能完全正確。實驗心得本次實驗主要掌握編碼器、譯碼器的工作原理，并掌握了如何利用基礎編碼器設計位數(shù)更高的編碼器。知道了各個管腳的功能與連接方式，進一步學習了multisim軟件的使用。

實驗三競爭冒險電路仿真實驗實驗目的掌握組合邏輯電路產生競爭冒險的原因。學會競爭冒險是否可能存在的判斷方法。了解常用消除競爭冒險的方法。實驗原理在組合邏輯電路中，由于門電路存在傳輸延時時間和信號狀態(tài)變化的速度不一致等原因，使信號的變化出現(xiàn)快慢的差異，這種現(xiàn)象叫做競爭。競爭的結果是使輸出端可能出現(xiàn)錯誤的信號，這種現(xiàn)象叫做冒險。所以有競爭不一定有冒險，有冒險一定存在競爭。利用卡諾圖可以判斷組合邏輯電路是否存在競爭冒險現(xiàn)象，具體做法如下：根據(jù)邏輯函數(shù)的表達四，做出其卡諾圖，若卡諾圖中填1的格所形成的卡諾圖有兩個相鄰的圈相切，則該電路存在競爭冒險的可能性。既然電路存在競爭就有可能產生冒險造成輸出的錯誤動作，因此，必須杜絕競爭冒險現(xiàn)象的產生，常用的消除競爭冒險的方法有以下4種：加取樣脈沖，消除競爭冒險，修改邏輯設計，增加冗余項；在輸出端接濾波電容；加封鎖脈沖等。實驗電路及步驟3.1電路（1）0型冒險電路如圖3-1所示，說明如下：該電路的邏輯功能為,也就是說從邏輯功能上看不管信號如何變化，輸出應該恒為1。但由于74LS05D非門電路的延時，引起輸出端在一小段時間內出現(xiàn)了不應該出現(xiàn)的低電平（負窄脈沖），這種現(xiàn)象稱為0型冒險。圖3-10型冒險電路圖3-21型冒險電路（2）1型冒險電路如圖3-2所示，說明如下：該電路的邏輯功能為,，也就是說從邏輯功能上看不管信號是如何變化，輸出應該恒為0。但由于74LS04D非門電路的延時，引起輸出端在一小段時間里出現(xiàn)了不應該出現(xiàn)的該電平（正窄脈沖），這種現(xiàn)象稱為1型冒險。（3）多輸入信號同時變化時產生的冒險電路，具體電路如圖3-3所示，說明如下：該電路的邏輯功能為，已知B=C=1,所以，但是由于多輸入信號的變化不同時引起該電路出現(xiàn)冒險的現(xiàn)象。圖3-3多輸入信號同時變化時的冒險電路圖3-4多輸入信號用時變化時的冒險消除電路3.2步驟（1）0型冒險電路仿真實驗步驟。a.按圖3-1所示連接電路。b.進行實驗仿真，記錄仿真結果，說明現(xiàn)象。圖3-50型冒險電路仿真結果仿真結果如圖3-5所示，每當輸入信號由高電平變?yōu)榈碗娖綍r，輸出端便會產生一個負窄脈沖。c.考慮如何消除該電路出現(xiàn)的0型冒險現(xiàn)象?？梢栽陔娐份敵龆舜?lián)一個適當?shù)碾姼校ㄓ捎诒敬螌嶒炦x用的時鐘信號頻率較大，故選擇1MH電感），當出現(xiàn)窄脈沖時，電感可感應出一電壓抵消這一脈沖，達到平波的目的，實實驗電路如圖3-6所示。圖3-60型冒險消除電路圖3-70型冒險消除電路仿真結果（2）1型冒險電路仿真實驗步驟。a.按圖3-2所示連接電路。b.進行實驗仿真，記錄仿真結果，說明現(xiàn)象。圖3-81型冒險電路仿真結果仿真結果如圖3-8所示，每當輸入信號由低電平變?yōu)楦唠娖綍r，輸出端便會產生一個正窄脈沖。c.考慮如何消除該電路出現(xiàn)的1型冒險現(xiàn)象。同樣運用串聯(lián)電感的平波效應，可以消除該電路出現(xiàn)的1型冒險現(xiàn)象。圖3-91型冒險消除電路圖3-101型冒險消除電路仿真結果（3）多輸入信號同時變化時長生的冒險電路仿真實驗步驟。a.按圖3-3所示連接電路。b.利用卡諾圖判斷該電路存在競爭冒險的可能性（因為卡諾圖中填1的格所形成的卡諾圖有兩個相鄰的圈相切）。運行實驗仿真，記錄結果并說明現(xiàn)象。圖3-11多輸入信號冒險電路的仿真結果仿真結果如圖3-11所示。當B=C=1時，該電路實際等同于0型冒險電路，每當輸入信號由高電平變?yōu)榈碗娖綍r，輸出端便會產生一個負窄脈沖。c.為了消除競爭冒險現(xiàn)象，采用修改邏輯設計，增加冗余項BC，使原邏輯表達式變成，采用修改后電路如圖3-4所示，記錄仿真結果。仿真結果如圖3-12所示。圖3-12多輸入信號冒險消除電路仿真結果思考題如圖3-13所示電路是否存在競爭冒險現(xiàn)象，若存在如何消除？圖3-13競爭冒險電路圖3-14競爭冒險電路仿真結果當B=C=0時，原邏輯表達式，存在冒險競爭，為消除競爭冒險現(xiàn)象，畫卡諾圖之后得出可以增加冗余項,與原輸出進行或運算即可得出這個消除了冒險的圖。采用修改后電路如圖3-15所示，記錄仿真結果。圖3-15競爭冒險消除電路圖3-16競爭冒險消除電路仿真結果實驗心得本次實驗復習了課本上關于邏輯電路產生冒險競爭的原因、判斷方法及消除方法。并在Multism中運用元器件仿真了幾個簡單的邏輯電路，并成功消除了冒險競爭。

實驗四觸發(fā)器電路仿真實驗實驗目的掌握邊沿觸發(fā)器的邏輯功能。邏輯不同邊沿觸發(fā)器邏輯功能之間的相互切換。實驗原理觸發(fā)器是構成時序電路的基本邏輯單元，具有記憶、存儲二進制信息的功能。從邏輯功能上將觸發(fā)器分為RS、D、JK、T、T’等幾種類型，對于邏輯功能的描述有真值表、波形圖、特征方程等幾種方法。功能不同的觸發(fā)器之間可以相互轉換。邊沿觸發(fā)器是指只在CP上升沿或下降沿到來時接受此刻的輸入信號，進行狀態(tài)轉換，而其他時刻輸入信號狀態(tài)的變化對其沒有影響的電路。集成觸發(fā)器通常具有異步置位、復位功能。74LS74D是在一片芯片上包含兩個完全獨立邊沿D觸發(fā)器的集成電路。對它的分析可分為以下三種情況：無論CP、D為何值，只要1~CLR=0，~1PR=1，觸發(fā)器置0；只要~1CLR=1，~1PR=0，觸發(fā)器置1。（“~”表示非）當~1CLR=~1PR=0時為不允許狀態(tài)、當~1CLR=~1PR=1且CP處于上升沿時，74LS112D是在一芯片上飽和兩個完全獨立邊沿JK觸發(fā)器的集成電路。對他的分析可分為以下三種情況。無論CP、J、K為何值，只要~1CLR=0，~1PR=1，觸發(fā)器置0；只要~1CLR=1，~1PR=0，觸發(fā)器置1。（“~”表示非）當~1CLR=~1PR=0時為不允許狀態(tài)。當~1CLR=~1PR=1且CP處于下降沿時，。圖4-174LS74D邏輯符號和引腳注解圖4-274LS112D邏輯符號和引腳注解實驗電路及步驟3.1電路D觸發(fā)器仿真電路如圖4-3所示，說明如下：利用單刀雙擲開關J1、J2、J3、J4切換輸入管腳的信號電平狀態(tài)，利用探測器X1觀察輸出管腳的信號電平狀態(tài)。用示波器查看輸出管腳的信號波形。圖4-3D觸發(fā)仿真電路JK觸發(fā)器仿真電路如圖4-4所示，說明如下：圖4-4JK觸發(fā)器仿真電路利用單刀雙擲開關J1、J2、J3、J4、J5切換輸入信號的信號電平狀態(tài)，利用探測器X1觀察輸出管腳的信號電平狀態(tài)。用示波器查看輸出管腳的信號波形。3.2步驟D觸發(fā)器仿真電路實驗步驟。按圖4-1所示連接電路。進行仿真電路實驗，利用開關來改變~1PR、1D、~1CP、CP的狀態(tài)，觀察輸出端1Q的變化，將結果填入表4.1并驗證結果。輸入端的“1”表示接高電平，“0”表示接低電平，“x”表示接高、低電平都可以。輸出端的“1”表示探測器亮，“0”表示探測器滅。表4.1邊沿D觸發(fā)器74LS74D真值表輸入端現(xiàn)態(tài)次態(tài)CP~CLP~PRD000101011110011111JK觸發(fā)器仿真電路實驗步驟。按圖4-2所示連接電路。進行仿真電路實驗，利用開關來改變~1PR、1J、1K、~1CP、CP的狀態(tài)，觀察輸出端1Q的變化，將結果填入表4.2中并驗證結果。輸入端中的“1”，表示接高電平，“0”表示低電平，“x”表示接高、低電平都可以。輸出端的“1”表示探測器亮，“0”表示探測器滅。輸入端現(xiàn)態(tài)次態(tài)CP~CLR~PRJK0001010111100保持11110111101011111翻轉表4.2JK觸發(fā)器74LS112D真值表思考題由于D觸發(fā)器使用方便，JK觸發(fā)器功能最完善，怎樣將JK觸發(fā)器和D觸發(fā)器分別轉換成T觸發(fā)器。T觸發(fā)器的邏輯表達式為，JK觸發(fā)器只需將J，K輸入端連接同一信號便可，用D觸發(fā)器轉換成T觸發(fā)器，則令，只需在D輸入端前增加一個異或門即可實現(xiàn)。圖4-5用D觸發(fā)器轉換的T觸發(fā)器圖4-6用JK觸發(fā)器轉換的T觸發(fā)器實驗心得本次實驗對D觸發(fā)器、J觸發(fā)器、T觸發(fā)器的邏輯功能進行了復習，了解了74LS74D和74LS112D的邏輯符號和引腳注解，學會了如何用D觸發(fā)器和JK觸發(fā)器轉換成T觸發(fā)器。

實驗五計數(shù)器電路仿真實驗實驗目的（1）了解計數(shù)器的日常應用和分類。（2）熟悉集成計數(shù)器邏輯功能和其各控制端作用。（3）掌握計數(shù)器使用方法。實驗原理統(tǒng)計輸入脈沖個數(shù)的過程叫計數(shù)。能夠完成計數(shù)工作的電路稱作計數(shù)器。計數(shù)器的基本功能是統(tǒng)計叫鐘脈沖的個數(shù)，即實現(xiàn)計數(shù)操作，也可用于分頻、定時、產生節(jié)拍脈沖等。計數(shù)器的種類很多，根據(jù)計數(shù)脈沖引入方式的不同，將計數(shù)器分為同步計數(shù)器和異步計數(shù)器；根據(jù)計數(shù)過程中計數(shù)變化趨勢，將計數(shù)器分為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器；根據(jù)計數(shù)器中計數(shù)長度的不同，可以將計數(shù)器分為二進制計數(shù)器和非二進制計數(shù)器（例如十進制、N進制）。二進制計數(shù)器是構成其他各種計數(shù)器的基礎。按照計數(shù)器中計數(shù)值的編碼方法，用n表示二進制代表，N表示狀態(tài)位，滿足的計數(shù)器稱作二進制計數(shù)器。74LS161D是常見的二進制加法同步計數(shù)器，其引腳說明圖如圖5-1所示，其功能如表5.1所示。74LS191D是常見的二進制加/減同步計數(shù)器，其引腳說明圖如圖5-2所示，其功能如表5.2所示。表5.174LS161D功能表（~表示“非”）輸入輸出~CLR~LOADENTENPCLKABCDQAQBQCQD0XXXXXXXX000010XX1DaDbDcDdDaDbDcDd110XXXXXX計數(shù)110XXXXXX保持11X0XXXXX保持表5.274LS191D功能表（~表示“非”）輸入輸出~LOAD~CTEN~U/DCLKABCDQAQBQCQD1011XXXX減法1001XXXX加法0XXXDaDbDcDdDaDbDcDd11XXXXXX保持若一計數(shù)器的計數(shù)長度（模）為10，則該計數(shù)器稱為十進制計數(shù)器。74LS62是常見的十進制加法同步計數(shù)器，其引腳說明圖如圖5-3所示，其引腳和功能與74LS161D二進制加法同步計數(shù)器類似。74LS192D是常見雙時鐘同步十進制加/減計數(shù)器其引腳說明圖如圖5-4所示，。實驗電路及步驟3.1電路（1）74LS161D構成的二進制加法同步計數(shù)器。具體電路如圖5-5所示，說明如下：a.該電路采用總線方式進行連接。b.利用J2、J2、J3、J4四個單刀雙擲開關可以切換74LS161D第7、10、9、1腳輸入的高低電平狀態(tài)。74LS161D第3、4、5、6（4位二進制輸入端）同時接高電平。74LS161D第15腳（進位輸出端）接探測器X1。V1為時鐘信號。利用邏輯分析儀觀察四位二進制輸出端（第11、12、13、14腳）、進位輸出端（第15腳）和時鐘信號端（第2腳）的波形。利用數(shù)碼管U2顯示計數(shù)器的計數(shù)情況。圖5-574LS161D構成的二進制加法同步計數(shù)器（2）74LS191D構成的二進制加/減同步計數(shù)器，具體電路如圖5-6所示，說明如下：圖5-674LS191D構成的二進制加/減同步計數(shù)器利用J1、J2、J3三個單刀雙擲開關可以切換74LS191D第5、11、4腳輸入的高低電平狀態(tài)。74LS191D第1、9、10、15腳（4位二進制數(shù)輸入端）同時接高電平。74LS161D第12、13腳（最大與最小變換時的標志信號和進位輸出端）分別接探測器X2、X1。V1為時鐘信號。最小變換時的標志信號（第12腳）和時鐘信號端（第14腳）的波形。利用數(shù)碼管U2顯示計數(shù)器的計數(shù)情況。3.2步驟（1）74LS161D構成的二進制加法同步計數(shù)器仿真實驗步驟。a.按圖5-5所示連接電路。b.利用J1、J2、J3、J4四個單刀雙擲開關切換74LS161D第1、7、9、10腳輸入的高低電平狀態(tài)，同時觀察數(shù)碼管U2的輸出信號，驗證表5.1給定的74LS161D功能是否與實驗結果相吻合。c.觀測探測器X1發(fā)現(xiàn)當該計數(shù)器計滿（計到數(shù)碼管U2顯示“F”時），探測器X1亮，表明進位輸出端有進位輸出且高電平有效。d.邏輯分析儀觀察的結果如圖5-7所示，驗證其結果是否與表5.1給定的74LS161D功能相吻合。改變時鐘信號V1的幅度和頻率，觀察數(shù)碼管和邏輯分析儀顯示結果有何變化。圖5-7邏輯分析儀觀察結果（2）74LS191D構成的二進制加/減同步計數(shù)器實驗步驟。a.按照圖5-6連接電路b.利用J1,J2,J3三個單刀雙擲開關切換74LS161D第4、5、11腳輸入的高低電平狀態(tài)，同時觀察數(shù)碼管U2的輸出信號，驗證74LS161D的功能。c.觀察探測儀X1，發(fā)現(xiàn)當該計數(shù)器計滿時，探測儀X1亮，表示進位輸入端輸出且高電平有效。d.邏輯分析儀觀察的結果如圖5-4所示，驗證其結果是否與表5.2給定的74LS191D功能相吻合。改變時鐘信號V1的幅度和頻率，驗證數(shù)碼管和邏輯分析儀顯示結果有何變化。圖5-8電路邏輯分析儀觀察結果這個是加法的。這個是減法的。思考題（1）模仿圖574LS161D構成的二進制加法同步計數(shù)器，設計由74LS162D構成的十進制加法同步計數(shù)器，并驗證實際結果是否與理論值相吻合。仿真結果如下實際結果與理論值吻合。模仿圖74LS191D構成的二進制加/減法同步計數(shù)器，設計由74LS192D構成的十進制加/減同步計數(shù)器，并且驗證實際結果是否與理論值相吻合。仿真結果如下這個是加法的。這個是減法的。5．實驗心得通過本次實驗了解計數(shù)器的日常應用和分類，熟悉集成計數(shù)器邏輯功能和其各控制端作用，掌握計數(shù)器使用方法。

實驗六任意N進制數(shù)電路仿真實驗1.實驗目的（1）學會分析任意N進制數(shù)計數(shù)器（2）靈活應用構成任意進制計數(shù)器的三種方法2.實驗原理集成計數(shù)器產品種類很多，但絕大多數(shù)是現(xiàn)成的二進制、十進制，其他進制的產品數(shù)量很少。為了構成任意N進制計數(shù)器，經常將現(xiàn)成的二進制、十進制集成計數(shù)器按以下三種方式進行處理。（1）簡單連接法：將兩個計數(shù)器首尾相連，構成一個新的計數(shù)器，該計數(shù)器的模是兩個計數(shù)器模的乘積。（2）清零端復位法：開始計數(shù)后，經過M個脈沖，技術狀態(tài)達到SM，通過輔助門電路將SM譯碼，產生一個清零信號加至計數(shù)器的清零端，使計數(shù)器返回到初始零狀態(tài)，這樣就跳躍了（N-M）個狀態(tài)，從而構成了M進制計數(shù)器。（3）利用置入控制端的置位法：利用中規(guī)模器件的置入控制端，以置入某一固定二進制數(shù)值的方法，從而使N進制計數(shù)器跳躍（N-M）個狀態(tài)，實現(xiàn)M進制計數(shù)器。3.實驗電路和步驟1）用簡單連接法構成模為100進制的計數(shù)器實驗步驟a.按照圖6-1所示連接電路b.觀察探測儀X1，發(fā)現(xiàn)U1計數(shù)器滿，探測儀X1亮，表明進位輸出端有進位輸出且高電平有效，在輸出進位信號的同時，U2計數(shù)器的ENT=1有效，進位加1計數(shù)。c.同時觀察實驗結果和分析實驗電路深入領悟簡單連接法的工作原理實驗仿真電路圖6-1簡單連接法構成模為100的計數(shù)器2）清零端復位法構成八進制計數(shù)器實驗步驟a.按照圖6-2連接電路b.當計數(shù)器技術到7時，CLK再來一次上升沿本應該計數(shù)到8狀態(tài)，就在此刻QD=1，令非門輸出低電平給~CLK，時計數(shù)器從8強行返回到0狀態(tài)，這樣就跳躍了8到F共8個狀態(tài)。c.通過觀察實驗結果和分析實驗電路深入領悟清零端復位法的工作原理。實驗仿真電路圖6-2清零端復位法構成八進制計數(shù)器3）置入控制端的置位法構成八進制計數(shù)器實驗步驟a.按照圖6-3連接電路b.當計數(shù)器計數(shù)到7時，QA=QB=QC=1，令與非門U3A輸出低電平給~LOAD，使計數(shù)器QA、QA、QC、QD輸出狀態(tài)與輸入A、B、C、D相同，這樣就跳躍了8到F共8個狀態(tài)，從而構成八進制數(shù)。c.通過觀察實驗結果和分析實驗電路深入領悟置入控制極端的置位法的工作原理，以及與清零復位端的區(qū)別。實驗仿真圖圖6-3置入控制極端的置位法構成的八進制計數(shù)器4.思考題1）如何利用簡單連接法將兩個二進制加法計數(shù)器74LS161D構成一個模256的計數(shù)器。圖6-4簡單連接法構成的模256的計數(shù)器2）如何利用最高位與下級時鐘相連將兩個二進制加法計數(shù)器74LS161D構成一個模100的計