第2章TMS320C54x的CPU結構和存儲器配置課件

第2章TMS320C54x的CPU結構和存儲器配置2.1TMS320C54xDSP的結構2.2TMS320C54x的總線結構2.3TMS320C54x的CPU結構2.4TMS320C54x存儲器和I/O空間第2章TMS320C54x的CPU結構和存儲器配置2.2.1TMS320C54xDSP的結構2.1.1TMS320C54xDSP的基本結構圖2-1和圖2-2給出了TMS320C54x的兩種結構框圖。2.1TMS320C54xDSP的結構2.1.1圖2-1TMS320C54x的組成框圖圖2-1TMS320C54x的組成框圖圖2-2TMS320C54x的功能框圖圖2-2TMS320C54x的功能框圖TMS320C54x是16位定點DSP。TMS320C54x的中央處理單元(CPU)具有改進的哈佛結構、低功耗設計和高度并行性等特點。除此之外，高度專業(yè)化的指令系統(tǒng)可以全面地發(fā)揮系統(tǒng)性能。使用TMS320C54x的專用硬件邏輯的CPU，再配以按照用戶需要所選擇的片內存儲器和片內外設，可組成用戶的ASIC(ApplicationSpecificIntergratedCircuit，專用集成電路)以應用于電子產品的不同領域。TMS320C54x是16位定點D2.1.2TMS320C54xDSP的主要特點TMS320C54x系列定點DSP芯片共享同樣的CPU內核和總線結構，但每一種器件片內存儲器的配置和片內外設不盡相同。表2-1提供了TMS320C54x各DSP基本性能的概要。2.1.2TMS320C54xDSP的主要特點表2-1TMS320C54x系列基本配置匯總表表2-1TMS320C54x系列基本配置匯總表TMS320C54x的主要特征如下：(1)CPU(中央處理單元)利用其專用的硬件邏輯和高度并行性提高芯片的處理性能?！?條程序總線、3條數(shù)據(jù)總線和4條地址總線組成的改進型哈佛結構，提供了更快的速度和更高的靈活性?！?0bit的算術邏輯單元(ALU)包括40bit的桶形移位器和兩個獨立的40bit累加器A、B?！?7×17bit并行乘法單元和專用的40bit加法器用于無等待狀態(tài)的單周期乘/累加操作。TMS320C54x的主要特征如下：●比較、選擇和存儲單元(CSSU)能夠完成維特比(Viterbi，通信中的一種編碼方式)的加/比較/選擇操作。●指數(shù)譯碼器可以在單周期內對40bit累加器進行指數(shù)運算?！駜蓚€地址發(fā)生器包括8個輔助寄存器(AR0～AR7)和兩個輔助寄存器算術運算單元(ARAU0、ARAU1)?！馮MS320C5420還包括一個雙CPU的結構?！癖容^、選擇和存儲單元(CSSU)能(2)存儲器具有192K字可尋址存儲空間(包括64K字程序存儲空間、64K字數(shù)據(jù)存儲空間和64K字I/O空間)。其中，TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420的程序存儲空間還可以擴展到8M字。片內存儲器配置因型而異。(2)存儲器具有192K字可尋址(3)高度專業(yè)化的指令集能夠快速地實現(xiàn)算法并用于高級語言編程優(yōu)化。其包括：●單指令重復和塊指令重復?！裼糜诟玫毓芾沓绦虼鎯ζ骱蛿?shù)據(jù)存儲器的塊移動指令?！?2位長整數(shù)操作指令?！裰噶钔瑫r讀取2或3個操作數(shù)?！癫⑿写鎯图虞d的算術指令?！駰l件存儲指令?！窨焖僦袛喾祷?。(3)高度專業(yè)化的指令集能夠快速地(4)片內外設和專用電路采用模塊化的結構設計，可以快速地推出新的系列產品。其包括：●可編程軟件等待狀態(tài)發(fā)生器?！窨删幊谭謪^(qū)轉換邏輯電路?！窨墒褂脙炔空袷幵椿蛲獠空袷幵吹逆i相環(huán)(PLL)時鐘發(fā)生器。當使用外部振蕩源時，內部允許使用多個值對芯片倍頻。

(4)片內外設和專用電路采用模塊化●外部總線接口可以禁止或允許外部數(shù)據(jù)總線、地址總線和控制線的輸出?！駭?shù)據(jù)總線支持總線掛起的特征?！窨删幊潭〞r器?！?bit并行主機接口(HPI)?！翊锌冢喝p工串口(支持8bit或16bit數(shù)據(jù)傳送)、時分多路(TDM)串口和緩沖(BSP)串口?！裢獠靠偩€接口可以禁止或允許外部數(shù)(5)TMS320C54x執(zhí)行單周期定點指令時間為25/20/15/12.5/10ns，每秒指令數(shù)為40/66/100MIPS。(6)TMS320C54x電源由IDLE1、IDLE2和IDLE3功耗下降指令控制功耗，以便DSP工作在節(jié)電模式下，使之更適合于手機。其控制CLKOUT引腳的輸出，省功耗。(7)在片仿真接口、片上的JTAG接口符合IEEE1149.1邊界掃描邏輯接口標準，可與主機連接，用于芯片的仿真和測試。

(5)TMS320C54x執(zhí)行單周2.2TMS320C54x的總線結構TMS320C54xDSP片內由8組16bit總線(1組程序總線、3組數(shù)據(jù)線和4組地址總線)構成。程序總線(PB)傳送從程序存儲器裝載的指令代碼和立即數(shù)。這些總線的功能分別是：3組數(shù)據(jù)總線(CB、DB和EB)負責將片內的各種元器件相互連接，例如CPU、數(shù)據(jù)地址產生邏輯、程序地址產生邏輯、片內外設和數(shù)據(jù)存儲器等。2.2TMS320C54x的總線結構TMS320C54x能利用兩個輔助寄存器算術單元(ARAU0和ARAU1)在同一個周期內生成兩個數(shù)據(jù)存儲器地址。PB能加載保存于程序空間的操作數(shù)(例如，系數(shù)表)，并將操作數(shù)傳送到乘法器和加法器中進行乘累加操作，或利用數(shù)據(jù)移動指令(MVPD和READA)把程序空間的數(shù)據(jù)傳送到數(shù)據(jù)空間。TMS320C54x能利用兩個輔助寄TMS320C54x還有一組雙向的片內總線用于訪問片內外設，這組總線輪流使用DB和EB與CPU連接。訪問者使用這組總線進行讀/寫操作需要兩個或更多的周期，具體所需周期數(shù)取決于片內外設的結構。表格2-2總結了各種不同類型的總線訪問。TMS320C54x還有一組雙向的片表2-2總線訪問類型表2-2總線訪問類型2.3TMS320C54x的CPU結構CPU是DSP芯片中的核心部分，是用來實現(xiàn)數(shù)字信號處理運算和高速控制功能的部件。CPU內的硬件構成決定了其指令系統(tǒng)的性能。TMS320C54x的CPU包括：2.3TMS320C54x的CPU結構●40位算術邏輯單元(ALU)；●兩個40位的累加器A、B；●桶型移位寄存器(BarrelShifter)；●乘法器/加法器單元(Multiplier/Adder)；●比較、選擇和存儲單元(CSSU)；●指數(shù)編碼器(EXPEncoder)；●CPU狀態(tài)和控制寄存器(ST0、ST1和PMST)；●尋址單元(Addressing Unit)?！?0位算術邏輯單元(ALU)；2.3.1算術邏輯運算單元使用算術邏輯單元(ALU)和兩個累加器(A、B)能夠完成二進制的補碼運算，同時，ALU還能夠完成布爾運算。算術邏輯單元的輸入操作數(shù)可以來自：●16位的立即數(shù)；●數(shù)據(jù)存儲器中的16位字；●暫存器T中的16位字；●數(shù)據(jù)存儲器中讀出的2個16位字；●累加器A或B中的40位數(shù)；●移位寄存器的輸出。2.3.1算術邏輯運算單元2.3.2累加器累加器A和B可作為ALU和乘法器/加法器單元的目的寄存器，累加器也能輸出數(shù)據(jù)到ALU或乘法器/加法器中。累加器可分為三部分：保護位、高位字和低位字。累加器A和B的示意圖如圖2-3和圖2-4所示。2.3.2累加器圖2-3累加器A圖2-3累加器A圖2-4累加器B圖2-4累加器B保護位用于保存計算時產生的多余高位，防止在迭代運算中產生溢出，例如自相關運算。AG、AH、AL、BG、BH和BL都是存儲器映像寄存器(在存儲空間中占有地址)，由特定的指令將其內容放到16位數(shù)據(jù)存儲器中，并從數(shù)據(jù)存儲器中讀出或寫入32位累加器值。保護位用于保存計算時產生的多余高位，2.3.3桶形移位器桶形移位器能把輸入的數(shù)據(jù)進行0～31位的左移和0～15位的右移。40位桶形移位器的輸入來自數(shù)據(jù)總線DB的16位輸入數(shù)據(jù)、DB和CB的32位輸入數(shù)據(jù)及任意一個40位累加器，并輸出到ALU，經過MSW/LSW(最高有效字/最低有效字)寫選擇單元至EB總線。它所移的位數(shù)就是指令中的移位數(shù)。移位數(shù)都是用二進制補碼表示，正值表示左移，負值表示右移。移位數(shù)可由立即數(shù)、狀態(tài)寄存器ST1中的累加器移位方式(ASM)字段和被指定為移位數(shù)值寄存器的暫存器T來決定。2.3.3桶形移位器桶形移位器可以執(zhí)行以下定標操作：●在執(zhí)行ALU操作前預定好一個數(shù)據(jù)存儲器操作數(shù)或累加器內容；●對累加器的值進行算術或邏輯移位；●歸一化累加器；●在保存累加器到數(shù)據(jù)存儲器之前定標累加器。桶形移位器可以執(zhí)行以下定標操作：2.3.4乘累加器單元TMS320C54xCPU的乘累加器單元能夠在一個周期內完成一次17*17bit的乘法和一次40位的加法。乘法器和ALU并行工作可在一個單指令周期內完成一次乘累加(MAC)運算。該單元能夠快速高效地完成如卷積、相關和濾波等運算。乘法器/加法器單元由17×17bit的硬件乘法器、40位專用加法器、符號位控制邏輯、小數(shù)控制邏輯、0檢測器、溢出/飽和邏輯和16位的暫存器(T)等部分組成，可支持有/無符號的整數(shù)、小數(shù)乘法運算，并可對結果進行舍入處理。2.3.4乘累加器單元乘累加器單元的一個輸入操作數(shù)來自T寄存器、數(shù)據(jù)存儲器或累加器A(31～16位)；另一個則來自于程序存儲器、數(shù)據(jù)存儲器、累加器A(31～16位)或立即數(shù)。乘法器的輸出加到加法器的輸入端，累加器A或B則是加法器的另一個輸入端，最后結果送往目的累加器A或B。乘累加器單元的一個輸入操作數(shù)來自T寄2.3.5比較選擇存儲單元

通信領域常常用到維持比(Viterbi)算法，該算法需要完成大量的加法/比較/選擇(ACS)運算。CSSU單元支持各種Viterbi算法，其中加法由ALU單元完成，只要將ST1中的C16置1，所有的雙字指令都會變成雙16位算術運算指令，這樣ALU就可以在一個機器周期內完成兩個16位數(shù)的加/減法運算，其結果分別存放在累加器的高16位和低16位中。CSSU可以最大限度地完成累加器高字與低字的比較操作，即選擇累加器中較大的字，并存儲在數(shù)據(jù)存儲器中，且不改變狀態(tài)寄存器ST0中的測試/控制位TC字段和狀態(tài)轉移寄存器TRN的值。CSSU利用優(yōu)化的片內硬件加速Viterbi的蝶形運算。2.3.5比較選擇存儲單元2.3.6指數(shù)編碼器指數(shù)編碼器是一個專用硬件，它支持單周期指令EXP。它可以求出累加器中的指數(shù)值，并以二進制補碼形式存放于T中。用EXP和NORM指令可以對累加器中的內容歸一化，完成定點數(shù)和浮點數(shù)之間的轉換。2.3.6指數(shù)編碼器2.3.7CPU狀態(tài)控制寄存器1．狀態(tài)寄存器(ST0和ST1)使用置位指令SSBX和復位指令RSBX可以單獨設置和清除狀態(tài)寄存器的各位。例如：SSBXSXM ；符號擴展SXM=1RSBXSXM ；禁止符號擴展SXM=0APR、DP和ASM字段可以通過LD指令裝載一個短立即數(shù)，ASM和DP也可以通過LD指令由數(shù)據(jù)存儲器裝載。ST0的結構如圖2-5所示，含義見表2-3。2.3.7CPU狀態(tài)控制寄存器圖2-5ST0寄存器結構圖2-5ST0寄存器結構表2-3ST0寄存器表2-3ST0寄存器圖2-6ST1寄存器結構圖2-6ST1寄存器結構表2-4ST1寄存器表2-4ST1寄存器第2章TMS320C54x的CPU結構和存儲器配置課件2．處理器工作方式狀態(tài)寄存器(PMST)PMST可由存儲器映像寄存器指令裝載，如STM。圖2-7是PMST寄存器的結構圖。PMST各位的含義列于表2-5中。2．處理器工作方式狀態(tài)寄存器(PMS圖2-7PMST寄存器結構圖2-7PMST寄存器結構表2-5PMST寄存器表2-5PMST寄存器2.3.8尋址單元TMS320C54x有兩個地址發(fā)生器：PAGEN(ProgramAddressGenerationLogic)和DAGEN(DataAddressGenerationLogic)。PAGEN包括程序計數(shù)器PC、IPTR、塊循環(huán)寄存器(RC、BRC、RSA和REA)，這些寄存器可支持程序存儲器尋址。DAGEN包括循環(huán)緩沖區(qū)大小寄存器BK、DP、堆棧指針寄存器SP、8個輔助寄存器(AR0～AR7)和2個輔助寄存器算術單元(ARAU0和ARAU1)。8個輔助寄存器和2個輔助寄存器算術單元一道可進行16位無符號數(shù)算術運算，支持間接尋址模塊，AR0～AR7由ST0中的ARP來指定。2.3.8尋址單元2.4TMS320C54x存儲器和I/O空間DSP擴展存儲器主要分為兩類：ROM和RAM。ROM包括EPROM、EEPROM、FlashMemroy等。這一類存儲器主要用于存儲用戶程序和系統(tǒng)常數(shù)表，一般映像在程序存儲空間。RAM主要指靜態(tài)RAM(SRAM)。本章主要討論片內存儲器，而片外擴展存儲器將在第8章中詳細介紹。2.4TMS320C54x存儲器和I/O空間所有TMS320C54x芯片內都包含隨機存儲器(RAM)和只讀存儲器(ROM)。在芯片中有兩類RAM：雙尋址RAM(DARAM)和單尋址RAM(SARAM)，分別也可稱為雙口RAM和單口RAM。DARAM每個機器周期可被訪問兩次。TMS320C54x因具體器件不同，片內存儲器的類型或容量也有些差異。表2-6列出了幾種常用的TMS320C54x器件的存儲器容量。所有TMS320C54x芯片內都包含TMS320C54x有26個CPU寄存器和片內外設寄存器被映像在數(shù)據(jù)存儲空間，各類TMS320C54x存儲器的特征及組織和使用不同的片內存儲器塊將在下面詳細介紹。TMS320C54x有26個CPU寄表2-6TMS320C54x內部存儲器容量表2-6TMS320C54x內部存儲器容量2.4.1存儲器空間TMS320C54x采用改進的哈佛結構。存儲空間由三個獨立可選的存儲空間組成，這三個獨立可選的存儲空間包括64K字的程序存儲空間、64K字的數(shù)據(jù)存儲空間和64K字的I/O空間。片內或片外的ROM和RAM、外部的EPROM和EEPROM以及芯片中的存儲器映像寄存器包括在這三個空間中。2.4.1存儲器空間在TMS320C54x中，片內存儲器有DARAM、SARAM和ROM三種類型。它們通常配置在數(shù)據(jù)存儲空間，但也可以配置在程序存儲空間。片內ROM則一般配置在程序存儲空間，但一部分ROM也可以配置到數(shù)據(jù)存儲空間中。TMS320C54x的工作方式狀態(tài)寄存器PMST提供了三個控制位：MP/、OVLY和DROM，用于在存儲空間中配置片內存儲器。使用這三個控制位可以設置片內存儲器是否配置到存儲空間，并指定片內存儲器是配置到程序存儲空間還是數(shù)據(jù)存儲空間。在TMS320C54x中，片內存儲器●MP/：微處理器/微型計算機工作方式位。當MP/=0時，允許片內ROM配置到程序存儲空間；當MP/=1時，禁止片內ROM配置到程序存儲空間?！馩VLY：RAM重疊位。當OVLY=1時，片內ROM配置到程序和數(shù)據(jù)存儲空間；當OVLY=0時，片內RAM僅配置到數(shù)據(jù)存儲空間?！馜ROM：數(shù)據(jù)ROM位。當DROM=1時，片內ROM配置到程序和數(shù)據(jù)存儲空間。當DROM=0時，禁止ROM配置到數(shù)據(jù)存儲空間。DROM的用法與MP/的狀態(tài)無關?！馦P/：微處理器/微型計算機工作方式位。圖2-8～圖2-12是TMS320C54x芯片數(shù)據(jù)和程序存儲空間的配置圖，從中也可以看到上述三個控制位與內存儲器的關系。圖2-8～圖2-12是TMS320C圖2-8TMS320C541存儲器圖圖2-8TMS320C541存儲器圖圖2-9TMS320C543存儲器圖圖2-9TMS320C543存儲器圖圖2-10TMS320C545存儲器圖圖2-10TMS320C545存儲器圖圖2-11TMS320C548存儲器圖圖2-11TMS320C548存儲器圖圖2-12TMS320C5402存儲器圖圖2-12TMS320C5402存儲器圖2.4.2程序存儲器TMS320C54x可以尋址64K字的程序存儲空間。(TMS320C548、TMS320C549、TMS320C5410、TMS320C5402和TMS320C5420可以擴展到8M字。)TMS320C54x的片內ROM、片內雙尋址RAM(DARAM)和片內單尋址RAM(SARAM)可以通過軟件配置到程序存儲空間中。如果片內存儲器配置到程序存儲器中，則芯片在訪問程序存儲器時會自動訪問這些存儲單元。當PAGEN產生了一個不在片內存儲器的地址時，會自動使用一個外部總線操作。表2-7是TMS320C54x系列芯片的片內存儲器配置。2.4.2程序存儲器表2-7TSM320C54x芯片片內程序存儲器配置(單位：K字)表2-7TSM320C54x芯片片內程序存儲器配置(單1．程序存儲器配置MP/和OVLY位決定片內存儲器是否配置到程序存儲空間。復位時，MP/引腳上的邏輯電平將設置PMST寄存器的MP/位。MP/引腳在復位時有效。復位后，PMST寄存器的MP/位決定芯片的工作方式，直到下一次復位。下面以TMS320C541芯片(如圖2-8所示)為例，介紹TMS320C54x器件的地址映像與程序存儲器的分配。圖2-13給出了在兩種情況下，兩個控制位對程序存儲器配置的影響。1．程序存儲器配置圖2-13TMS320C541程序存儲器配置圖圖2-13TMS320C541程序存儲器配置圖當MP/=1，OVLY=0時，TMS320C541工作在微處理器模式下，片內ROM、片內RAM不安排到程序存儲空間。當MP/=0，OVLY=1時，TMS320C541工作在微型計算機模式下，片內28K字ROM(9000H～FF7FH)、片內復位和中斷向量(FF80H～FFFFH)可作為程序存儲器；片內5K字DARAM可作為程序存儲器。當MP/=1，OVLY2．片內ROM的組織為了提高芯片的性能，對片內的ROM按照塊的方式組織，如圖2-14所示。這樣，可以在一個塊中取指的同時不會影響在另一個塊中讀取操作數(shù)。2．片內ROM的組織圖2-14TMS320C54x的片內ROM的組織圖2-14TMS320C54x的片內ROM的組織3．片內ROM在程序存儲空間中的地址配置當芯片復位時，復位、中斷向量分配在FF80H開始的程序存儲空間中，然而，TMS320C54x的中斷矢量表可以重定位到任意一個128字的邊界上去，這就很容易將中斷矢量表從引導ROM中移出來，然后再根據(jù)存儲器圖安排。在片內ROM中，有128個字用于保存檢測設備的目的，應用程序不要寫到這段存儲器中(FF00H～FF7FH)。3．片內ROM在程序存儲空間中的地4．片內ROM的內容和配置TMS320C54x的片內ROM的容量有大有小，大的ROM(24K、28K或48K字)可把用戶的程序代碼寫進去；小的ROM(高2K字)由TI公司定義。根據(jù)不同的型號，TMS320C54x的2K字程序空間中包含以下內容：4．片內ROM的內容和配置●自舉加載程序：完成串行口、外部存儲器、I/O口或并行口BOOT-LOAD功能的程序代碼；●256字的μ率擴展表；●256字的A率擴展表；●256字的正弦表；●中斷向量表。圖2-15是片內ROM中包含上述各種內容的總結。當MP/＝0時，F(xiàn)F80H～FFFFH配置成片內ROM。

●自舉加載程序：完成串行口、外部存圖2-15片內ROM程序存儲器圖圖2-15片內ROM程序存儲器圖5．擴展程序存儲器TMS320C548/549/5402/5410/5420采用分頁技術，可以將程序存儲空間擴展為8M字。因此，這些芯片提供了一些增強的特性：●23條地址線(TMS320C5402有18條地址線，TMS320C5420有18條地址線)；●額外的存儲器映像寄存器、程序計數(shù)器擴展寄存器(XPC)；●6條額外的指令用于尋址擴展的程序存儲空間，改變XPC的值。它們是：5．擴展程序存儲器FB[D]：遠跳轉。FBACC[D]：遠跳轉到累加器A或B指定的地址。FCALA[D]：遠調用累加器A或B指定的子程序。FCALL[D]：遠調用。FRET[D]：遠返回。FRETE[D]：遠返回且中斷允許。FB[D]：遠跳轉。以下兩條指令使用累加器的23位數(shù)進行尋址：READA：從累加器A或B指定的程序存儲器地址中讀取操作數(shù)，并把它寫到數(shù)據(jù)存儲器地址中。WRITA：從累加器A或B指定的數(shù)據(jù)存儲器地址中讀取操作數(shù)，并把它寫到程序存儲器地址中。除此之外的其他指令不能影響XPC，它們只能在當前頁中進行操作。以下兩條指令使用累加器的23位數(shù)進行TMS320C548、TMS320C549和TMS320C5410的程序存儲空間為128頁，每頁64K字；TMS320C5402則僅有16頁存儲空間。下面分兩種情況介紹TMS320C548的擴展程序存儲器空間。當MP/=1，OVLY=0時，片內RAM不映像到程序空間。TMS320C548將程序空間分為128頁，XPC=0…127，每頁64K字，如圖2-16所示。TMS320C548、TMS320圖2-16TMS320C548擴展程序空間示意圖圖2-16TMS320C548擴展程序空間示意圖當MP/=1，OVLY=1時，片上RAM配置到程序存儲空間后，擴展程序存儲器的所有頁都被分成兩個部分：共享部分和獨立部分。共享部分有32K字，在任何一頁中都可以訪問；而每頁獨立的32K字則僅在特定頁中被訪問。圖2-17給出了OVLY=1時，TMS320C548的擴展存儲器圖。當MP/=1，O圖2-17TMS320C548擴展程序空間映像圖圖2-17TMS320C548擴展程序空間映像圖2.4.3數(shù)據(jù)存儲器TMS320C54x可以尋址64K字的數(shù)據(jù)存儲空間，其片內ROM、片內雙口RAM(DARAM)和片內單口RAM(SARAM)可以通過軟件配置到數(shù)據(jù)存儲空間。如果片內存儲器配置到數(shù)據(jù)存儲空間，則芯片在訪問程序存儲器時會自動訪問這些存儲單元。當DAGEN產生的地址不在片內存儲器的范圍內時，處理器會自動地對外部數(shù)據(jù)存儲器尋址。表2-8是TMS320C54x系列芯片的片內數(shù)據(jù)存儲器配置。2.4.3數(shù)據(jù)存儲器表2-8TMS320C54x系列芯片片內數(shù)據(jù)存儲器配置(單位：K字)表2-8TMS320C54x系列芯片片內數(shù)據(jù)存儲器配置1．數(shù)據(jù)存儲器配置數(shù)據(jù)存儲器包含片內或片外的RAM，片內的DARAM映像到數(shù)據(jù)存儲空間。一些TMS320C54x的芯片還能夠把一部分片內ROM配置到數(shù)據(jù)存儲空間中，這種配置需要修改PMST寄存器的DROM位。這部分片內ROM既可以在數(shù)據(jù)空間使能(DROM=1)，也可以在程序空間使能(MP/=0)。在復位時，處理器把DROM位清零。1．數(shù)據(jù)存儲器配置圖2-18TMS320C541數(shù)據(jù)存儲器配置圖圖2-18TMS320C541數(shù)據(jù)存儲器配置圖2．片內RAM配置片內RAM可細分成若干塊以提高性能。例如，分塊后，允許用戶在同一周期內從同一塊DARAM中提取兩個操作數(shù)，并將一個操作數(shù)寫到另一塊DARAM中。圖2-19給出了片內RAM的分塊圖。2．片內RAM配置圖2-19片內RAM的分塊圖圖2-19片內RAM的分塊圖3．存儲器映像寄存器在數(shù)據(jù)存儲器的64K字空間中，包含存儲器映像寄存器MMR，它們都放在存儲空間的第0頁(0000H～007FH)。第0頁包含如下內容：●存儲器映像CPU寄存器(0000H～001FH)(共26個)，當尋址這些寄存器時，不需插入等待狀態(tài)?！裢鈬娐芳拇嫫?0020H～005FH)，訪問它們需使用專門的外設總線結構?！?2字的暫存器SPRAM(0060H～007FH)。3．存儲器映像寄存器表2-9列出了CPU存儲器映像寄存器的地址及名稱，各種TMS320C54x存儲器映像外圍電路寄存器參見附錄4。表2-9列出了CPU存儲器映像寄存器表2-9存儲器映像CPU寄存器表2-9存儲器映像CPU寄存器第2章TMS320C54x的CPU結構和存儲器配置課件2.4.4I/O空間TMS320C54x除了程序存儲空間和數(shù)據(jù)存儲空間之外，還提供一個64K字的I/O空間(0000H～0FFFFH)。I/O空間都在片外，它的作用是與片外設備連接。使用PORTR和PORTW兩條指令可對I/O空間尋址。I/O空間的讀/寫時序不同于程序和數(shù)據(jù)存儲器，它適用于訪問映像到I/O空間的設備，而不是存儲器。TMS320C54x還有一個可屏蔽存儲器保護選項，用來保護片內存儲器的內容。當選定這項時，所有外部產生的指令都不能訪問片內存儲器空間。2.4.4I/O空間第2章TMS320C54x的CPU結構和存儲器配置2.1TMS320C54xDSP的結構2.2TMS320C54x的總線結構2.3TMS320C54x的CPU結構2.4TMS320C54x存儲器和I/O空間第2章TMS320C54x的CPU結構和存儲器配置2.2.1TMS320C54xDSP的結構2.1.1TMS320C54xDSP的基本結構圖2-1和圖2-2給出了TMS320C54x的兩種結構框圖。2.1TMS320C54xDSP的結構2.1.1圖2-1TMS320C54x的組成框圖圖2-1TMS320C54x的組成框圖圖2-2TMS320C54x的功能框圖圖2-2TMS320C54x的功能框圖TMS320C54x是16位定點DSP。TMS320C54x的中央處理單元(CPU)具有改進的哈佛結構、低功耗設計和高度并行性等特點。除此之外，高度專業(yè)化的指令系統(tǒng)可以全面地發(fā)揮系統(tǒng)性能。使用TMS320C54x的專用硬件邏輯的CPU，再配以按照用戶需要所選擇的片內存儲器和片內外設，可組成用戶的ASIC(ApplicationSpecificIntergratedCircuit，專用集成電路)以應用于電子產品的不同領域。TMS320C54x是16位定點D2.1.2TMS320C54xDSP的主要特點TMS320C54x系列定點DSP芯片共享同樣的CPU內核和總線結構，但每一種器件片內存儲器的配置和片內外設不盡相同。表2-1提供了TMS320C54x各DSP基本性能的概要。2.1.2TMS320C54xDSP的主要特點表2-1TMS320C54x系列基本配置匯總表表2-1TMS320C54x系列基本配置匯總表TMS320C54x的主要特征如下：(1)CPU(中央處理單元)利用其專用的硬件邏輯和高度并行性提高芯片的處理性能。●1條程序總線、3條數(shù)據(jù)總線和4條地址總線組成的改進型哈佛結構，提供了更快的速度和更高的靈活性?！?0bit的算術邏輯單元(ALU)包括40bit的桶形移位器和兩個獨立的40bit累加器A、B?！?7×17bit并行乘法單元和專用的40bit加法器用于無等待狀態(tài)的單周期乘/累加操作。TMS320C54x的主要特征如下：●比較、選擇和存儲單元(CSSU)能夠完成維特比(Viterbi，通信中的一種編碼方式)的加/比較/選擇操作?！裰笖?shù)譯碼器可以在單周期內對40bit累加器進行指數(shù)運算。●兩個地址發(fā)生器包括8個輔助寄存器(AR0～AR7)和兩個輔助寄存器算術運算單元(ARAU0、ARAU1)?！馮MS320C5420還包括一個雙CPU的結構。●比較、選擇和存儲單元(CSSU)能(2)存儲器具有192K字可尋址存儲空間(包括64K字程序存儲空間、64K字數(shù)據(jù)存儲空間和64K字I/O空間)。其中，TMS320C548、TMS320C549、TMS320C5402、TMS320C5410和TMS320C5420的程序存儲空間還可以擴展到8M字。片內存儲器配置因型而異。(2)存儲器具有192K字可尋址(3)高度專業(yè)化的指令集能夠快速地實現(xiàn)算法并用于高級語言編程優(yōu)化。其包括：●單指令重復和塊指令重復?！裼糜诟玫毓芾沓绦虼鎯ζ骱蛿?shù)據(jù)存儲器的塊移動指令?！?2位長整數(shù)操作指令?！裰噶钔瑫r讀取2或3個操作數(shù)。●并行存儲和加載的算術指令?！駰l件存儲指令?！窨焖僦袛喾祷?。(3)高度專業(yè)化的指令集能夠快速地(4)片內外設和專用電路采用模塊化的結構設計，可以快速地推出新的系列產品。其包括：●可編程軟件等待狀態(tài)發(fā)生器?！窨删幊谭謪^(qū)轉換邏輯電路?！窨墒褂脙炔空袷幵椿蛲獠空袷幵吹逆i相環(huán)(PLL)時鐘發(fā)生器。當使用外部振蕩源時，內部允許使用多個值對芯片倍頻。

(4)片內外設和專用電路采用模塊化●外部總線接口可以禁止或允許外部數(shù)據(jù)總線、地址總線和控制線的輸出?！駭?shù)據(jù)總線支持總線掛起的特征?！窨删幊潭〞r器?！?bit并行主機接口(HPI)?！翊锌冢喝p工串口(支持8bit或16bit數(shù)據(jù)傳送)、時分多路(TDM)串口和緩沖(BSP)串口?！裢獠靠偩€接口可以禁止或允許外部數(shù)(5)TMS320C54x執(zhí)行單周期定點指令時間為25/20/15/12.5/10ns，每秒指令數(shù)為40/66/100MIPS。(6)TMS320C54x電源由IDLE1、IDLE2和IDLE3功耗下降指令控制功耗，以便DSP工作在節(jié)電模式下，使之更適合于手機。其控制CLKOUT引腳的輸出，省功耗。(7)在片仿真接口、片上的JTAG接口符合IEEE1149.1邊界掃描邏輯接口標準，可與主機連接，用于芯片的仿真和測試。

(5)TMS320C54x執(zhí)行單周2.2TMS320C54x的總線結構TMS320C54xDSP片內由8組16bit總線(1組程序總線、3組數(shù)據(jù)線和4組地址總線)構成。程序總線(PB)傳送從程序存儲器裝載的指令代碼和立即數(shù)。這些總線的功能分別是：3組數(shù)據(jù)總線(CB、DB和EB)負責將片內的各種元器件相互連接，例如CPU、數(shù)據(jù)地址產生邏輯、程序地址產生邏輯、片內外設和數(shù)據(jù)存儲器等。2.2TMS320C54x的總線結構TMS320C54x能利用兩個輔助寄存器算術單元(ARAU0和ARAU1)在同一個周期內生成兩個數(shù)據(jù)存儲器地址。PB能加載保存于程序空間的操作數(shù)(例如，系數(shù)表)，并將操作數(shù)傳送到乘法器和加法器中進行乘累加操作，或利用數(shù)據(jù)移動指令(MVPD和READA)把程序空間的數(shù)據(jù)傳送到數(shù)據(jù)空間。TMS320C54x能利用兩個輔助寄TMS320C54x還有一組雙向的片內總線用于訪問片內外設，這組總線輪流使用DB和EB與CPU連接。訪問者使用這組總線進行讀/寫操作需要兩個或更多的周期，具體所需周期數(shù)取決于片內外設的結構。表格2-2總結了各種不同類型的總線訪問。TMS320C54x還有一組雙向的片表2-2總線訪問類型表2-2總線訪問類型2.3TMS320C54x的CPU結構CPU是DSP芯片中的核心部分，是用來實現(xiàn)數(shù)字信號處理運算和高速控制功能的部件。CPU內的硬件構成決定了其指令系統(tǒng)的性能。TMS320C54x的CPU包括：2.3TMS320C54x的CPU結構●40位算術邏輯單元(ALU)；●兩個40位的累加器A、B；●桶型移位寄存器(BarrelShifter)；●乘法器/加法器單元(Multiplier/Adder)；●比較、選擇和存儲單元(CSSU)；●指數(shù)編碼器(EXPEncoder)；●CPU狀態(tài)和控制寄存器(ST0、ST1和PMST)；●尋址單元(Addressing Unit)?！?0位算術邏輯單元(ALU)；2.3.1算術邏輯運算單元使用算術邏輯單元(ALU)和兩個累加器(A、B)能夠完成二進制的補碼運算，同時，ALU還能夠完成布爾運算。算術邏輯單元的輸入操作數(shù)可以來自：●16位的立即數(shù)；●數(shù)據(jù)存儲器中的16位字；●暫存器T中的16位字；●數(shù)據(jù)存儲器中讀出的2個16位字；●累加器A或B中的40位數(shù)；●移位寄存器的輸出。2.3.1算術邏輯運算單元2.3.2累加器累加器A和B可作為ALU和乘法器/加法器單元的目的寄存器，累加器也能輸出數(shù)據(jù)到ALU或乘法器/加法器中。累加器可分為三部分：保護位、高位字和低位字。累加器A和B的示意圖如圖2-3和圖2-4所示。2.3.2累加器圖2-3累加器A圖2-3累加器A圖2-4累加器B圖2-4累加器B保護位用于保存計算時產生的多余高位，防止在迭代運算中產生溢出，例如自相關運算。AG、AH、AL、BG、BH和BL都是存儲器映像寄存器(在存儲空間中占有地址)，由特定的指令將其內容放到16位數(shù)據(jù)存儲器中，并從數(shù)據(jù)存儲器中讀出或寫入32位累加器值。保護位用于保存計算時產生的多余高位，2.3.3桶形移位器桶形移位器能把輸入的數(shù)據(jù)進行0～31位的左移和0～15位的右移。40位桶形移位器的輸入來自數(shù)據(jù)總線DB的16位輸入數(shù)據(jù)、DB和CB的32位輸入數(shù)據(jù)及任意一個40位累加器，并輸出到ALU，經過MSW/LSW(最高有效字/最低有效字)寫選擇單元至EB總線。它所移的位數(shù)就是指令中的移位數(shù)。移位數(shù)都是用二進制補碼表示，正值表示左移，負值表示右移。移位數(shù)可由立即數(shù)、狀態(tài)寄存器ST1中的累加器移位方式(ASM)字段和被指定為移位數(shù)值寄存器的暫存器T來決定。2.3.3桶形移位器桶形移位器可以執(zhí)行以下定標操作：●在執(zhí)行ALU操作前預定好一個數(shù)據(jù)存儲器操作數(shù)或累加器內容；●對累加器的值進行算術或邏輯移位；●歸一化累加器；●在保存累加器到數(shù)據(jù)存儲器之前定標累加器。桶形移位器可以執(zhí)行以下定標操作：2.3.4乘累加器單元TMS320C54xCPU的乘累加器單元能夠在一個周期內完成一次17*17bit的乘法和一次40位的加法。乘法器和ALU并行工作可在一個單指令周期內完成一次乘累加(MAC)運算。該單元能夠快速高效地完成如卷積、相關和濾波等運算。乘法器/加法器單元由17×17bit的硬件乘法器、40位專用加法器、符號位控制邏輯、小數(shù)控制邏輯、0檢測器、溢出/飽和邏輯和16位的暫存器(T)等部分組成，可支持有/無符號的整數(shù)、小數(shù)乘法運算，并可對結果進行舍入處理。2.3.4乘累加器單元乘累加器單元的一個輸入操作數(shù)來自T寄存器、數(shù)據(jù)存儲器或累加器A(31～16位)；另一個則來自于程序存儲器、數(shù)據(jù)存儲器、累加器A(31～16位)或立即數(shù)。乘法器的輸出加到加法器的輸入端，累加器A或B則是加法器的另一個輸入端，最后結果送往目的累加器A或B。乘累加器單元的一個輸入操作數(shù)來自T寄2.3.5比較選擇存儲單元

通信領域常常用到維持比(Viterbi)算法，該算法需要完成大量的加法/比較/選擇(ACS)運算。CSSU單元支持各種Viterbi算法，其中加法由ALU單元完成，只要將ST1中的C16置1，所有的雙字指令都會變成雙16位算術運算指令，這樣ALU就可以在一個機器周期內完成兩個16位數(shù)的加/減法運算，其結果分別存放在累加器的高16位和低16位中。CSSU可以最大限度地完成累加器高字與低字的比較操作，即選擇累加器中較大的字，并存儲在數(shù)據(jù)存儲器中，且不改變狀態(tài)寄存器ST0中的測試/控制位TC字段和狀態(tài)轉移寄存器TRN的值。CSSU利用優(yōu)化的片內硬件加速Viterbi的蝶形運算。2.3.5比較選擇存儲單元2.3.6指數(shù)編碼器指數(shù)編碼器是一個專用硬件，它支持單周期指令EXP。它可以求出累加器中的指數(shù)值，并以二進制補碼形式存放于T中。用EXP和NORM指令可以對累加器中的內容歸一化，完成定點數(shù)和浮點數(shù)之間的轉換。2.3.6指數(shù)編碼器2.3.7CPU狀態(tài)控制寄存器1．狀態(tài)寄存器(ST0和ST1)使用置位指令SSBX和復位指令RSBX可以單獨設置和清除狀態(tài)寄存器的各位。例如：SSBXSXM ；符號擴展SXM=1RSBXSXM ；禁止符號擴展SXM=0APR、DP和ASM字段可以通過LD指令裝載一個短立即數(shù)，ASM和DP也可以通過LD指令由數(shù)據(jù)存儲器裝載。ST0的結構如圖2-5所示，含義見表2-3。2.3.7CPU狀態(tài)控制寄存器圖2-5ST0寄存器結構圖2-5ST0寄存器結構表2-3ST0寄存器表2-3ST0寄存器圖2-6ST1寄存器結構圖2-6ST1寄存器結構表2-4ST1寄存器表2-4ST1寄存器第2章TMS320C54x的CPU結構和存儲器配置課件2．處理器工作方式狀態(tài)寄存器(PMST)PMST可由存儲器映像寄存器指令裝載，如STM。圖2-7是PMST寄存器的結構圖。PMST各位的含義列于表2-5中。2．處理器工作方式狀態(tài)寄存器(PMS圖2-7PMST寄存器結構圖2-7PMST寄存器結構表2-5PMST寄存器表2-5PMST寄存器2.3.8尋址單元TMS320C54x有兩個地址發(fā)生器：PAGEN(ProgramAddressGenerationLogic)和DAGEN(DataAddressGenerationLogic)。PAGEN包括程序計數(shù)器PC、IPTR、塊循環(huán)寄存器(RC、BRC、RSA和REA)，這些寄存器可支持程序存儲器尋址。DAGEN包括循環(huán)緩沖區(qū)大小寄存器BK、DP、堆棧指針寄存器SP、8個輔助寄存器(AR0～AR7)和2個輔助寄存器算術單元(ARAU0和ARAU1)。8個輔助寄存器和2個輔助寄存器算術單元一道可進行16位無符號數(shù)算術運算，支持間接尋址模塊，AR0～AR7由ST0中的ARP來指定。2.3.8尋址單元2.4TMS320C54x存儲器和I/O空間DSP擴展存儲器主要分為兩類：ROM和RAM。ROM包括EPROM、EEPROM、FlashMemroy等。這一類存儲器主要用于存儲用戶程序和系統(tǒng)常數(shù)表，一般映像在程序存儲空間。RAM主要指靜態(tài)RAM(SRAM)。本章主要討論片內存儲器，而片外擴展存儲器將在第8章中詳細介紹。2.4TMS320C54x存儲器和I/O空間所有TMS320C54x芯片內都包含隨機存儲器(RAM)和只讀存儲器(ROM)。在芯片中有兩類RAM：雙尋址RAM(DARAM)和單尋址RAM(SARAM)，分別也可稱為雙口RAM和單口RAM。DARAM每個機器周期可被訪問兩次。TMS320C54x因具體器件不同，片內存儲器的類型或容量也有些差異。表2-6列出了幾種常用的TMS320C54x器件的存儲器容量。所有TMS320C54x芯片內都包含TMS320C54x有26個CPU寄存器和片內外設寄存器被映像在數(shù)據(jù)存儲空間，各類TMS320C54x存儲器的特征及組織和使用不同的片內存儲器塊將在下面詳細介紹。TMS320C54x有26個CPU寄表2-6TMS320C54x內部存儲器容量表2-6TMS320C54x內部存儲器容量2.4.1存儲器空間TMS320C54x采用改進的哈佛結構。存儲空間由三個獨立可選的存儲空間組成，這三個獨立可選的存儲空間包括64K字的程序存儲空間、64K字的數(shù)據(jù)存儲空間和64K字的I/O空間。片內或片外的ROM和RAM、外部的EPROM和EEPROM以及芯片中的存儲器映像寄存器包括在這三個空間中。2.4.1存儲器空間在TMS320C54x中，片內存儲器有DARAM、SARAM和ROM三種類型。它們通常配置在數(shù)據(jù)存儲空間，但也可以配置在程序存儲空間。片內ROM則一般配置在程序存儲空間，但一部分ROM也可以配置到數(shù)據(jù)存儲空間中。TMS320C54x的工作方式狀態(tài)寄存器PMST提供了三個控制位：MP/、OVLY和DROM，用于在存儲空間中配置片內存儲器。使用這三個控制位可以設置片內存儲器是否配置到存儲空間，并指定片內存儲器是配置到程序存儲空間還是數(shù)據(jù)存儲空間。在TMS320C54x中，片內存儲器●MP/：微處理器/微型計算機工作方式位。當MP/=0時，允許片內ROM配置到程序存儲空間；當MP/=1時，禁止片內ROM配置到程序存儲空間?！馩VLY：RAM重疊位。當OVLY=1時，片內ROM配置到程序和數(shù)據(jù)存儲空間；當OVLY=0時，片內RAM僅配置到數(shù)據(jù)存儲空間?！馜ROM：數(shù)據(jù)ROM位。當DROM=1時，片內ROM配置到程序和數(shù)據(jù)存儲空間。當DROM=0時，禁止ROM配置到數(shù)據(jù)存儲空間。DROM的用法與MP/的狀態(tài)無關?！馦P/：微處理器/微型計算機工作方式位。圖2-8～圖2-12是TMS320C54x芯片數(shù)據(jù)和程序存儲空間的配置圖，從中也可以看到上述三個控制位與內存儲器的關系。圖2-8～圖2-12是TMS320C圖2-8TMS320C541存儲器圖圖2-8TMS320C541存儲器圖圖2-9TMS320C543存儲器圖圖2-9TMS320C543存儲器圖圖2-10TMS320C545存儲器圖圖2-10TMS320C545存儲器圖圖2-11TMS320C548存儲器圖圖2-11TMS320C548存儲器圖圖2-12TMS320C5402存儲器圖圖2-12TMS320C5402存儲器圖2.4.2程序存儲器TMS320C54x可以尋址64K字的程序存儲空間。(TMS320C548、TMS320C549、TMS320C5410、TMS320C5402和TMS320C5420可以擴展到8M字。)TMS320C54x的片內ROM、片內雙尋址RAM(DARAM)和片內單尋址RAM(SARAM)可以通過軟件配置到程序存儲空間中。如果片內存儲器配置到程序存儲器中，則芯片在訪問程序存儲器時會自動訪問這些存儲單元。當PAGEN產生了一個不在片內存儲器的地址時，會自動使用一個外部總線操作。表2-7是TMS320C54x系列芯片的片內存儲器配置。2.4.2程序存儲器表2-7TSM320C54x芯片片內程序存儲器配置(單位：K字)表2-7TSM320C54x芯片片內程序存儲器配置(單1．程序存儲器配置MP/和OVLY位決定片內存儲器是否配置到程序存儲空間。復位時，MP/引腳上的邏輯電平將設置PMST寄存器的MP/位。MP/引腳在復位時有效。復位后，PMST寄存器的MP/位決定芯片的工作方式，直到下一次復位。下面以TMS320C541芯片(如圖2-8所示)為例，介紹TMS320C54x器件的地址映像與程序存儲器的分配。圖2-13給出了在兩種情況下，兩個控制位對程序存儲器配置的影響。1．程序存儲器配置圖2-13TMS320C541程序存儲器配置圖圖2-13TMS320C541程序存儲器配置圖當MP/=1，OVLY=0時，TMS320C541工作在微處理器模式下，片內ROM、片內RAM不安排到程序存儲空間。當MP/=0，OVLY=1時，TMS320C541工作在微型計算機模式下，片內28K字ROM(9000H～FF7FH)、片內復位和中斷向量(FF80H～FFFFH)可作為程序存儲器；片內5K字DARAM可作為程序存儲器。當MP/=1，OVLY2．片內ROM的組織為了提高芯片的性能，對片內的ROM按照塊的方式組織，如圖2-14所示。這樣，可以在一個塊中取指的同時不會影響在另一個塊中讀取操作數(shù)。2．片內ROM的組織圖2-14TMS320C54x的片內ROM的組織圖2-14TMS320C54x的片內ROM的組織3．片內ROM在程序存儲空間中的地址配置當芯片復位時，復位、中斷向量分配在FF80H開始的程序存儲空間中，然而，TMS320C54x的中斷矢量表可以重定位到任意一個128字的邊界上去，這就很容易將中斷矢量表從引導ROM中移出來，然后再根據(jù)存儲器圖安排。在片內ROM中，有128個字用于保存檢測設備的目的，應用程序不要寫到這段存儲器中(FF00H～FF7FH)。3．片內ROM在程序存儲空間中的地4．片內ROM的內容和配置TMS320C54x的片內ROM的容量有大有小，大的ROM(24K、28K或48K字)可把用戶的程序代碼寫進去；小的ROM(高2K字)由TI公司定義。根據(jù)不同的型號，TMS320C54x的2K字程序空間中包含以下內容：4．片內ROM的內容和配置●自舉加載程序：完成串行口、外部存儲器、I/O口或并行口BOOT-LOAD功能的程序代碼；●256字的μ率擴展表；●256字的A率擴展表；●256字的正弦表；●中斷向量表。圖2-15是片內ROM中包含上述各種內容的總結。當MP/＝0時，F(xiàn)F80H～FFFFH配置成片內ROM。

●自舉加載程序：完成串行口、外部存圖2-15片內ROM程序存儲器圖圖2-15片內ROM程序存儲器圖5．擴展程序存儲器TMS320C548/549/5402/5410/5420采用分頁技術，可以將程序存儲空間擴展為8M字。因此，這些芯片提供了一些增強的特性：