第4.1組合邏輯電路分析與設(shè)計(jì)

第四章

組合邏輯電路

組合邏輯電路的分析與設(shè)計(jì)24.1概述4.2組合邏輯電路的分析4.3組合邏輯電路的設(shè)計(jì)4.1概述一、組合邏輯電路的特點(diǎn)從功能上

從電路結(jié)構(gòu)上任意時(shí)刻的輸出僅取決于該時(shí)刻的輸入不含記憶（存儲(chǔ)）元件二、邏輯功能的描述組合邏輯

電路組合邏輯電路的框圖4.2組合邏輯電路的分析數(shù)字電路就結(jié)構(gòu)和工作原理而言，可分為組合邏輯電路時(shí)序邏輯電路—無記憶元件—有記憶元件定義：任意時(shí)刻的輸出狀態(tài)只決定于該時(shí)刻的輸入狀態(tài)，而與從前的狀態(tài)無關(guān)。組合邏輯電路X1X2X3:XnZ1Z2Z3:ZmZ1=f1(X1,X2,…Xn）Z2=f2(X1,X2,…Xn）Zm=fm(X1,X2,…Xn）它們之間的關(guān)系是：……1、概述：

根據(jù)邏輯圖，寫出邏輯函數(shù)的表達(dá)式，然后列出真值表，經(jīng)卡諾圖化簡變換后，得知電路功能。這個(gè)過程就是組合邏輯電路的分析。1、概述4.2組合邏輯電路的分析分析的目的：是為了確定電路的的邏輯功能。(1)由邏輯圖寫出各輸出端的邏輯表達(dá)式；(2)化簡和變換各邏輯表達(dá)式；(3)列出真值表；(4)根據(jù)真值表和邏輯表達(dá)式對(duì)邏輯電路進(jìn)行分析，最后確定其功能。2.組合邏輯電路的分析步驟：化簡得出結(jié)論（邏輯功能）。邏輯電路圖寫出邏輯表達(dá)式分析方法：4.2組合邏輯電路的分析

例4.1試分析圖4.2所示電路的邏輯功能。解：（1）這里可以采用逐級(jí)寫出邏輯表達(dá)式的方法。由于所以（2）列真值表，如表3.1所列。（3）分析邏輯功能由真值表可以看出，當(dāng)A、B相同時(shí)，輸出為1，否則輸出為0。因此這是一個(gè)同或功能電路。

例4.2分析圖4.3所示電路的邏輯功能。解：（1）寫邏輯表達(dá)式。

（2）化簡(或)

（3）由化簡后的表達(dá)式列出真值表如表4.2所列。

（4）分析邏輯功能由真值表可知，只要A、B、C的取值不一樣，輸出Y就為1；否則，當(dāng)A、B、C取值一樣時(shí)，Y為0。所以，這是一個(gè)三變量的非一致電路。例4.3試分析圖4.4所示電路的邏輯功能。解：（1）寫出圖4.4的邏輯表達(dá)式。

Y=A

B

C

D

（2）由邏輯表達(dá)式得真值表如表4.3所列。表4.3例4.3真值表

ABCDYABCDY00000100010001110010001011010000110101110100111000010101101101100111010111111110

（3）分析邏輯功能由真值表可知，當(dāng)4個(gè)輸入變量中有奇數(shù)個(gè)1時(shí)，輸出為1；否則，輸入變量中有偶數(shù)個(gè)1時(shí)，輸出為0，這樣根據(jù)輸出結(jié)果就可以校驗(yàn)輸入1的個(gè)數(shù)是否為奇數(shù)，因此圖4.3所示電路是一個(gè)4輸入變量的奇校驗(yàn)電路。4.3組合邏輯電路的設(shè)計(jì)組合電路的設(shè)計(jì)與分析過程相反，它是根據(jù)已知的邏輯問題，首先列出真值表，然后求出邏輯函數(shù)的最簡表達(dá)式，繼而畫出邏輯圖。 組合電路的設(shè)計(jì)通常以電路簡單、所用器件最少為目標(biāo)。用公式法和卡諾圖法化簡邏輯函數(shù)，就是為了獲得最簡表達(dá)式，以便使用最少的門電路組合成邏輯電路。但是由于在設(shè)計(jì)中普遍采用中、小規(guī)模集成電路，一片集成電路包括幾個(gè)至幾十個(gè)同一類型的門電路，因此應(yīng)根據(jù)具體情況組合電路的設(shè)計(jì)可遵循以下步驟：（1）設(shè)定輸入、輸出變量并進(jìn)行邏輯賦值；（2）根據(jù)功能要求列出真值表；（3）根據(jù)真值表寫出邏輯表達(dá)式并化成最簡；（4）根據(jù)最簡表達(dá)式畫出邏輯圖。

134.3組合邏輯電路的設(shè)計(jì)1.組合邏輯電路的設(shè)計(jì)步驟原則：最簡（要求所用器件的種類和數(shù)量都盡可能少，且器件之間的連線也最少)。根據(jù)題意列真值表邏輯式化簡卡諾圖化簡畫邏輯電路圖寫最簡邏輯式例4.1設(shè)計(jì)一個(gè)三人表決電路，要求實(shí)現(xiàn)：大多數(shù)人同意時(shí)，結(jié)果才能通過。解：（1）設(shè)定變量用A、B、C表示三個(gè)人，即輸入變量；用Y代表結(jié)果，即輸出變量。且采用正邏輯賦值，A、B、C為1表示同意，為0表示不同意；Y為1表示結(jié)果通過，為0表示不通過。

（2）根據(jù)題目要求列真值表，如表所列。（3）由真值表寫出邏輯表達(dá)式并化簡（4）畫邏輯圖若用與非門實(shí)現(xiàn)，則先求最簡與非-與非表達(dá)式邏輯圖如圖4.5所示。16某董事會(huì)有一位董事長和三位董事，就某項(xiàng)議題進(jìn)行表決，當(dāng)滿足以下條件時(shí)決議通過：有三人或三人以上同意；或者有兩人同意，但其中一人必須是董事長。試用兩輸入與非門設(shè)計(jì)滿足上述要求的表決電路。例3

解1)邏輯抽象。2)列出真值表；3)畫出卡諾圖，求輸出L的表達(dá)式；

假設(shè)：用變量A、B、C、D表示輸入，A代表董事長，B、C、D代表董事，1表示同意，0表示不同意；用L表示輸出，L＝1，代表決議通過，L＝0，代表不通過。4)畫出由與非門組成的邏輯電路。2.設(shè)計(jì)舉例17L=AB+AC+AD+BCD輸入出ABCDL00000001001000110100010101100111輸入出ABCDL10001001101010111100110111101111011111112)列出真值表3)畫出輸出L的卡諾圖并化簡得BCDABAD4)畫出由與非門組成的邏輯電路。0000000118L=AB+AC+AD+BCD4)畫出由與非門組成的邏輯電路。

例4.2設(shè)計(jì)一個(gè)代碼轉(zhuǎn)換電路，要求將三位二進(jìn)制碼轉(zhuǎn)換成循環(huán)碼，用與非門和反相器實(shí)現(xiàn)。解：（1）設(shè)定變量用A2、A1、A0代表三位二進(jìn)制碼，即輸入變量；用Y2、Y1、Y0代表三位循環(huán)碼，即輸出變量。（2）列出真值表，如表4.5所列。（3）用卡諾圖化簡，如圖4.6所示，求輸出函數(shù)的最簡表達(dá)式，可得：

（4）將輸出表達(dá)式轉(zhuǎn)換成與非-與非式

（5）畫邏輯圖，如圖所示。21設(shè)計(jì)舉例

試用與非門和反相器設(shè)計(jì)一個(gè)優(yōu)先排隊(duì)電路?；疖囉刑乜臁⒅笨旌吐?。它們進(jìn)出站的優(yōu)先次序是：特快、直快、慢車，同一時(shí)刻只能有一列車進(jìn)出。解：例3

當(dāng)特快A=1時(shí)，無論直快B，慢車C為何值，LA=1，LB=LC=0；當(dāng)直快B=1，且A=0時(shí)，無論C為何值，LB=1，LA

=LC=0；當(dāng)慢車C=1，且A=B=0時(shí)，LC=1，LA=LB=0。3）根據(jù)題意，變換成與非形式ABC

LALBLC0000001××10001×010001001經(jīng)過邏輯抽象，可列真值表：2）寫出邏輯表達(dá)式。1）由題意進(jìn)行邏輯抽象。222.設(shè)計(jì)舉例

4）畫出邏輯電路圖。232.設(shè)計(jì)舉例例4

解1)邏輯抽象。2)列出真值表;

3)畫出卡諾圖,求輸出L；4)畫出邏輯電路。某工廠有A、B、C三臺(tái)設(shè)備，其中A和B的功率相等，C的功率是A的兩倍。這些設(shè)備由X和Y兩臺(tái)發(fā)電機(jī)供電，發(fā)電機(jī)X的最大輸出功率等于A的功率，發(fā)電機(jī)Y的最大輸出