基于FPGA的乒乓球游戲機控制器設計畢業(yè)設計

基于FPGA的乒乓球游戲機控制器設計畢業(yè)設計(論文)基于FPGA的乒乓球游戲機設計摘要Verilog是甚高速集成電路硬件描述語言。目前,verilog已成為許多設計自動化工具普遍采用的標準化硬件描述語言。verilog語言功能性強,覆蓋面廣,靈活性高,具有很好的實用性。本文設計一個基于verilog的乒乓游戲機,乒乓游戲機由狀態(tài)機、記分器、譯碼顯示器與按鍵去抖等局部所組成。通過對各局部編寫verilog程序,然后進行編譯、仿真、邏輯綜合、邏輯適配,最后進行編程下載,并且通過EDA實驗箱的驗證,實現(xiàn)乒乓游戲機的根本功能。關鍵詞:verilog;EDA;乒乓游戲機AbstractVERILOGishighspeedIChardwaredescribelanguage.VERILOGalreadybecomesthelanguageofnormalizinghardwaredescribethatalotofdesignautomationimplementadoptscommonlyatpresent.TheVERILOGlanguagefunctionisstrong.Thefacecoveringisbroad,flexibilityhighandhavetheverygoodpragmatism.OnemainbodyofthebookisdesignedwaitsforwhatpartgroupisaccomplishedowingtothatVERILOGtabletennisgamemachine,tabletennisgamemachinegototremblefromstatemachine,marker,decodingdisplayandbutton.BycompilingandcomposingVERILOGproceduretoeverypart,thencompiling,simulate,logicsynthesis,logicfitting.Carryoutprogrammingtimebeloadedwithfinally.ThenverificationandbyGW48typeEDAexperimentbox,realizetabletennisgamemachine’sfundamentalfunction.Keywords:VERILOG:EDA;Tabletennisgamemachine目錄1緒論 01.1課題的背景和意義 01.2國內(nèi)外研究現(xiàn)狀 21.3本論文的主要內(nèi)容 32QuartusII與Modelsim軟件簡介 42.1QuartusII簡介 42.2Modelsim簡介 53方案選擇與系統(tǒng)總體設計 73.1整體方案的選擇 73.1.1設計任務與要求 73.1.2設計的原理和方法 83.1.3芯片的選擇 93.2系統(tǒng)總體設計 93.2.1乒乓游戲機的組成示意圖 93.2.2本系統(tǒng)的邏輯分框圖 104系統(tǒng)各局部電路的詳細設計 114.1七段數(shù)碼管顯示譯碼電路 114.2按鍵去抖電路 124.3狀態(tài)機設計 124.3.1狀態(tài)機的6種狀態(tài)及狀態(tài)轉移 12狀態(tài)機/球臺控制電路 144.4記分器設計 165系統(tǒng)的整體綜合與仿真 175.1頂層文件設計 175.2系統(tǒng)程序框圖: 185.3整個系統(tǒng)的綜合與仿真 195.3.1電路符號 195.3.2系統(tǒng)仿真 196系統(tǒng)的運行與仿真過程 216.1系統(tǒng)程序的編譯 216.2系統(tǒng)的仿真 23結論 25謝辭 26參考文獻 27附錄 281緒論隨著人們的物質生活越來越好了,人們開始對娛樂生活有了新的要求,特別是進入新世紀以來各種電子產(chǎn)品的不斷出現(xiàn),更是促進了我國電子行業(yè)的開展,為此,能夠推出一款新的游戲產(chǎn)品是非常有前景的,本設計正是考慮了當前的社會現(xiàn)狀,想設計出一款“乒乓球〞游戲機,以往可能有過這方面的設計出現(xiàn)過,但是那些大多數(shù)都是采用的單片機等來實現(xiàn)的,本設計將采用最新的FPGA技術對“乒乓球〞游戲機進行實現(xiàn)。日常娛樂生活中,智能化的娛樂產(chǎn)品非常流行。FPGA具有功能強、可靠性高、使用方便、體積小及重量輕等優(yōu)點。國外已廣泛應用于自動化控制的各個領域。近年來,國內(nèi)的FPGA技術與產(chǎn)品開發(fā)應用方面的開展也很快,各種電子產(chǎn)品已越來越多地采用FPGA控制系統(tǒng)且性價比高。本文從實用的角度以Altera公司的EP2C35F484I8芯片為核心設計了一種智能“乒乓球〞游戲機。實踐證明,該游戲機運行狀況穩(wěn)定、可靠,滿足了智能化要求。隨著社會的進步和工業(yè)技術的開展,在電子線路設計領域中,設計自動化工具已經(jīng)逐步為設計者所接受,成為主要的設計手段。目前,VERILOG已成為許多設計自動化工具普遍采用的標準化硬件描述語言,掌握VERILOG語言,用VERILOG語言設計電子線路,是電子線路設計者必須掌握的根本技能。VERILOG支持數(shù)字電路的開發(fā)環(huán)境,VERILOG也支持各種設計方法:自頂向下、自底向上或混合的方法[1]。VERILOG語言功能性強,覆蓋面大,靈活性高,具有很好的實用性[2]。本文設計一個基于VERILOG的乒乓游戲機,乒乓游戲機是由5個發(fā)光二極管代表乒乓球臺,中間的發(fā)光二極管兼作球網(wǎng),用點亮的發(fā)光二極管按一定方向移動來表示球的運動。在游戲機的兩側各設置兩個開關,甲乙二人按乒乓球比賽規(guī)那么來操作開關。本設計由譯碼顯示器、記分器、狀態(tài)機/球臺控制器與按鍵去抖等局部組成。本設計是用實驗箱進行模擬乒乓機,用發(fā)光二極管代表乒乓球臺,最中間的發(fā)光二極管作球網(wǎng),用點亮的發(fā)光二極管按一定方向移動來表示球的運動,用按鈕設置發(fā)球和接球開關。本論文的主要內(nèi)容是設計一個基于FPGA的“乒乓球〞游戲機,在廣泛收集相關資料的根底上,對“乒乓球〞游戲機進行了深入的研究,利用現(xiàn)場可編程門陣列FPGA完本錢次設計。整個系統(tǒng)以ALtera公司的EP2C35芯片為核心,采用verilogHDL語言進行開發(fā),配置了相應的輸入、信號處理及顯示電路,并進行仿真及驗證。本論文各章的內(nèi)容如下:第一章介紹了“乒乓球〞游戲機設計的背景及意義,并簡單的的闡述了目前國內(nèi)外在這方面的開展現(xiàn)狀。第二章介紹了QuartusII軟件以及Modelsim軟件的使用和特點。第三章介紹了對于系統(tǒng)的整體設計以及相關的設計任務和設計要求,并簡單的分析了整個系統(tǒng)的設計流程和方法。第四章主要是介紹在整個“乒乓球〞游戲機系統(tǒng)中各個模塊的工作原理及過程。第五章主要是對系統(tǒng)進行原理圖的設計和對整個系統(tǒng)的仿真。第六章主要是對整個的設計過程和仿真的的過程做一個簡單的描述。2QuartusII與Modelsim軟件簡介2.1QuartusII簡介QuartusII是Altera公司的綜合性PLD開發(fā)軟件,支持原理圖、VHDL、VerilogHDL以及AHDL(AlteraHardwareDescriptionLanguage)等多種設計輸入形式,內(nèi)嵌自有的綜合器以及仿真器,可以完成從設計輸入到硬件配置的完整PLD設計流程。QuartusII可以在XP、Linux以及Unix上使用,除了可以使用Tcl腳本完成設計流程外,提供了完善的用戶圖形界面設計方式。具有運行速度快,界面統(tǒng)一,功能集中,易學易用等特點。QuartusII支持Altera的IP核,包含了LPM/MegaFunction宏功能模塊庫,使用戶可以充分利用成熟的模塊,簡化了設計的復雜性、加快了設計速度。對第三方EDA工具的良好支持也使用戶可以在設計流程的各個階段使用熟悉的第三方EDA工具。此外,QuartusII通過和DSPBuilder工具與Matlab/Simulink相結合,可以方便地實現(xiàn)各種DSP應用系統(tǒng);支持Altera的片上可編程系統(tǒng)(SOPC)開發(fā),集系統(tǒng)級設計、嵌入式軟件開發(fā)、可編程邏輯設計于一體,是一種綜合性的開發(fā)平臺。plusII作為Altera的上一代PLD設計軟件,由于其出色的易用性而得到了廣泛的應用。目前Altera已經(jīng)停止了對plusII的更新支持,QuartusII與之相比不僅僅是支持器件類型的豐富和圖形界面的改變。Altera在QuartusII中包含了許多諸如SignalTapII、ChipEditor和RTLViewer的設計輔助工具,集成了SOPC和HardCopy設計流程,并且繼承了plusII友好的圖形界面及簡便的使用方法。AlteraQuartusII作為一種可編程邏輯的設計環(huán)境,由于其強大的設計能力和直觀易用的接口,越來越受到數(shù)字系統(tǒng)設計者的歡送。Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件,它能提供友好的仿真環(huán)境,是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術、Tcl/Tk技術、和單一內(nèi)核仿真技術,編譯仿真速度快,編譯的代碼與平臺無關,便于保護IP核,個性化的圖形界面和用戶接口,為用戶加快調(diào)錯提供強有力的手段,是FPGA/ASIC設計的首選仿真軟件。主要特點:?RTL和門級優(yōu)化,本地編譯結構,編譯仿真速度快,跨平臺跨版本仿真;?單內(nèi)核VHDL和Verilog混合仿真;?源代碼模版和助手,工程管理;?集成了性能分析、波形比擬、代碼覆蓋、數(shù)據(jù)流ChaseX、SignalSpy、虛擬對象VirtualObject、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調(diào)試功能;?C和Tcl/Tk接口,C調(diào)試;?對SystemC的直接支持,和HDL任意混合?支持SystemVerilog的設計功能;?對系統(tǒng)級描述語言的最全面支持,SystemVerilog,SystemC,PSL;?ASICSignoff。ModelSim分幾種不同的版本:SE、PE、LE和OEM,其中SE是最高級的版本,而集成在Actel、Atmel、Altera、Xilinx以及Lattice等FPGA廠商設計工具中的均是其OEM版本。SE版和OEM版在功能和性能方面有較大差異,比方對于大家都關心的仿真速度問題,以Xilinx公司提供的OEM版本ModelSimXE為例,對于代碼少于40000行的設計,ModelSimSE比ModelSimXE要快10倍;對于代碼超過40000行的設計,ModelSimSE要比ModelSimXE快近40倍。ModelSimSE支持PC、UNIX和LINUX混合平臺;提供全面完善以及高性能的驗證功能;全面支持業(yè)界廣泛的標準;MentorGraphics公司提供業(yè)界最好的技術支持與效勞。3方案選擇與系統(tǒng)總體設計本課題將采用Altera公司的EP2C35F484I8芯片進行基于FPGA的“乒乓球〞游戲機設計。設計一個乒乓球游戲機,模擬乒乓球比賽根本過程和規(guī)那么,并能自動裁判和計分。具體要求如下:使用乒乓球游戲機的甲,乙雙方各在不同的位置發(fā)球或擊球。乒乓球的位置和移動方向可由LED顯示燈和一次點亮的方向決定,球的移動速度設為0.5s移動1位。使用者可按乒乓球的位置發(fā)出相應的動作,提前擊球或出界均判失分。乒乓球游戲機是用5個發(fā)光二極管代表乒乓球臺,中間發(fā)光二極管兼作乒乓球網(wǎng),用點亮的發(fā)光二極管按一定的方向移動來表示球的運動。另外設置發(fā)球開關Af,Bf以及接球開關Aj,Bj。利用7段數(shù)碼管作為記分牌。甲乙雙方按乒乓球比賽規(guī)那么來操作開關。當甲方按動發(fā)球開關af時,靠近甲方的第一個燈亮,然后按順序向乙方移動;當球過網(wǎng)后,乙方可以接球,接球后燈反方向移動,雙方繼續(xù)比賽;如果一方提前擊球或未擊球,那么判失分,對方加分。重新發(fā)球后繼續(xù)比賽。本設計主要的設計方法是采用文本編輯法,利用verilogHDL語言描述乒乓球游戲機,并進行綜合和仿真。圖3.1系統(tǒng)設計流程圖在這次設計中選用的FPGA芯片是Altera公司的Cyclone(颶風)系列的芯片,型號為:EP2C35。它是基于1.5V的,采用0.13um全銅SRAM工藝、TQFP封裝,有5980個邏輯單元,2個鎖相環(huán),20個M4KRAM塊,其中每個RAM為4kbit,可以另加一位奇偶校驗位。圖3.2乒乓球游戲機組成示意圖本設計中的乒乓游戲機是由5個發(fā)光二極管代表乒乓球臺,中間的發(fā)光二極管兼作球網(wǎng),用點亮的發(fā)光二極管按一定方向移動來表示球的運動。在游戲機的兩側各設置兩個開關,一個是發(fā)球開關af、bf;另一個是擊球開關aj、bj。甲乙二人按乒乓球比賽規(guī)那么來操作開關。當甲方按動發(fā)球開關af時,靠近甲方的第一個發(fā)光二極管亮,然后發(fā)光二極管由甲向乙依次點亮,代表乒乓球的移動。當球過網(wǎng)后按設計者規(guī)定的球位,乙方就可以擊球。假設乙方提前擊球或沒有擊中球,那么判乙方失分,甲方的記分牌自動加一分。然后重新發(fā)球,比賽繼續(xù)進行。比賽一直要進行到一方記分牌到達21分,該局才結束。本設計由譯碼顯示器、按鍵去抖、狀態(tài)機/球臺控制器和記分器等局部所組成。圖3.2系統(tǒng)邏輯分框圖4系統(tǒng)各局部電路的詳細設計圖4.1譯碼顯示電路符號七段數(shù)碼是純組合電路,通常的小規(guī)模專用IC,如74或4000系列的器件只能作十進制BCD碼譯碼,然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運算都是2進制的,所以輸出表達都是16進制的,為了滿足16進制數(shù)的譯碼顯示,最方便的方法就是利用VHDL譯碼程序在FPGA或CPLD中實現(xiàn)。七段數(shù)碼管分為共陰極和共陽極兩種[8]。簡而言之,對共陰極來說,公共引腳要接地,想要點亮某段數(shù)碼管,就在相應的引腳加上高電平;對共陰極來說剛好相反,公共引腳提高電平,想要點亮某段數(shù)碼管,就在相應的引腳加上低電平[9]。七段BCD碼譯碼器的設計,輸出信號LED7S的7位分別接如圖4所示數(shù)碼管的七個段,高位在左,低位在右[9]。例如當LED7S輸出為“1101101〞時,數(shù)碼管的7個段:g、f、e、d、c、b、a分別接1、1、0、1、1、0、1,接有高電平的段發(fā)亮,于是數(shù)碼管顯示“5〞。帶使能信號EN的譯碼電路的verilog程序中,EN為高電平時,譯碼器正常工作;EN為低電平時,譯碼器輸出0000000,表示數(shù)碼管無顯示。用選擇信號賦值語句描述,將綜合成組合邏輯電路。圖4.2按鍵電路符號鍵盤的按鍵閉合與釋放瞬間,輸入的信號會有毛刺。如果不進行消抖處理,系統(tǒng)會將這些毛刺誤以為是用戶的另一次輸入,導致系統(tǒng)的誤操作。防抖電路有很多種,最簡單、最容易理解的就是計數(shù)法。其原理是對鍵值進行計數(shù),當某一鍵值保持一段時間不改變時(計數(shù)器到達一定值后),才確認它為有效值;否那么將其判為無效鍵值,重新對鍵值進行計算。本狀態(tài)機有6種狀態(tài),分別是WAITSTATE、ATOB、BTOA、ASCORE、BSCORE和FINALRESULT,其含義如下表所示:狀態(tài)機的6種狀態(tài)及含義:表4.1狀態(tài)機6種狀態(tài)表狀態(tài) 含義WAITSTATE 等待狀態(tài),等待A或B方開球ATOB 球從A向B方移動BTOA 球從B向A方移動ASCORE A得一分BSCORE B得一分FINALRESULT 比賽結束最終判分,在此狀態(tài)下需要按復位鍵,才能開始下一輪比賽結合上表從下列圖中很清楚地看出乒乓游戲機比賽過程中球的移動情況,及加分方法,還可以初步了解到本狀態(tài)機設計的根本思路:圖4.3乒乓游戲機狀態(tài)轉移圖狀態(tài)機是種很重要的時序電路,也是本設計的核心部件。狀態(tài)機屬于時序電路范疇,實現(xiàn)一個控制功能更為方便,并提高了控制速度。本次設計中狀態(tài)機的符號如下列圖所示:圖4.4狀態(tài)機、球臺控制電路符號在本設計中,狀態(tài)機用兩個信號表示狀態(tài):STATE表示當前狀態(tài),TABLESTATE表示下一個狀態(tài)。此狀態(tài)機由兩個進程構成,狀態(tài)機的輸入/輸出引腳的作用如下表所示。其中SCOREAL[3..0]、SCOREAH[3..0]、SCOREBL[3..0]、SCOREBH[3..0]用七段BCD碼譯碼器顯示得分情況,而SCOREA、SCOREB用二進制進行加分,由記分器反應回來。輸入/輸出引腳的作用:表4.2輸入輸出引腳表引腳 作用CLK 所需時鐘可由系統(tǒng)時鐘分頻得到。此時時鐘決定了球移動的速度,可根據(jù)實際需要調(diào)整。RESET 復位鍵,比賽重新開始,記分器清0af、bf A和B雙方的開始的開球鍵aj,bj A和B雙方的擊球鍵可以將其與開球鍵合并CLEAR將記分器清0給記分器的控制信號INCREASEA、INCREASEB 分別為A、B雙方的加分信號給記分器的控制信號SCOREAL[3..0]SCOREAH[3..0]SCOREBL[3..0]SCOREBH[3..0]SCOREA、SCOREB A、B雙方的分數(shù)由記分器給出LIGHT[4..0] 接5個發(fā)光二極管AWIN、BWIN 分別接發(fā)光二極管,表示A或B方勝出圖4.5計分器電路符號記分器元件符號如上圖所示,本設計中記分器比擬簡單,只須根據(jù)狀態(tài)機給出的兩個信號(INCREASEA和INCREASEB)對六個分數(shù)(SCOREAL、SCOREAH和SCOREBL、SCOREBH、SCOREA、SCOREB)進行操作。5系統(tǒng)的整體綜合與仿真“乒乓球〞游戲機系統(tǒng)主要由譯碼電路,按鍵去抖電路,狀態(tài)機/球臺控制電路等構成,下列圖為系統(tǒng)的頂層文件設計原理圖: 圖5.1頂層文件設計原理圖5.2系統(tǒng)程序框圖:系統(tǒng)的程序框圖如下列圖所示,程序清單見附錄:5.3.1電路符號乒乓球游戲機的電路符號如下列圖所示。輸入信號:系統(tǒng)時鐘clk1khz(輸入1KHZ的時鐘信號);系統(tǒng)復位端rst;甲方發(fā)球af;乙方發(fā)球bf;甲方擊球aj;乙方擊球bj;輸出信號:5個LED顯示模塊shift[4…0];數(shù)碼管地址選擇信號scan[3…0];7段顯示控制信號seg7[6..0]。圖5.3系統(tǒng)電路符號5.3.2系統(tǒng)仿真由于本系統(tǒng)的狀態(tài)情況比擬的多,下面就幾種典型的情況進行系統(tǒng)的綜合和仿真:1、甲方發(fā)球后乙方提前擊球,同時甲方得分:下列圖為仿真的結果圖,觀察波形可知,球的移動方向為從左到右,乙提前擊球后a_core加1,即甲方得分。圖5.4仿真結果圖2、甲方發(fā)球后,乙方在過網(wǎng)后擊球:此情況的功能仿真結果如下列圖所示,觀察波形可知,乙接到球后,球的運動方向變?yōu)閺挠业阶?。圖5.5仿真結果圖3、甲方發(fā)球后,乙方?jīng)]有擊球:此情況的功能仿真結果圖如下列圖所示,觀察波形可知,乙沒有接球,那么甲方加分。圖5.6仿真結果圖6系統(tǒng)的運行與仿真過程1、運行新建工程向導,新建一個工程,選擇之前創(chuàng)立好的文件夾,用來存放該工程的文件,如圖6.1所示:2、該步驟主要是為以后的仿真做準備,如圖6.2所示選擇仿真軟件為modelsim,編程語言為verilogHDL。3、創(chuàng)立完工程之后接著再新建一個verilogHDLfile用來編輯之前設計好的程序,再編輯區(qū)輸入設計好的程序之后,點擊編譯按鈕開始編譯文件,通過不斷的調(diào)試修改直到編譯成功為止,如圖6.3所示:6.2系統(tǒng)的仿真1、點擊進入仿真軟件modelsim之后,點擊如圖6.4所示的按鈕,找到之前準備好的文件,開始編譯,觀察信息區(qū),直到編譯成功為止。2、在work庫中找到編譯成功的文件zhouyou,雙擊準備開始仿真,如圖6.5所示:3、如圖6.6所示開始給定各個變量的初始值,以及所需的時鐘信號根據(jù)自己的需要和仿真的方便性考慮時鐘的大小.4、給定完時鐘信號和各個變量的初始值之后,開始點擊進入仿真界面,運行開始仿真,具體的步驟如圖6.7所示:結論本文進行乒乓游戲機軟件設計,并用EDA實驗箱進行驗證,目標芯片是Altera公司CycloneII系列的EP2C35F484I8,本設計由狀態(tài)機/球臺控制器、記分器、譯碼顯示器、按鍵去抖等模塊組成。通過實驗箱模擬乒乓球游戲機,用發(fā)光二極管代表乒乓球臺,最中間的發(fā)光二極管作球網(wǎng),用點亮的發(fā)光二極管按一定方向移動來表示球的運動,用按鈕設置發(fā)球和接球開關。最終實現(xiàn)乒乓機能模擬乒乓球比賽的根本過程和規(guī)那么,并能自動裁判和記分。本設計用了16個發(fā)光二極管當乒乓球臺。本設計可以再改良一下,把指示勝利2個發(fā)光二極管用數(shù)碼管來代替,這樣不僅可以完成之前的功能,而且可以顯示比賽的局數(shù)。通過幾個月的努力,根本完成了畢業(yè)設計任務書所要求的內(nèi)容,而且在實驗箱上對大局部功能進行了仿真,取得了預期的結果,總之,通過自己的努力以及同學和老師的幫助,圓滿的完成了本次設計任務。謝辭通過兩個多月的畢業(yè)設計,我學習了怎樣運用FPGA設計乒乓球游戲機系統(tǒng)。非常感謝我的指導老師孫禾,在整個設計過程中一直耐心教導,認真負責,細心教誨,讓我領略到如何實現(xiàn)一個系統(tǒng)的設計,以及如何使用書本知識到實際應用上去。在很多細節(jié)上,孫老師的指導與教誨,讓人受益匪淺。感謝四年來測控技術與儀器專業(yè)各位老師的孜孜教誨和學校的細心培養(yǎng),讓我能有今天的進步,在今后的工作中發(fā)揮自己的價值。最后要感謝我身后的父親,母親,一直以來對我的信任和支持,有朝一日,希望可以回給他們同樣的愛。感謝遼寧科技學院四年的學習!參考文獻[1]邊計年.用VHDL設計電子線路[M].北京:清華出版社,2000:2.[2]黃任.VHDL入門?解惑?經(jīng)典實例?經(jīng)驗總結[M].北京:北京航天大學出版社,2005:3-5,115.[3]尹常永.EDA技術/電子設計實驗講義[M].西安:西安電子科技大學出版社,2004:3.[4]楊剛.現(xiàn)代電子技術?VHDL與數(shù)字系統(tǒng)設計[M].北京:電子工業(yè)出版社,2004:6.[5]甘歷.VHDL應用與開發(fā)實驗[M].北京:科學出版社,2003:4.[6]侯伯亨.VHDL硬件描述語言與數(shù)字邏輯電路設計[M].西安:西安電子科技大學出版社,1999:27.[7]潭會生,張昌凡.EDA技術及應用[M].西安:西安電子科技大學出版社,2004:81,233,256.[8]王振紅.VHDL數(shù)字電路設計與應用實踐教程[M].北京:機械工業(yè)出版社,2005:35,37.[9]李宜達.數(shù)字邏輯電路設計與實現(xiàn)[M].北京:科學出版社,2004:144.附錄1、系統(tǒng)程序:modulezhouyoushift,scan,seg7,clk1khz,rst,af,aj,bf,bj;output[4:0]shift;output[3:0]scan;output[6:0]seg7;inputclk1khz;inputaf;inputaj;inputbf;inputbj;inputrst;reg[4:0]shift;reg[3:0]scan;reg[6:0]seg7;regclk1_2hz;reg[3:0]a_score,b_score;reg[1:0]cnt;reg[3:0]data;reg[3:0]a_one,a_ten,b_one,b_ten;reg[7:0]count;rega,b;reg[4:0]shift_1;always@posedgeclk1khzbeginifcount'b1111_1010beginclk1_2hz~clk1_2hz;count0;endelsebegincountcount+1;endifcnt'b11begincnt'b00;endelsebegincntcnt+1;endendalways@posedgeclk1khzbeginifrstbegina_score0;b_score0;a0;b0;shift_10;endelsebeginif!a&&!b&&afbegina1;shift_1'b10000;endelseif!a&&!b&&bfbeginb1;shift_1'b00001;endelseifa&&!bbeginifshift_1'b00100beginifbjbegina_scorea_score+1;a0;b0;shift_1'b00000;endelsebeginshift_1[4:1]shift_1[4:1]1;endendelseifshift_1'b0begina_scorea_score+1;a0;b0;endelsebeginifbjbegina0;b1;endelsebeginshift_1[4:1]shift_1[4:1]1;endendendelseifb&&!abeginifshift_1'b00100&&shift_1!'b0beginifajbeginb_scoreb_score+1;a0;b0;shift_1'b00000;endelsebeginshift_1[3:0]shift_1[3:0]1;endendelseifshift_1'b0beginb_scoreb_score+1;a0;b0;endelsebeginifajbegina1;b0;endelsebeginshift_1[3:0]shift_1[3:0]1;endendendendshiftshift_1;ifa_score'b1011&&!rstbegina_scorea_score;b_scoreb_score;endifb_score'b1011&&!rstbegina_scorea_score;b_scoreb_score;endendalways@posedgeclk1khzbegincasea_score[3:0]'b0000:begina_one'b0000;a_ten'b0000;end'b0001:begina_one'b0001;a_ten'b0000;end'b0010:begina_one'b0010;a_ten'b0000;end'b0011:begina_one'b0011;a_ten'b0000;end'b0100:begina_one'b0100;a_ten'b0000;end'b0101:begina_one'b0101;a_ten'b0000;end'b0110:begina_one'b0110;a_ten'b0000;end'b0111:begina_one'b0111;a_ten'b0000;end'b1000:begina_one'b1000