集成電路設(shè)計-lab2-inverter-layout-課件

集成電路課程設(shè)計

大連理工大學(xué)電子與信息工程學(xué)院DalianUniversityoftechnology余雋講師Tel:8470618412/20/20221大連理工大學(xué)集成電路課程設(shè)計集成電路課程設(shè)計大連理工大學(xué)DalianUniversi回顧：IC全定制設(shè)計步驟CreateschematicCreateSymbolCreateaTestbenchSchematicSetUpandrunSimulationViewingWaveformsCreateLayoutDRCLVSPEX12/20/20222大連理工大學(xué)集成電路課程設(shè)計回顧：IC全定制設(shè)計步驟Createschematic12使用的Mentor軟件ICFlowICstudio—organizeandmaintainprojectdata.DesignArchitect-IC—Captureschematics,setupandcontrolsimulation.Eldo/Ezwave—Simulatedesignandtheassociatedwaveformviewingapplications.ICStation—LayoutIC.Calibre—VerifydesignincludingDRC,LVSandPEX.12/20/20223大連理工大學(xué)集成電路課程設(shè)計使用的Mentor軟件ICFlowICstudio—org全定制設(shè)計倒相器版圖目的：充分理解版圖設(shè)計的規(guī)則（DRC，LVS），熟練運用mentor的icstudio軟件和calibre軟件進行版圖設(shè)計與驗證。12/20/20224大連理工大學(xué)集成電路課程設(shè)計全定制設(shè)計倒相器版圖目的：充分理解版圖設(shè)計的規(guī)則（DRC，L根據(jù)drc文件及本次設(shè)計的要求，我們用到的工藝層如下：層名層號說明NWELL3N阱OD6薄氧，摻雜區(qū)POLYG17多晶硅PP25P+注入NP26N+注入CO30接觸孔M131第1層金屬VIA1511，2層金屬的過孔M232第2層金屬MET1TEXT131金屬1的端口標識12/20/20225大連理工大學(xué)集成電路課程設(shè)計根據(jù)drc文件及本次設(shè)計的要求，我們用到的工藝層如下：層名版圖的層次ndiffpolymet2contcontcontviaviamet1pdiffnwelloxide倒相器版圖設(shè)計12/20/20226大連理工大學(xué)集成電路課程設(shè)計版圖的層次ndiffpolymet2contcontcont12/20/20227大連理工大學(xué)集成電路課程設(shè)計12/19/20227大連理工大學(xué)集成電路課程設(shè)計1,Poly_M1_PP(命名可用下劃線)NewgrouppartsPoly_M1_PP12/20/20228大連理工大學(xué)集成電路課程設(shè)計1,Poly_M1_PP(命名可用下劃線)Newgrousetupgrid0.005調(diào)整工作區(qū)大小到能看見格點放大：滾輪上滾，或Ctrl-z縮?。簼L輪下滾，或Shift-z包括的層次：PolyG,CO,M1,PP12/20/20229大連理工大學(xué)集成電路課程設(shè)計setupgrid0.005包括的層次：12/1LayerpaletteCO(30)Addrectangle邊長0.1612/20/202210大連理工大學(xué)集成電路課程設(shè)計LayerpaletteCO(30)12/19/2M1比Cont大0.05Poly比cont大0.07PP比Poly大0.2(保證poly摻雜，電阻小)12/20/202211大連理工大學(xué)集成電路課程設(shè)計M1比Cont大0.0512/19/202211大連理工大學(xué)SaveToolscalibrerundrc12/20/202212大連理工大學(xué)集成電路課程設(shè)計Save12/19/202212大連理工大學(xué)集成電路課程設(shè)12/20/202213大連理工大學(xué)集成電路課程設(shè)計12/19/202213大連理工大學(xué)集成電路課程設(shè)計自動彈出calibre-DRCRCE（看結(jié)果的窗口）雙擊一個錯誤，查看和分析錯誤原因。面積錯誤在本例中忽略。12/20/202214大連理工大學(xué)集成電路課程設(shè)計自動彈出calibre-DRCRCE（看結(jié)果的窗口）12/常見錯誤：距離過小。將在layout圖中高亮顯示。修改：移動邊緣：注意layout窗口下方Mouse:L:fullselection按鍵F4后Mouse:L:partialselection做標尺后移動邊緣.再按F4回到fullselection.修改后存盤再做DRC。同意overwrite。通過DRC后，關(guān)閉視圖。12/20/202215大連理工大學(xué)集成電路課程設(shè)計常見錯誤：距離過小。將在layout圖中高亮顯示。修改：122，Poly_M1_NPCopyPoly_M1_PPPasterenamePoly_M1_NP打開Poly_M1_NP的layout，將外面的PP層改為NP層：左鍵選中，快捷鍵q，改Layer完成后保存。可做DRC檢查。包括的層次：PolyG,CO,M1,PP12/20/202216大連理工大學(xué)集成電路課程設(shè)計2，Poly_M1_NPCopyPoly_M1_PP包括3，Pdiff_M1新建Pdiff_M1單元的layout視圖.作圖規(guī)則如下：CO:0.16M1:CO+0.05OD:CO+0.07PP:OD+0.07包括的層次：PP,OD,CO,M112/20/202217大連理工大學(xué)集成電路課程設(shè)計3，Pdiff_M1新建Pdiff_M1單元的layout修改某層的圖案或顏色12/20/202218大連理工大學(xué)集成電路課程設(shè)計修改某層的圖案或顏色12/19/202218大連理工大學(xué)集4，Ndiff_M1與Pdiff_M1類似，將PP改為NP包括的層次：NP,OD,CO,M112/20/202219大連理工大學(xué)集成電路課程設(shè)計4，Ndiff_M1與Pdiff_M1類似，將PP改為NP溝道長：0.13um;寬：0.15um完成后，save，DRC5，nmos80.18Shift-f0.212/20/202220大連理工大學(xué)集成電路課程設(shè)計溝道長：0.13um;寬：0.15um5，nmos溝道長：0.13um;寬：0.15um5，pmos與nmos類似，可復(fù)制nmos版圖進行修改選中要修改的兩個Ndiff_M1，按快捷鍵q，改cell為Pdiff_M1.選中外圈的NP，改為PP.注意：別忘了Nwell

!!!12/20/202221大連理工大學(xué)集成電路課程設(shè)計溝道長：0.13um;寬：0.15um5，pmosNwell必須超出有源區(qū)至少0.31um0.310.310.310.3112/20/202222大連理工大學(xué)集成電路課程設(shè)計Nwell必須超出有源區(qū)至少0.31um0.310.310.6、構(gòu)建myinverter版圖復(fù)制inverter單元，粘貼重命名為myinverter打開myinverter的版圖，將原來的圖刪除快捷鍵i，瀏覽放入自己做好的nmos和pmos12/20/202223大連理工大學(xué)集成電路課程設(shè)計6、構(gòu)建myinverter版圖復(fù)制inverter單元，粘在pmos上方放1行2列Ndiff_M1，并用Nwell與下面的pmos相連在nmos下方放1行2列Pdiff_M112/20/202224大連理工大學(xué)集成電路課程設(shè)計在pmos上方放1行2列Ndiff_M1，并用Nwell與下Poly_M1_PP接在pmos柵極下方Poly_M1_NP接在nmos柵極上方12/20/202225大連理工大學(xué)集成電路課程設(shè)計Poly_M1_PP接在pmos柵極下方12/19/2022用M1連接pmos和nmos的柵極：SetupObjectTemplatepaths12/20/202226大連理工大學(xué)集成電路課程設(shè)計用M1連接pmos和nmos的柵極：12/19/202226選M1層，Addpath，雙擊結(jié)束操作快捷鍵L，或者菜單addtext12/20/202227大連理工大學(xué)集成電路課程設(shè)計選M1層，Addpath，雙擊結(jié)束操作12/19/202完成inverter版圖，DRC檢查12/20/202228大連理工大學(xué)集成電路課程設(shè)計完成inverter版圖，DRC檢查12/19/202228LVS檢查ToolscalibrerunLVS12/20/202229大連理工大學(xué)集成電路課程設(shè)計LVS檢查ToolscalibrerunLVS12/112/20/202230大連理工大學(xué)集成電路課程設(shè)計12/19/202230大連理工大學(xué)集成電路課程設(shè)計12/20/202231大連理工大學(xué)集成電路課程設(shè)計12/19/202231大連理工大學(xué)集成電路課程設(shè)計12/20/202232大連理工大學(xué)集成電路課程設(shè)計12/19/202232大連理工大學(xué)集成電路課程設(shè)計12/20/202233大連理工大學(xué)集成電路課程設(shè)計12/19/202233大連理工大學(xué)集成電路課程設(shè)計12/20/202234大連理工大學(xué)集成電路課程設(shè)計12/19/202234大連理工大學(xué)集成電路課程設(shè)計12/20/202235大連理工大學(xué)集成電路課程設(shè)計12/19/202235大連理工大學(xué)集成電路課程設(shè)計12/20/202236大連理工大學(xué)集成電路課程設(shè)計12/19/202236大連理工大學(xué)集成電路課程設(shè)計12/20/202237大連理工大學(xué)集成電路課程設(shè)計12/19/202237大連理工大學(xué)集成電路課程設(shè)計練習(xí)：設(shè)計三輸入與非門原理圖仿真版圖DRCLVS12/20/202238大連理工大學(xué)集成電路課程設(shè)計練習(xí)：設(shè)計三輸入與非門12/19/202238大連理工大學(xué)集成電路課程設(shè)計

大連理工大學(xué)電子與信息工程學(xué)院DalianUniversityoftechnology余雋講師Tel:8470618412/20/202239大連理工大學(xué)集成電路課程設(shè)計集成電路課程設(shè)計大連理工大學(xué)DalianUniversi回顧：IC全定制設(shè)計步驟CreateschematicCreateSymbolCreateaTestbenchSchematicSetUpandrunSimulationViewingWaveformsCreateLayoutDRCLVSPEX12/20/202240大連理工大學(xué)集成電路課程設(shè)計回顧：IC全定制設(shè)計步驟Createschematic12使用的Mentor軟件ICFlowICstudio—organizeandmaintainprojectdata.DesignArchitect-IC—Captureschematics,setupandcontrolsimulation.Eldo/Ezwave—Simulatedesignandtheassociatedwaveformviewingapplications.ICStation—LayoutIC.Calibre—VerifydesignincludingDRC,LVSandPEX.12/20/202241大連理工大學(xué)集成電路課程設(shè)計使用的Mentor軟件ICFlowICstudio—org全定制設(shè)計倒相器版圖目的：充分理解版圖設(shè)計的規(guī)則（DRC，LVS），熟練運用mentor的icstudio軟件和calibre軟件進行版圖設(shè)計與驗證。12/20/202242大連理工大學(xué)集成電路課程設(shè)計全定制設(shè)計倒相器版圖目的：充分理解版圖設(shè)計的規(guī)則（DRC，L根據(jù)drc文件及本次設(shè)計的要求，我們用到的工藝層如下：層名層號說明NWELL3N阱OD6薄氧，摻雜區(qū)POLYG17多晶硅PP25P+注入NP26N+注入CO30接觸孔M131第1層金屬VIA1511，2層金屬的過孔M232第2層金屬MET1TEXT131金屬1的端口標識12/20/202243大連理工大學(xué)集成電路課程設(shè)計根據(jù)drc文件及本次設(shè)計的要求，我們用到的工藝層如下：層名版圖的層次ndiffpolymet2contcontcontviaviamet1pdiffnwelloxide倒相器版圖設(shè)計12/20/202244大連理工大學(xué)集成電路課程設(shè)計版圖的層次ndiffpolymet2contcontcont12/20/202245大連理工大學(xué)集成電路課程設(shè)計12/19/20227大連理工大學(xué)集成電路課程設(shè)計1,Poly_M1_PP(命名可用下劃線)NewgrouppartsPoly_M1_PP12/20/202246大連理工大學(xué)集成電路課程設(shè)計1,Poly_M1_PP(命名可用下劃線)Newgrousetupgrid0.005調(diào)整工作區(qū)大小到能看見格點放大：滾輪上滾，或Ctrl-z縮?。簼L輪下滾，或Shift-z包括的層次：PolyG,CO,M1,PP12/20/202247大連理工大學(xué)集成電路課程設(shè)計setupgrid0.005包括的層次：12/1LayerpaletteCO(30)Addrectangle邊長0.1612/20/202248大連理工大學(xué)集成電路課程設(shè)計LayerpaletteCO(30)12/19/2M1比Cont大0.05Poly比cont大0.07PP比Poly大0.2(保證poly摻雜，電阻小)12/20/202249大連理工大學(xué)集成電路課程設(shè)計M1比Cont大0.0512/19/202211大連理工大學(xué)SaveToolscalibrerundrc12/20/202250大連理工大學(xué)集成電路課程設(shè)計Save12/19/202212大連理工大學(xué)集成電路課程設(shè)12/20/202251大連理工大學(xué)集成電路課程設(shè)計12/19/202213大連理工大學(xué)集成電路課程設(shè)計自動彈出calibre-DRCRCE（看結(jié)果的窗口）雙擊一個錯誤，查看和分析錯誤原因。面積錯誤在本例中忽略。12/20/202252大連理工大學(xué)集成電路課程設(shè)計自動彈出calibre-DRCRCE（看結(jié)果的窗口）12/常見錯誤：距離過小。將在layout圖中高亮顯示。修改：移動邊緣：注意layout窗口下方Mouse:L:fullselection按鍵F4后Mouse:L:partialselection做標尺后移動邊緣.再按F4回到fullselection.修改后存盤再做DRC。同意overwrite。通過DRC后，關(guān)閉視圖。12/20/202253大連理工大學(xué)集成電路課程設(shè)計常見錯誤：距離過小。將在layout圖中高亮顯示。修改：122，Poly_M1_NPCopyPoly_M1_PPPasterenamePoly_M1_NP打開Poly_M1_NP的layout，將外面的PP層改為NP層：左鍵選中，快捷鍵q，改Layer完成后保存。可做DRC檢查。包括的層次：PolyG,CO,M1,PP12/20/202254大連理工大學(xué)集成電路課程設(shè)計2，Poly_M1_NPCopyPoly_M1_PP包括3，Pdiff_M1新建Pdiff_M1單元的layout視圖.作圖規(guī)則如下：CO:0.16M1:CO+0.05OD:CO+0.07PP:OD+0.07包括的層次：PP,OD,CO,M112/20/202255大連理工大學(xué)集成電路課程設(shè)計3，Pdiff_M1新建Pdiff_M1單元的layout修改某層的圖案或顏色12/20/202256大連理工大學(xué)集成電路課程設(shè)計修改某層的圖案或顏色12/19/202218大連理工大學(xué)集4，Ndiff_M1與Pdiff_M1類似，將PP改為NP包括的層次：NP,OD,CO,M112/20/202257大連理工大學(xué)集成電路課程設(shè)計4，Ndiff_M1與Pdiff_M1類似，將PP改為NP溝道長：0.13um;寬：0.15um完成后，save，DRC5，nmos80.18Shift-f0.212/20/202258大連理工大學(xué)集成電路課程設(shè)計溝道長：0.13um;寬：0.15um5，nmos溝道長：0.13um;寬：0.15um5，pmos與nmos類似，可復(fù)制nmos版圖進行修改選中要修改的兩個Ndiff_M1，按快捷鍵q，改cell為Pdiff_M1.選中外圈的NP，改為PP.注意：別忘了Nwell

!!!12/20/202259大連理工大學(xué)集成電路課程設(shè)計溝道長：0.13um;寬：0.15um5，pmosNwell必須超出有源區(qū)至少0.31um0.310.310.310.3112/20/202260大連理工大學(xué)集成電路課程設(shè)計Nwell必須超出有源區(qū)至少0.31um0.310.310.6、構(gòu)建myinverter版圖復(fù)制inverter單元，粘貼重命名為myinverter打開myinverter的版圖，將原來的圖刪除快捷鍵i，瀏覽放入自己做好的nmos和pmos12/20/202261大連理工大學(xué)集成電路課程設(shè)計6、構(gòu)建myinverter版圖復(fù)制inverter單元，粘在pmos上方放1行2列Ndiff_M1，并用Nwell與下面的pmos相連在nmos下方放1行2列Pdiff_M112/20/202262大連理工大學(xué)集成電路課程設(shè)計在pmos上方放1行2列Ndiff_M1，并用Nwell與下Poly_M1_PP接在pmos柵極下方Poly_M1_NP接在nmos柵極上方12/20/202263大連理工大學(xué)集成電路課程設(shè)計Poly_M1_PP接在pmos柵極下方12/19/2022用M1連