中文Windows使用基礎(chǔ)學(xué)習(xí)教案課件

會計學(xué)1中文Windows使用基礎(chǔ)會計學(xué)1中文Windows使用基礎(chǔ)

一位全加器真值表根據(jù)以上真值表可寫出Si和Ci的表達式：

3.真值表xiyiCi-1SiCi0000000110010100110110010101011100111111第1頁/共21頁一位全加器真值表

4.邏輯圖第2頁/共21頁4.邏輯圖第2頁/共21頁

思想：用n個全加器單元，實現(xiàn)兩個操作數(shù)的各位并行相加。

分類：并行加法器

1.串行進位的并行加法器

二、并行加法器及其進位鏈串行進位的并行加法器并行進位的并行加法器組內(nèi)并行，組間串行組內(nèi)并行，組間并行特點：高位的進位依賴于低位進位的生成和傳遞，運算速度慢。第3頁/共21頁思想：用n個全加器單元，實現(xiàn)兩個操作數(shù)的各位并行相加。

進位鏈：即進位信號的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)考慮進位信號的邏輯表達式：

Ci=xiyi+(xi⊕yi)Ci-1

寫成通式：Ci=Gi+PiCi-1

其中，Gi——進位產(chǎn)生函數(shù)；Pi——進位傳遞函數(shù)當(dāng)xi與yi都為1時，Ci=1，即有進位信號產(chǎn)生，所以將xiyi

稱為進位產(chǎn)生函數(shù)或本地進位，并以Gi表示。當(dāng)xi⊕yi=1、Ci-1=1時，則Ci=1。這種情況可看作是當(dāng)

xi⊕yi=1時，第i-1位的進位信號Ci-1可以通過本位向高位傳送，因此把xi⊕yi稱為進位傳遞函數(shù)或進位傳遞條件，并以Pi表示。

2.并行進位的并行加法器(公式推導(dǎo))第4頁/共21頁進位鏈：即進位信號的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)2.并行進位

通式：Ci=Gi+PiCi-1

于是C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0┇Ci=Gi+PiCi-1=Gi+PiGi-1+…+PiPi-1…P2G1+PiPi-1…P2P1C0┇Cn=Gn+PnCn-1=Gn+PnGn-1+PnPn-1Gn-2+…+Pn…PiPi-1…P2P1C0

小結(jié)：Ci(i=0,1,…，n)只與Gi,Pi,Cn+1

有關(guān)，而Gi,Pi

都可同時提供。所以，改進后的式子Ci能同時產(chǎn)生。

特點：

·各位進位的生成只與運算數(shù)xi,yi以及最低位進位C0有關(guān)

·各位進位的生成是同時的

·用邏輯電路實現(xiàn)時應(yīng)作相應(yīng)的變化2.并行進位的并行加法器(公式推導(dǎo))第5頁/共21頁通式：Ci=Gi+PiCi-12.并行進位的并行加法

這種進位鏈每小組4位，組內(nèi)部采用并行進位結(jié)構(gòu)，組間采用串行進位傳遞結(jié)構(gòu)。進位表達式為：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P3P2P1C0(1)組內(nèi)并行、組間串行的進位鏈（公式推導(dǎo)）第6頁/共21頁(1)組內(nèi)并行、組間串行的進位鏈（公式推導(dǎo)）第

（1）組內(nèi)并行、組間串行的進位鏈（邏輯圖）組間串聯(lián)，仍存在一定延遲時間第7頁/共21頁（1）組內(nèi)并行、組間串行的進位鏈（邏輯圖）組間串

按前述分析法，引入組進位輔助函數(shù)G1*,P1*,則（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第8頁/共21頁按前述分析法，引入組進位輔助函數(shù)G1*,P1*,（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第9頁/共21頁（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第9頁/共21頁

（2）組內(nèi)并行，組間并行的進位鏈（邏輯圖）第10頁/共21頁（2）組內(nèi)并行，組間并行的進位鏈（邏輯圖）第1

進位產(chǎn)生次序:①產(chǎn)生第一小組的C1、C2、C3及所有Gi*、Pi*;②產(chǎn)生組間的進位信號C4、C8、C12、C16;③產(chǎn)生第2、3、4小組的C5、C6、C7;C9、C10、C11;C13、C14、C15。至此進位信號全部形成和數(shù)也隨之產(chǎn)生。產(chǎn)生所有進位的延遲時間為6Td。要求掌握32位、64位多重進位方式的進位鏈的原理。

(2)邏輯圖含義第11頁/共21頁進位產(chǎn)生次序:(2)邏輯圖含義第11SN74181:一種具有并行進位的多功能ALU芯片，每片4位構(gòu)成一組，組內(nèi)并行進位。有16種算術(shù)運算和邏輯運算的功能。

1.SN74181的構(gòu)成

A0~A3

B0~B3:兩個四位輸入數(shù)據(jù)

F0~F3:運算結(jié)果輸出

Cn:最低位進位的反

Cn+4:最高位進位的反

G,P:組進位輔助函數(shù)

M:算術(shù)/邏輯運算(0/1)

S0~S3:運算功能選擇

A=B:若A與B全等，該引腳出1

三、用集成電路構(gòu)成ALU—SN74181芯片第12頁/共21頁SN74181:一種具有并行進位的多功能ALU芯

(1)組間串行進位的16位ALU的構(gòu)成2.利用SN74181芯片構(gòu)成ALU第13頁/共21頁(1)組間串行進位的16位ALU的構(gòu)成2

（2）組間并行進位的16位ALU的構(gòu)成該圖是組間并行進位的16位ALU組間采用并行進位時，只需增加一片SN74182芯片。SN74182是與SN74181配套的產(chǎn)品，是一個產(chǎn)生并行進位信號的部件。第14頁/共21頁（2）組間并行進位的16位ALU的構(gòu)成該圖是組間并行進位

利用SN74181,SN74182組成下列ALU:(1)16位行波進位ALU;(2)16位并行ALU;(3)64位并行ALU

示例1第15頁/共21頁利用SN74181,SN74182組成下列A

示例1（1，2）解答第16頁/共21頁示例1（1，2）解答第16頁/共21頁

示例1（3）解答第17頁/共21頁示例1（3）解答第17頁/共21頁

用74181和74182設(shè)計如下3種方案的32位ALU(1)行波進位方式;（2）兩重進位方式;（3）三重進位方式;

解（1）行波進位方式用8片SN74181芯片串聯(lián)，如圖：

示例2第18頁/共21頁用74181和74182設(shè)計如下3種方案的32位

示例2（2）解答：第19頁/共21頁示例2（2）解答：第19頁/共21頁

示例2（3）解答：第20頁/共21頁示例2（3）解答：第20頁/共21頁會計學(xué)22中文Windows使用基礎(chǔ)會計學(xué)1中文Windows使用基礎(chǔ)

一位全加器真值表根據(jù)以上真值表可寫出Si和Ci的表達式：

3.真值表xiyiCi-1SiCi0000000110010100110110010101011100111111第1頁/共21頁一位全加器真值表

4.邏輯圖第2頁/共21頁4.邏輯圖第2頁/共21頁

思想：用n個全加器單元，實現(xiàn)兩個操作數(shù)的各位并行相加。

分類：并行加法器

1.串行進位的并行加法器

二、并行加法器及其進位鏈串行進位的并行加法器并行進位的并行加法器組內(nèi)并行，組間串行組內(nèi)并行，組間并行特點：高位的進位依賴于低位進位的生成和傳遞，運算速度慢。第3頁/共21頁思想：用n個全加器單元，實現(xiàn)兩個操作數(shù)的各位并行相加。

進位鏈：即進位信號的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)考慮進位信號的邏輯表達式：

Ci=xiyi+(xi⊕yi)Ci-1

寫成通式：Ci=Gi+PiCi-1

其中，Gi——進位產(chǎn)生函數(shù)；Pi——進位傳遞函數(shù)當(dāng)xi與yi都為1時，Ci=1，即有進位信號產(chǎn)生，所以將xiyi

稱為進位產(chǎn)生函數(shù)或本地進位，并以Gi表示。當(dāng)xi⊕yi=1、Ci-1=1時，則Ci=1。這種情況可看作是當(dāng)

xi⊕yi=1時，第i-1位的進位信號Ci-1可以通過本位向高位傳送，因此把xi⊕yi稱為進位傳遞函數(shù)或進位傳遞條件，并以Pi表示。

2.并行進位的并行加法器(公式推導(dǎo))第4頁/共21頁進位鏈：即進位信號的產(chǎn)生與傳遞的邏輯結(jié)構(gòu)2.并行進位

通式：Ci=Gi+PiCi-1

于是C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0┇Ci=Gi+PiCi-1=Gi+PiGi-1+…+PiPi-1…P2G1+PiPi-1…P2P1C0┇Cn=Gn+PnCn-1=Gn+PnGn-1+PnPn-1Gn-2+…+Pn…PiPi-1…P2P1C0

小結(jié)：Ci(i=0,1,…，n)只與Gi,Pi,Cn+1

有關(guān)，而Gi,Pi

都可同時提供。所以，改進后的式子Ci能同時產(chǎn)生。

特點：

·各位進位的生成只與運算數(shù)xi,yi以及最低位進位C0有關(guān)

·各位進位的生成是同時的

·用邏輯電路實現(xiàn)時應(yīng)作相應(yīng)的變化2.并行進位的并行加法器(公式推導(dǎo))第5頁/共21頁通式：Ci=Gi+PiCi-12.并行進位的并行加法

這種進位鏈每小組4位，組內(nèi)部采用并行進位結(jié)構(gòu)，組間采用串行進位傳遞結(jié)構(gòu)。進位表達式為：

C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P3P2P1C0(1)組內(nèi)并行、組間串行的進位鏈（公式推導(dǎo)）第6頁/共21頁(1)組內(nèi)并行、組間串行的進位鏈（公式推導(dǎo)）第

（1）組內(nèi)并行、組間串行的進位鏈（邏輯圖）組間串聯(lián)，仍存在一定延遲時間第7頁/共21頁（1）組內(nèi)并行、組間串行的進位鏈（邏輯圖）組間串

按前述分析法，引入組進位輔助函數(shù)G1*,P1*,則（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第8頁/共21頁按前述分析法，引入組進位輔助函數(shù)G1*,P1*,（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第9頁/共21頁（2）組內(nèi)并行，組間并行的進位鏈（公式推導(dǎo)）第9頁/共21頁

（2）組內(nèi)并行，組間并行的進位鏈（邏輯圖）第10頁/共21頁（2）組內(nèi)并行，組間并行的進位鏈（邏輯圖）第1

進位產(chǎn)生次序:①產(chǎn)生第一小組的C1、C2、C3及所有Gi*、Pi*;②產(chǎn)生組間的進位信號C4、C8、C12、C16;③產(chǎn)生第2、3、4小組的C5、C6、C7;C9、C10、C11;C13、C14、C15。至此進位信號全部形成和數(shù)也隨之產(chǎn)生。產(chǎn)生所有進位的延遲時間為6Td。要求掌握32位、64位多重進位方式的進位鏈的原理。

(2)邏輯圖含義第11頁/共21頁進位產(chǎn)生次序:(2)邏輯圖含義第11SN74181:一種具有并行進位的多功能ALU芯片，每片4位構(gòu)成一組，組內(nèi)并行進位。有16種算術(shù)運算和邏輯運算的功能。

1.SN74181的構(gòu)成

A0~A3

B0~B3:兩個四位輸入數(shù)據(jù)

F0~F3:運算結(jié)果輸出

Cn:最低位進位的反

Cn+4:最高位進位的反

G,P:組進位輔助函數(shù)

M:算術(shù)/邏輯運算(0/1)

S0~S3:運算功能選擇

A=B:若A與B全等，