M以太網(wǎng)板級電容耦合應(yīng)用

10/100M以太網(wǎng)板級電容耦合應(yīng)用淺談〔摘要〕本文主要討論了基于BCM以太網(wǎng)套片的板級電容耦合應(yīng)用，。通過對于耦合電容的參數(shù)選擇展開了對電容耦合技術(shù)的探討，對后續(xù)AC耦合應(yīng)用的分析有一定的參考意義?！碴P(guān)鍵詞〕：以太網(wǎng)電容耦合PDJ：Pattern-dependentjitter一前言以太網(wǎng)作為廣泛應(yīng)用的通信網(wǎng)絡(luò)物理層互連技術(shù)的一種，也被系統(tǒng)設(shè)計人員應(yīng)用于板級系統(tǒng)互連。只是在板級應(yīng)用中由低成本磁片電容耦合替代了傳統(tǒng)的網(wǎng)絡(luò)變壓器耦合方式。雖然電容耦合與變壓器耦合都屬于交流耦合應(yīng)用，但電容耦合方式其特殊的阻抗域/頻域的特性使得設(shè)計者必須根據(jù)傳輸信道模型進(jìn)行合理的參數(shù)選擇。本文以下將就基于BCM以太網(wǎng)PHY的板級互連應(yīng)用進(jìn)行討論以及分析。二常用板級互連模式（1）Backplaneconnection，這種模式是基于比較復(fù)雜的分布式控制系統(tǒng)，例如通信局端的機架式產(chǎn)品。產(chǎn)品通常由主控母板，一定數(shù)量的通信子板以及背板組成。母板與子板間通過背板的以太網(wǎng)互連一定是點對點的，而且收發(fā)兩方都要進(jìn)行容性隔離以避免DC壓降過大隱患。圖示如下：（2）PCBconnection：這種模式是基于互連的以太網(wǎng)PHY都在同一單板上。三AC耦合電容的參數(shù)選擇為了方便進(jìn)行分析，我們可以將板級以太網(wǎng)交流耦合應(yīng)用回路歸一化等效為ＲＣ一階高通電路如下：Figure3：RC耦合電路我們可以發(fā)現(xiàn)，在這樣的信道模型中，一段時間內(nèi)，如果驅(qū)動器驅(qū)動到線路上為同一碼型，則在這段時間內(nèi)，高速互連通道的特性與ＲＣ高通特性的完全一致，圖3的C相當(dāng)于圖2中的AC耦合電容，R相當(dāng)于接收器的100ohm終端匹配電阻。同一碼型持續(xù)的時間段中，接收器上接收到的電壓呈指數(shù)級別降低，時間越長，電壓降低越多。假設(shè)驅(qū)動器發(fā)送連“1”碼比特流到線路上，隨著時間的延續(xù)，接收器接收到的電壓會逐漸降低，即圖4中的LFDroop（低頻衰減，因為RC電路具有高通濾波特性，所以電路的低頻分量衰減較大），時間越長，LFDroop越大，一旦碼型發(fā)生變化后，比如圖4中改變?yōu)椤?”碼，接收器上的電壓會迅速降低并反相，因為LFDroop的影響，電壓降低的起點會比理想位置低，導(dǎo)致從“1”碼到“0”碼的變化邊沿時刻會比理想位置有所提前，這個與理想位置的偏移量就是由AC耦合所帶來的PDJ(Pattern-dependentjitter)。顯然，高通濾波RC電路的3dB轉(zhuǎn)折頻率點越低，即RC常數(shù)越大，低頻分量通過得越多，LFDroop越小，PDJ就越小，因為R的值固定，所以C越大，PDJ越小，選擇較大的C對抑制PDJ有利。

Figure4：由AC耦合產(chǎn)生的LFDroop和PDJ根據(jù)經(jīng)典的RC一階電壓的階躍響應(yīng)公式設(shè)接收端上的初始電壓（也就是加在R上的初始電壓）為“1”碼和“0”碼電平的中間值0.5VPP，我們可以得到以下公式：其中△Ｖ為電壓衰減，假設(shè)電壓的衰減△Ｖ／Vpp為5％。有我們可以設(shè)定Ｔb為一個比特位寬，Ncid為最大容許傳輸?shù)耐粩?shù)據(jù)位，Ｃ為AC耦合電容，R為回路阻抗。則RC電路的時間常量τ=RC。根據(jù)上式可以推倒出電容C容量為我們需要求解的是PDJ的值，現(xiàn)在已經(jīng)知道ΔV的值，顯然，如果能找到兩者間的關(guān)系，PDJ的值就迎刃而解了。將圖4中的信號邊緣偏移圖示進(jìn)行局部放大研究，如圖5所示Figure5:PDJ等效計算可以看出，由20％～80％的Tr、0.6VPP和信號上升沿組成的直角三角形與PDJ、ΔV和信號下降沿組成的直角三角形為相似形，于是有：根據(jù)上式就可以計算出PDJ的值，Tr值可以從驅(qū)動器的數(shù)據(jù)手冊中查到，需要注意是20％～80％的上升時間，如果沒有找到Tr的值，可以用下式進(jìn)行估算：BW為所傳輸信號的帶寬，在一階系統(tǒng)中，BW的典型值為60％～100％的數(shù)據(jù)速率。在實際應(yīng)用中，如果僅僅是對PDJ進(jìn)行預(yù)估，建議BW取中間值，即80％的數(shù)據(jù)速率。從以上的分析我們可以知道：隨著連續(xù)不變NRZI碼的長度N增加或交流耦合電容C值減小，系統(tǒng)的碼型相關(guān)抖動PDJ會變大。如對于連續(xù)不變NRZI碼的長度為14的125Mbps的以太網(wǎng)物理層數(shù)據(jù)信號，Tb為8nS，20％～80％的上升時間TR為3nS，R為100ohm，如取C＝100nF，則PDJ＝27.8pS;如取C＝10nF,則PDJ＝265pS。對于不同的C，碼型相關(guān)抖動為：電容值

抖動

抖動與單位周期比

性能

1nF

1680pS

21%

差

10nF

265pS

3%

一般

100nF

0.278pS

0.3％

很好當(dāng)然，電容也不是越大越好。從抑制抖動的觀點來看，交流耦合電容C越大，傳輸通道的PDJ越小，系統(tǒng)的性能越好，但是抖動不是唯一需要考慮的問題，而是存在另一個需要考慮的方面，恰恰相反，這個規(guī)則反對使用大的電容，下面詳細(xì)說明這個問題。一個真正的電容器的等效電路除了電容C外還包括一個寄生電阻（ESR，串聯(lián)等效電阻）和一個寄生電感（ESL，串聯(lián)等效電感），實際的電容器是這三個元件的串聯(lián)，會存在一個串聯(lián)諧振頻率。在諧振頻率點之下，C起主導(dǎo)作用，電容器表現(xiàn)為電容的特性，隨著頻率上升，阻抗變?。辉谥C振頻率點上，C和ESL的作用完全抵消，電容器表現(xiàn)為電阻的特性，阻抗達(dá)到最小值，其值大小為ESR；在諧振頻率點之上，ESL起主導(dǎo)作用，電容器表現(xiàn)為電感的特性，隨著頻率上升，阻抗變大。也就是說，ESR決定電容器所能達(dá)到的最低阻抗，ESL使得電容器在諧振頻率點之上表現(xiàn)為電感器的特性，失去電容器的作用，且隨著頻率增加，阻抗變大，而理想電容器在高頻時的阻抗趨于零。如圖6所示：Figure6：電容器頻率特性如果考慮實際的電容器在高頻段阻抗會變大的效應(yīng)，導(dǎo)致信號的高頻分量衰減變大，同樣會使接收器上接收到的電壓幅值跌落，也會引起信號邊緣發(fā)生相位偏移，引起額外的抖動。電容值越大，高頻阻抗越大，電壓跌落越多，引起的抖動越大，從這一點上來說，希望交流耦合電容越小越好。Figure7：不同頻率電容器頻率/阻抗/插損特性圖7中給出了Murata的5種不同容值的多層陶瓷電容器的阻抗/插損-頻率曲線，可以看出：電容值越小，諧振頻率點越高，電容器的高頻特性越好。電容的諧振頻率點都低于1GHz，對于物理層碼流為125Mbps的以太網(wǎng)互連傳輸系統(tǒng)而言，在5個電容器中，10nF/100nF的電容器在整個頻端的保持最低的阻抗以及插入損耗，性能最好，低頻端的阻抗優(yōu)于1nF和100pF的電容器，高頻段的阻抗優(yōu)于1uF的電容器。盡管一般的多層陶瓷電容器在高數(shù)據(jù)速率的系統(tǒng)中工作時，對外表現(xiàn)出高達(dá)5～10ohm的阻抗，但是對于實現(xiàn)交流耦合的功能而言，仍然能工作得足夠好，高頻下阻抗增大導(dǎo)致的電壓跌落不大（一般<2％），導(dǎo)致的相移也小（一般小于10o），所以完全沒有必要選用特殊的射頻電容器，一般的標(biāo)準(zhǔn)多層陶瓷電容器（陶瓷介質(zhì)可選NPO或X7R）就能滿足要求。

因此，我們在選擇交流耦合電容器的時候，即不能單方面從高通濾波特性考慮選小容量的電容器，也不能單方面從LFDroop的角度考慮選大容量的電容器，應(yīng)綜合考慮電容的高通濾波特性和LFDroop影響，選擇中間值的電容器，基本原則如下：

1

電容器帶來的碼型相關(guān)抖動不超過單位周期的5％；

2

盡量選用小封裝的電容器，小封裝的高頻特性優(yōu)于大封裝的，推薦選用0402封裝；

3

電容器的阻抗在整個低頻段和高頻段都能兼顧，有最低的整體表現(xiàn)阻抗，推薦選用10nF～100nF間的電容。針對我們目前使用的是100M以太網(wǎng)PHY交流耦合設(shè)計，物理層碼流為125Mbps。選用0.1uF(100nF)的瓷片電容就可以滿足要求。四其他原件參數(shù)的選擇所有的電容采用0.1μF,16V,5%Ceramicchip，所有的電阻采用1%,1/10W。需要關(guān)注的是電阻終結(jié)的位置要靠近各自PHY芯片側(cè)。AC耦合電容的位置不是那么重要，但需要保證的是差分線對上電容的位置要一樣。例如“+”走線上的耦合電容在離芯片1英寸的地方，那么“-”走線上的位置也應(yīng)該在同一點。27pF的差分負(fù)載電容起到了帶通濾波的效果，可以幫助PHY內(nèi)部的均衡單元最理想化的效果。五PHY芯片工作模式的設(shè)定及約束（1）在這種應(yīng)用模式下，要求雙方的自協(xié)商是關(guān)閉的。如果打開的話會影響到雙方Link的狀態(tài)。詳見并行檢測。（2）雙方必須強制在100M/Duplex狀態(tài)下，確保雙方工作狀態(tài)的一致。（3）AutoMDIX功能關(guān)閉的，確保TD+/-總是對應(yīng)發(fā)射機，而RD+/-總是對應(yīng)接收機。以保證端接偏置以及電壓對于設(shè)定的PHY保持一致。六信號測試分析Figure8：信號分析通過BCM原廠進(jìn)行的96inchesPCBTrace（100Ω差分阻抗）的板級信號驗證實驗可以看到，在以上的參數(shù)配置下，發(fā)送端輸出標(biāo)準(zhǔn)的1V差分信號在接收端實際測試值為800mV，其衰減為20Log(0.8/1)=-1.94dB,近似為2dB的信號衰減。可以說能夠滿足當(dāng)前板級應(yīng)用的要求。當(dāng)然，針對不同的目標(biāo)板其信號質(zhì)量如何，系統(tǒng)設(shè)計者可以使用差分探頭進(jìn)行板級以太網(wǎng)信號質(zhì)量測試進(jìn)行驗證。電容耦合技術(shù)在信號電平轉(zhuǎn)換、去除共模誤差以及避免輸入電壓故障的發(fā)生方面有很多的益處，也已經(jīng)被廣泛的用于高速系統(tǒng)互連應(yīng)用。希望以上本文就以太網(wǎng)的板級電容