武漢大學計算機學院20172018學年第二學期2015級《數(shù)字邏輯》期未考試試卷(閉卷考試)

武漢大學計算機學院2017~2018學年第二學期2017級《數(shù)字邏輯》期未考試一試卷（閉卷考試）A卷班級學號姓名成績注：所有答案均要求寫在答題紙上，寫在試卷上無效一、填空（每空1分，共18分）1、（41.5）=（）=（）161022反=（1.0111）補2、（-0.1001）=（1.0110）3、邏輯代數(shù)只有（）3種基本運算，數(shù)字電路只有（）3種基本電路4、鐘控觸發(fā)器的邏輯符號中，若CP端帶有小圈，則說明觸發(fā)器狀態(tài)的變化只好發(fā)生在CP脈沖的（）沿5、邏輯函數(shù)F(A,B,C)ABBC的反函數(shù)是（），對偶函數(shù)是（）6、數(shù)字集成電路依據(jù)設計方法和功能定義可分為（非用戶定制電路）、（半用戶定制電路）、（全用戶定制電路）3類7、優(yōu)先編碼器的多個輸入端（）同時輸入有效信號8、由8級觸發(fā)器構(gòu)成的二進制計數(shù)器模值是（256）、十進制計數(shù)器模值是（100）9、PLD的基本構(gòu)造與或陣列中，一般在線段交叉處加（）表示固定連結(jié)，加（）表示可編程連結(jié)10、能實現(xiàn)“線與”的邏輯門是（）二、單項選擇題（每空2分，共16分）1、半導體中有兩種載流子，它們是（）A．電子和空穴B．電子和質(zhì)子C．原子和中子D．電子和離子2、10011010是十進制數(shù)67的（）碼A．8421BCD碼B．余3碼C．2421碼D．Gray碼3、在組合邏輯電路設計中，常用（）來表示邏輯問題抽象的結(jié)果A．狀態(tài)圖B．狀態(tài)表C．真值表D．特點方程4、電平異步時序邏輯電路不同樣意兩個或兩個以上輸入信號同時（C）A．為0B．為1C．變化D．以上都不對5、回差電壓是（D）電路的主要特點參數(shù)A.多諧振蕩器B.單穩(wěn)觸發(fā)器C.時序電路D.施密特觸發(fā)器16、半導體七段數(shù)碼管的每個顯示線段都是由（）構(gòu)成的A.鎢絲B.發(fā)光二極管C.發(fā)光三極管D.熔絲7、能從多個輸入中選出一路作為輸出的電路稱為（）A．多路選擇器B．計數(shù)器C．譯碼器D．存放器8、在組合邏輯電路中，若輸入信號變化前輸出為0，輸入信號變化后輸出為1，而在輸入信號變化時產(chǎn)生了錯誤的輸出，這一險象稱為（D）A.靜態(tài)1型險象B.靜態(tài)0型險象C.動向1型險象D.動向0型險象三、化簡題（10分）把F(A,B,C,D)ABCm(2,3,6,13)d(4,7,12)化成最簡“與—或”式和最簡或與式。四、分析題（12分）分析以以下圖組合邏輯電路（每問4分）①寫出輸出函數(shù)表達式i②列出真值表③說明電路功能實現(xiàn)全減器功能。為被減數(shù)，B為減數(shù)，CI為低位借位。Z1為差，Z2為本位向高位借位。五、設計題（每題12分，共24分）1、形成脈沖異步時序邏輯電路序列檢測器x1-x2-x2的Moore型原始狀態(tài)圖和狀態(tài)表，當檢測到序列時，輸出z為1，不然為0。（狀態(tài)圖6分，狀態(tài)表6分）2、用D觸發(fā)器和適合的邏輯門設計能實現(xiàn)以下最簡二進制狀態(tài)表功能的同步時序邏輯電路。（過程及表達式6分，繪圖3分，討論3分）2現(xiàn)態(tài)y2n1y1n1/zQ→Qn+1Dy2y1X=0X=10000000/001/00110100/011/010011110dd/ddd/d1100/011/1D觸發(fā)器激勵表六、綜合應用題（每題20分）用5G555準時器、74LS193計數(shù)器、七段顯示譯碼/驅(qū)動器74LS48、數(shù)碼管和適合的邏輯門及電阻電容元件設計一個00～59秒的秒計時器。要求寫清楚設計思路，畫出邏輯圖。各集成電路芯片的邏輯符號以下。（設計過程及設計思路10分，繪圖10分）（提示：用5G555和相應的阻容元件產(chǎn)生秒脈沖作為計數(shù)脈沖，不要求精確；用2片74LS193構(gòu)成00～59秒的六十進制計數(shù)器，計數(shù)器的輸出經(jīng)過七段顯示譯碼/驅(qū)動器74LS48送數(shù)碼管顯示。）3武漢大學計算機學院2017~2018學年第二學期2017級《數(shù)字邏輯》期未考試一試卷（閉卷考試）A卷參照答案一、填空（每空1分，共18分）1、（101001.1）2=（29.8）162、（1.0110）反，（1.0111）補3、與、或、非，與門、或門、非門4、降落沿（后沿、負邊緣）5、F(AB)(BC)，F(xiàn)’(AB)(BC)6、非用戶定制電路、半用戶定制電路、全用戶定制電路7、贊成（能夠）8、256、1009、“·”，“×”10、OC門（集電極開路門）二、選擇題（每空2分，共16分）1、A2、B3、C4、C5、D6、B7、A8、D三、化簡題（10分）把F(A,B,C,D)ABCm(2,3,6,13)d(4,7,12)化成最簡“與—或”式和最簡或與式最簡與－或表達式：最簡與－或表達式：FACACF(AC)(AC)4四、分析題（12分，每問4分）五、設計題（每題12分，共24分）5六綜合應用題（20分）答：1、設計思路及設計過程（10分）⑴第一用5G555加阻容元件構(gòu)成多諧振蕩器，使輸出方波頻次大概為1hz，即周期為1s。依據(jù)震動頻次TW12采納適合的電阻電容值（比方1，2=25K，=0.7(R+2R)R=15KRC=22uf）。（局部圖略）⑵把秒計數(shù)器的個位74LS193設計成10進制計數(shù)器，把十位和個位兩片設計成60進制計數(shù)器，充分利用CLR清零的功能。10進制計數(shù)器的CLR=QD個QB個作用于個位，60進制計數(shù)器的CLR=QC十QB十共同作用于十位個位。5G555的