東北大學(xué)微機(jī)原理第三講課件

1.4.1微型機(jī)存儲(chǔ)器結(jié)構(gòu)1.4存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。隨著計(jì)算機(jī)的發(fā)展，存儲(chǔ)器的地位越來(lái)越重要。存儲(chǔ)器有三個(gè)主要指標(biāo)：速度、容量和價(jià)格/位（簡(jiǎn)稱(chēng)位價(jià)）。1.4.1微型機(jī)存儲(chǔ)器結(jié)構(gòu)1.4存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中1微型機(jī)存儲(chǔ)器結(jié)構(gòu)(1)CPU內(nèi)可以有十幾個(gè)、幾十個(gè)寄存器，它們的速度最快、位價(jià)最高、容量最小。(2)在主存與CPU間，插入了比主存速度更快，容量更小的緩存，顯然其價(jià)位要高于主存。主存與緩存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件自動(dòng)完成的。(3)主存儲(chǔ)器（內(nèi)存）用來(lái)存放將要參與運(yùn)行的程序和數(shù)據(jù)，并能由CPU直接隨機(jī)存取，其速度與CPU速度差距較大。（4）輔助存儲(chǔ)器容量比主存大得多，大都用來(lái)存放暫時(shí)未用到的程序和數(shù)據(jù)文件。CPU不能直接訪問(wèn)輔存，輔存只能與主存交換信息。1微型機(jī)存儲(chǔ)器結(jié)構(gòu)(1)CPU內(nèi)可以有十幾個(gè)、幾十個(gè)寄2存儲(chǔ)器的組織存儲(chǔ)器容量單位位（bit）是二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)信息的最小單位。字節(jié)（Byte）是計(jì)算機(jī)中數(shù)據(jù)處理的基本單位，一個(gè)字節(jié)由8位構(gòu)成，即1B=8bit。字（Word）可以表示兩個(gè)字節(jié)，即16位。2存儲(chǔ)器的組織存儲(chǔ)器容量單位位（bit）是二進(jìn)制數(shù)的最存儲(chǔ)器的組成存儲(chǔ)器芯片由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫(xiě)電路構(gòu)成存儲(chǔ)體。存儲(chǔ)體是存儲(chǔ)器的核心，程序和數(shù)據(jù)都存放在存儲(chǔ)體中。地址譯碼。地址譯碼驅(qū)動(dòng)電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一存儲(chǔ)單元，然后由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀寫(xiě)操作。I/O和讀寫(xiě)電路。I/O和讀寫(xiě)電路包括讀出放大器、寫(xiě)入電路和讀寫(xiě)控制電路，用以完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。存儲(chǔ)器的組成存儲(chǔ)器芯片由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和隨機(jī)讀取存儲(chǔ)器（RandomAccessMemory-RAM）隨機(jī)存取存儲(chǔ)器中的內(nèi)容即可以讀出，也可以寫(xiě)入。讀出時(shí)并不損壞原來(lái)存儲(chǔ)的內(nèi)容，只有寫(xiě)入時(shí)才修改原來(lái)所存儲(chǔ)的內(nèi)容。斷電后，存儲(chǔ)內(nèi)容立即消失，即具有易失性。只讀存儲(chǔ)器（ReadOnlyMemory-ROM）

ROM是只讀存儲(chǔ)器。顧名思義，它的特點(diǎn)是只能讀出原有的內(nèi)容，不能由用戶再寫(xiě)入新內(nèi)容。ROM中存儲(chǔ)的內(nèi)容不會(huì)因斷電而丟失，即具有非易失性。常用的存儲(chǔ)芯片分為兩種：隨機(jī)讀取存儲(chǔ)器（RandomAccessMemory-RRAMROM動(dòng)態(tài)RAM（DynamicRAM）集成度高、芯片引腳數(shù)少，封裝尺寸小、功耗低、需要實(shí)時(shí)刷靜態(tài)RAM（StaticRAM）存取速度快PROMEPROMEEPROMFlashMemory只允許數(shù)據(jù)寫(xiě)入一次需要用紫外線照射擦除不能對(duì)個(gè)別需要改寫(xiě)的單元進(jìn)行單獨(dú)擦除用電氣方法將存儲(chǔ)內(nèi)容擦除，既可局部擦寫(xiě)，又可全部擦寫(xiě)具有擦除、重寫(xiě)速度快的特點(diǎn)，而且至少可以擦寫(xiě)/編程上萬(wàn)次RAMROM動(dòng)態(tài)RAM（DynamicRAM）集成度高、芯8K×8位的靜態(tài)RAM6264為地址輸入為數(shù)據(jù)輸入/輸出分別為片選信號(hào)為寫(xiě)允許信號(hào)為讀允許信號(hào)

8K=2138K×8位的靜態(tài)RAM6264為地址輸入為數(shù)據(jù)輸入/輸出東北大學(xué)微機(jī)原理第三講課件東北大學(xué)微機(jī)原理第三講課件32K的EPROM27256Vcc接+5VVpp平時(shí)接+5V，當(dāng)其接+25V時(shí)用來(lái)完成編程的需要Vss為地CS為片選端OE為輸出允許端32K=21532K的EPROM27256Vcc接+5VVpp平東北大學(xué)微機(jī)原理第三講課件512kFLASH29C0403條控制線5V編程電壓19條地址線（A0～A18）8條數(shù)據(jù)線（D0～D7）512kFLASH29C0403條控制線5V編程電壓19東北大學(xué)微機(jī)原理第三講課件總結(jié)存儲(chǔ)器件的引腳分類(lèi)地址引腳一個(gè)存儲(chǔ)器件的地址線條數(shù)由存儲(chǔ)器的容量決定。數(shù)據(jù)引腳用來(lái)選擇存儲(chǔ)器件中的一個(gè)存儲(chǔ)單元通過(guò)數(shù)據(jù)線能夠輸入數(shù)據(jù)（存儲(chǔ)），也能夠提取數(shù)據(jù)（讀出）被標(biāo)為從A0（最低有效地址輸入）到An被標(biāo)為D0~Dm總結(jié)存儲(chǔ)器件的引腳分類(lèi)地址引腳一個(gè)存儲(chǔ)器件的地址線條數(shù)由存控制引腳ROM通常只有一個(gè)控制輸入輸出允許（）或是輸出選通（）

RAM通常有一個(gè)或兩個(gè)控制輸入一個(gè)控制輸入，則常稱(chēng)為

兩個(gè)控制輸入通常標(biāo)為選擇引腳每個(gè)存儲(chǔ)器件都有一個(gè)輸入（有時(shí)不止一個(gè)）用來(lái)選擇或允許存儲(chǔ)器件常稱(chēng)為片選（），片允許（）

選擇線通常由地址譯碼電路的譯碼線給出的信號(hào)控制。如果一個(gè)容量為32KB的存儲(chǔ)器件選擇線被譯碼，其首地址為10000H，則它的最后一個(gè)單元地址為17FFFH。控制引腳ROM通常只有一個(gè)控制輸入輸出允許（）或是輸出選通3存儲(chǔ)器與CPU的連接3存儲(chǔ)器與CPU的連接讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU，其操作過(guò)程是：讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過(guò)程是：寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作4地址譯碼解決CPU的地址引腳數(shù)與存儲(chǔ)器的地址引腳數(shù)不匹配問(wèn)題簡(jiǎn)單的門(mén)電路譯碼器11111XXXXXXXXXXXXXXX無(wú)關(guān)項(xiàng)A14~A0被寫(xiě)為邏輯0，確定最低地址11111000000000000000=F8000H無(wú)關(guān)項(xiàng)A14~A0被寫(xiě)為邏輯1，確定最高地址。11111111111111111111=FFFFFH4地址譯碼解決CPU的地址引腳數(shù)與存儲(chǔ)器的地址引腳數(shù)不匹專(zhuān)用譯碼集成電路譯碼專(zhuān)用譯碼集成電路譯碼A19A18A17A16A15……A01111X……X無(wú)關(guān)項(xiàng)A15~A0被寫(xiě)為邏輯0，確定最低地址。11110000000000000000=F0000H無(wú)關(guān)項(xiàng)A15~A0被寫(xiě)為邏輯1，確定最高地址。11111111111111111111=FFFFFHA19A18A17A16A15……A0如果需要與譯碼器的輸出Y0相連如果需要與譯碼器的輸出Y0相連如果需要與譯碼器的輸出Y6相連如果需要與譯碼器的輸出Y6相連可編程邏輯器件譯碼可編程邏輯器件譯碼東北大學(xué)微機(jī)原理第三講課件A19A18A17A16A15……A0000XX……X無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯0，確定最低地址。00000000000000000000=00000H無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯1，確定最高地址。00011111111111111111=1FFFFH當(dāng)A19、A18、A17都是邏輯0時(shí)，ROM為邏輯0A19A18A17A16A15……A0當(dāng)A19A18A17A16A15……A0011XX……X無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯0，確定最低地址。01100000000000000000=60000H無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯1，確定最高地址。01111111111111111111=7FFFFH當(dāng)A19=0、A18=1、A17=1時(shí)，RAM為邏輯0A19A18A17A16A15……A0當(dāng)譯碼方式線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信息為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。注意，這些片選地址線每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片（或組）。線選法的優(yōu)點(diǎn)是不需要地址譯碼器，線路簡(jiǎn)單，選擇芯片無(wú)須外加邏輯電路，但僅適用于連接存儲(chǔ)芯片較少的場(chǎng)合。同時(shí)，線選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來(lái)了一定的困難。假設(shè)4片2K×8用線選法構(gòu)成8K×8存儲(chǔ)器譯碼方式線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（譯碼方式部分譯碼部分譯碼只用除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)。如用4片2K×8的存儲(chǔ)芯片組成8K×8存儲(chǔ)器，需要4個(gè)片選信號(hào)，因此只要用兩根地址線來(lái)譯碼產(chǎn)生。地址重疊選用A12和A11譯碼A12=0,A11=0，而無(wú)論A19～A13取何值，均選中第一片A12=0，A11=1，而無(wú)論A19～A13取何值，均選中第二片A12=1，A11=1，而無(wú)論A19～A13取何值，均選中第四片A12=1，A11=0，而無(wú)論A19～A13取何值，均選中第三片8KRAM中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20–13)=27個(gè)地址這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱(chēng)為地址重疊。譯碼方式部分譯碼部分譯碼只用除片內(nèi)尋址外的高位地址的一部地址重疊區(qū)示意基本地址為00000H～01FFFH令未用到的高位地址全為0，這樣確定的存儲(chǔ)器地址稱(chēng)為基本地址地址重疊區(qū)示意基本地址為令未用到的高位地址全為0，這樣確定譯碼方式全譯碼全譯碼法將除片內(nèi)尋址外的全部高位地址線都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。全譯碼法的優(yōu)點(diǎn)是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。譯碼方式全譯碼全譯碼法將除片內(nèi)尋址外的全部高位地址線都作1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)例如，存儲(chǔ)器容量為128K×16，若選用8K×8的存儲(chǔ)芯片，則需要：1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)例如，存儲(chǔ)器容量為128K×1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)位擴(kuò)展將多片組合起來(lái)常采用位擴(kuò)展法、字?jǐn)U展法、字和位同時(shí)擴(kuò)展法。1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)位擴(kuò)展將多片組合起來(lái)常采用字?jǐn)U展將存儲(chǔ)器芯片外的地址線都作為地址譯碼器的輸入，即全譯碼字?jǐn)U展將存儲(chǔ)器芯片外的地址線都作為地址譯碼器的輸入，即全譯字位同時(shí)擴(kuò)展圖1-4-19字和位同時(shí)擴(kuò)展連接舉例字位同時(shí)擴(kuò)展圖1-4-19字和位同時(shí)擴(kuò)展連接舉例采用字節(jié)編址的存儲(chǔ)器。數(shù)據(jù)在主存中有3種不同存放方法。邊界對(duì)齊某CPU字長(zhǎng)為64位（8個(gè)字節(jié)）即一個(gè)存取周期最多能夠從主存讀或?qū)?4位數(shù)據(jù)。假設(shè)，讀寫(xiě)的數(shù)據(jù)有4種不同長(zhǎng)度，它們分別是字節(jié)（8位）半字（16位）單字（32位）雙字（64位）。①字節(jié)存儲(chǔ)地址特征②字存儲(chǔ)地址特征③雙字的存儲(chǔ)地址特征采用字節(jié)編址的存儲(chǔ)器。數(shù)據(jù)在主存中有3種不同存放方法。邊界對(duì)邊界對(duì)齊邊界對(duì)齊存在兩個(gè)問(wèn)題不浪費(fèi)存儲(chǔ)器資源的存放方法訪問(wèn)一個(gè)雙字、一個(gè)單字或一個(gè)半字時(shí)都有可能需要花費(fèi)兩個(gè)存取周期存儲(chǔ)器的讀寫(xiě)控制比較復(fù)雜字節(jié)存儲(chǔ)地址特征存在兩個(gè)問(wèn)題不浪費(fèi)存儲(chǔ)器資源的存放方法訪問(wèn)一個(gè)雙字、一個(gè)字存儲(chǔ)地址特征要存放的是字節(jié)、半字、單字或雙字，都必須從最末3個(gè)二進(jìn)制位必須為000的地址起始位置開(kāi)始存放克服上面的兩個(gè)缺點(diǎn)浪費(fèi)了存儲(chǔ)器資源字存儲(chǔ)地址特征要存放的是字節(jié)、半字、單字或雙字，都必須從克雙字的存儲(chǔ)地址特征折衷方案雙字（64位）數(shù)據(jù)的起始地址的最末3個(gè)二進(jìn)制位必須為000（8的整倍數(shù)）單字（32位）數(shù)據(jù)的起始地址的最末兩位必須為00（4的整倍數(shù)）半字（16位）數(shù)據(jù)的起始地址的最末一位必須為0（偶數(shù)）無(wú)論訪問(wèn)雙字、單字、半字或字節(jié)，都能在一個(gè)存取周期內(nèi)完成又稱(chēng)為邊界對(duì)齊的數(shù)據(jù)存放方法空間和時(shí)間博弈的結(jié)果雙字的存儲(chǔ)地址特征折衷方案雙字（64位）數(shù)據(jù)的起始地址的端模式一個(gè)基本存儲(chǔ)單元可以保存一個(gè)字節(jié)，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一個(gè)地址。對(duì)于大于十進(jìn)制255（16進(jìn)制0xff）的整數(shù)，需要多個(gè)存儲(chǔ)單元。順序特征指的是多字節(jié)（如字、雙字等）數(shù)據(jù)的存放形式。對(duì)于跨越多個(gè)字節(jié)的數(shù)據(jù)，一般它所占的字節(jié)都是連續(xù)的。在計(jì)算機(jī)業(yè)界，用端模式（Endian）表示數(shù)據(jù)在存儲(chǔ)器中的存放順序。將數(shù)據(jù)的最低有效字節(jié)（

leastsignificantbyte-LSB）存儲(chǔ)在最低地址存儲(chǔ)單元中的形式稱(chēng)為小端模式（Little

Endian）。將最高有效字節(jié)（

MostSignificantByte-MSB）存儲(chǔ)在最低地址存儲(chǔ)單元中的形式稱(chēng)為大端模式（Big

Endian）。端模式一個(gè)基本存儲(chǔ)單元可以保存一個(gè)字節(jié)，每個(gè)存儲(chǔ)單元對(duì)應(yīng)一51系列單片機(jī)編程語(yǔ)言KeilC51采用大端模式存儲(chǔ)數(shù)據(jù)Intel的x86系列CPU則采用小端模式存儲(chǔ)數(shù)據(jù)51系列單片機(jī)編程語(yǔ)言KeilC51采用大端模式存儲(chǔ)數(shù)據(jù)I1.4.1微型機(jī)存儲(chǔ)器結(jié)構(gòu)1.4存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中的記憶設(shè)備，用來(lái)存放程序和數(shù)據(jù)。隨著計(jì)算機(jī)的發(fā)展，存儲(chǔ)器的地位越來(lái)越重要。存儲(chǔ)器有三個(gè)主要指標(biāo)：速度、容量和價(jià)格/位（簡(jiǎn)稱(chēng)位價(jià)）。1.4.1微型機(jī)存儲(chǔ)器結(jié)構(gòu)1.4存儲(chǔ)器存儲(chǔ)器是計(jì)算機(jī)中1微型機(jī)存儲(chǔ)器結(jié)構(gòu)(1)CPU內(nèi)可以有十幾個(gè)、幾十個(gè)寄存器，它們的速度最快、位價(jià)最高、容量最小。(2)在主存與CPU間，插入了比主存速度更快，容量更小的緩存，顯然其價(jià)位要高于主存。主存與緩存之間的數(shù)據(jù)調(diào)動(dòng)是由硬件自動(dòng)完成的。(3)主存儲(chǔ)器（內(nèi)存）用來(lái)存放將要參與運(yùn)行的程序和數(shù)據(jù)，并能由CPU直接隨機(jī)存取，其速度與CPU速度差距較大。（4）輔助存儲(chǔ)器容量比主存大得多，大都用來(lái)存放暫時(shí)未用到的程序和數(shù)據(jù)文件。CPU不能直接訪問(wèn)輔存，輔存只能與主存交換信息。1微型機(jī)存儲(chǔ)器結(jié)構(gòu)(1)CPU內(nèi)可以有十幾個(gè)、幾十個(gè)寄2存儲(chǔ)器的組織存儲(chǔ)器容量單位位（bit）是二進(jìn)制數(shù)的最基本單位，也是存儲(chǔ)器存儲(chǔ)信息的最小單位。字節(jié)（Byte）是計(jì)算機(jī)中數(shù)據(jù)處理的基本單位，一個(gè)字節(jié)由8位構(gòu)成，即1B=8bit。字（Word）可以表示兩個(gè)字節(jié)，即16位。2存儲(chǔ)器的組織存儲(chǔ)器容量單位位（bit）是二進(jìn)制數(shù)的最存儲(chǔ)器的組成存儲(chǔ)器芯片由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和讀寫(xiě)電路構(gòu)成存儲(chǔ)體。存儲(chǔ)體是存儲(chǔ)器的核心，程序和數(shù)據(jù)都存放在存儲(chǔ)體中。地址譯碼。地址譯碼驅(qū)動(dòng)電路實(shí)際上包含譯碼器和驅(qū)動(dòng)器兩部分。譯碼器將地址總線輸入的地址碼轉(zhuǎn)換成與之對(duì)應(yīng)的譯碼輸出線上的有效電平，以表示選中了某一存儲(chǔ)單元，然后由驅(qū)動(dòng)器提供驅(qū)動(dòng)電流去驅(qū)動(dòng)相應(yīng)的讀寫(xiě)電路，完成對(duì)被選中存儲(chǔ)單元的讀寫(xiě)操作。I/O和讀寫(xiě)電路。I/O和讀寫(xiě)電路包括讀出放大器、寫(xiě)入電路和讀寫(xiě)控制電路，用以完成被選中存儲(chǔ)單元中各位的讀出和寫(xiě)入操作。存儲(chǔ)器的組成存儲(chǔ)器芯片由存儲(chǔ)體、地址譯碼驅(qū)動(dòng)電路、I/O和隨機(jī)讀取存儲(chǔ)器（RandomAccessMemory-RAM）隨機(jī)存取存儲(chǔ)器中的內(nèi)容即可以讀出，也可以寫(xiě)入。讀出時(shí)并不損壞原來(lái)存儲(chǔ)的內(nèi)容，只有寫(xiě)入時(shí)才修改原來(lái)所存儲(chǔ)的內(nèi)容。斷電后，存儲(chǔ)內(nèi)容立即消失，即具有易失性。只讀存儲(chǔ)器（ReadOnlyMemory-ROM）

ROM是只讀存儲(chǔ)器。顧名思義，它的特點(diǎn)是只能讀出原有的內(nèi)容，不能由用戶再寫(xiě)入新內(nèi)容。ROM中存儲(chǔ)的內(nèi)容不會(huì)因斷電而丟失，即具有非易失性。常用的存儲(chǔ)芯片分為兩種：隨機(jī)讀取存儲(chǔ)器（RandomAccessMemory-RRAMROM動(dòng)態(tài)RAM（DynamicRAM）集成度高、芯片引腳數(shù)少，封裝尺寸小、功耗低、需要實(shí)時(shí)刷靜態(tài)RAM（StaticRAM）存取速度快PROMEPROMEEPROMFlashMemory只允許數(shù)據(jù)寫(xiě)入一次需要用紫外線照射擦除不能對(duì)個(gè)別需要改寫(xiě)的單元進(jìn)行單獨(dú)擦除用電氣方法將存儲(chǔ)內(nèi)容擦除，既可局部擦寫(xiě)，又可全部擦寫(xiě)具有擦除、重寫(xiě)速度快的特點(diǎn)，而且至少可以擦寫(xiě)/編程上萬(wàn)次RAMROM動(dòng)態(tài)RAM（DynamicRAM）集成度高、芯8K×8位的靜態(tài)RAM6264為地址輸入為數(shù)據(jù)輸入/輸出分別為片選信號(hào)為寫(xiě)允許信號(hào)為讀允許信號(hào)

8K=2138K×8位的靜態(tài)RAM6264為地址輸入為數(shù)據(jù)輸入/輸出東北大學(xué)微機(jī)原理第三講課件東北大學(xué)微機(jī)原理第三講課件32K的EPROM27256Vcc接+5VVpp平時(shí)接+5V，當(dāng)其接+25V時(shí)用來(lái)完成編程的需要Vss為地CS為片選端OE為輸出允許端32K=21532K的EPROM27256Vcc接+5VVpp平東北大學(xué)微機(jī)原理第三講課件512kFLASH29C0403條控制線5V編程電壓19條地址線（A0～A18）8條數(shù)據(jù)線（D0～D7）512kFLASH29C0403條控制線5V編程電壓19東北大學(xué)微機(jī)原理第三講課件總結(jié)存儲(chǔ)器件的引腳分類(lèi)地址引腳一個(gè)存儲(chǔ)器件的地址線條數(shù)由存儲(chǔ)器的容量決定。數(shù)據(jù)引腳用來(lái)選擇存儲(chǔ)器件中的一個(gè)存儲(chǔ)單元通過(guò)數(shù)據(jù)線能夠輸入數(shù)據(jù)（存儲(chǔ)），也能夠提取數(shù)據(jù)（讀出）被標(biāo)為從A0（最低有效地址輸入）到An被標(biāo)為D0~Dm總結(jié)存儲(chǔ)器件的引腳分類(lèi)地址引腳一個(gè)存儲(chǔ)器件的地址線條數(shù)由存控制引腳ROM通常只有一個(gè)控制輸入輸出允許（）或是輸出選通（）

RAM通常有一個(gè)或兩個(gè)控制輸入一個(gè)控制輸入，則常稱(chēng)為

兩個(gè)控制輸入通常標(biāo)為選擇引腳每個(gè)存儲(chǔ)器件都有一個(gè)輸入（有時(shí)不止一個(gè)）用來(lái)選擇或允許存儲(chǔ)器件常稱(chēng)為片選（），片允許（）

選擇線通常由地址譯碼電路的譯碼線給出的信號(hào)控制。如果一個(gè)容量為32KB的存儲(chǔ)器件選擇線被譯碼，其首地址為10000H，則它的最后一個(gè)單元地址為17FFFH?？刂埔_ROM通常只有一個(gè)控制輸入輸出允許（）或是輸出選通3存儲(chǔ)器與CPU的連接3存儲(chǔ)器與CPU的連接讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送給CPU，其操作過(guò)程是：讀操作是指從CPU送來(lái)的地址所指定的存儲(chǔ)單元中取出信息，再送寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作過(guò)程是：寫(xiě)操作是指將要寫(xiě)入的信息存入CPU所指定的存儲(chǔ)單元中，其操作4地址譯碼解決CPU的地址引腳數(shù)與存儲(chǔ)器的地址引腳數(shù)不匹配問(wèn)題簡(jiǎn)單的門(mén)電路譯碼器11111XXXXXXXXXXXXXXX無(wú)關(guān)項(xiàng)A14~A0被寫(xiě)為邏輯0，確定最低地址11111000000000000000=F8000H無(wú)關(guān)項(xiàng)A14~A0被寫(xiě)為邏輯1，確定最高地址。11111111111111111111=FFFFFH4地址譯碼解決CPU的地址引腳數(shù)與存儲(chǔ)器的地址引腳數(shù)不匹專(zhuān)用譯碼集成電路譯碼專(zhuān)用譯碼集成電路譯碼A19A18A17A16A15……A01111X……X無(wú)關(guān)項(xiàng)A15~A0被寫(xiě)為邏輯0，確定最低地址。11110000000000000000=F0000H無(wú)關(guān)項(xiàng)A15~A0被寫(xiě)為邏輯1，確定最高地址。11111111111111111111=FFFFFHA19A18A17A16A15……A0如果需要與譯碼器的輸出Y0相連如果需要與譯碼器的輸出Y0相連如果需要與譯碼器的輸出Y6相連如果需要與譯碼器的輸出Y6相連可編程邏輯器件譯碼可編程邏輯器件譯碼東北大學(xué)微機(jī)原理第三講課件A19A18A17A16A15……A0000XX……X無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯0，確定最低地址。00000000000000000000=00000H無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯1，確定最高地址。00011111111111111111=1FFFFH當(dāng)A19、A18、A17都是邏輯0時(shí)，ROM為邏輯0A19A18A17A16A15……A0當(dāng)A19A18A17A16A15……A0011XX……X無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯0，確定最低地址。01100000000000000000=60000H無(wú)關(guān)項(xiàng)A16~A0被寫(xiě)為邏輯1，確定最高地址。01111111111111111111=7FFFFH當(dāng)A19=0、A18=1、A17=1時(shí)，RAM為邏輯0A19A18A17A16A15……A0當(dāng)譯碼方式線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（或經(jīng)反相器）分別接至各個(gè)存儲(chǔ)芯片的片選端，當(dāng)某地址線信息為“0”時(shí)，就選中與之對(duì)應(yīng)的存儲(chǔ)芯片。注意，這些片選地址線每次尋址時(shí)只能有一位有效，不允許同時(shí)有多位有效，這樣才能保證每次只選中一個(gè)芯片（或組）。線選法的優(yōu)點(diǎn)是不需要地址譯碼器，線路簡(jiǎn)單，選擇芯片無(wú)須外加邏輯電路，但僅適用于連接存儲(chǔ)芯片較少的場(chǎng)合。同時(shí)，線選法不能充分利用系統(tǒng)的存儲(chǔ)器空間，且把地址空間分成了相互隔離的區(qū)域，給編程帶來(lái)了一定的困難。假設(shè)4片2K×8用線選法構(gòu)成8K×8存儲(chǔ)器譯碼方式線選法線選法就是用除片內(nèi)尋址外的高位地址線直接（譯碼方式部分譯碼部分譯碼只用除片內(nèi)尋址外的高位地址的一部分來(lái)譯碼產(chǎn)生片選信號(hào)。如用4片2K×8的存儲(chǔ)芯片組成8K×8存儲(chǔ)器，需要4個(gè)片選信號(hào)，因此只要用兩根地址線來(lái)譯碼產(chǎn)生。地址重疊選用A12和A11譯碼A12=0,A11=0，而無(wú)論A19～A13取何值，均選中第一片A12=0，A11=1，而無(wú)論A19～A13取何值，均選中第二片A12=1，A11=1，而無(wú)論A19～A13取何值，均選中第四片A12=1，A11=0，而無(wú)論A19～A13取何值，均選中第三片8KRAM中的任一個(gè)存儲(chǔ)單元，都對(duì)應(yīng)有2(20–13)=27個(gè)地址這種一個(gè)存儲(chǔ)單元出現(xiàn)多個(gè)地址的現(xiàn)象稱(chēng)為地址重疊。譯碼方式部分譯碼部分譯碼只用除片內(nèi)尋址外的高位地址的一部地址重疊區(qū)示意基本地址為00000H～01FFFH令未用到的高位地址全為0，這樣確定的存儲(chǔ)器地址稱(chēng)為基本地址地址重疊區(qū)示意基本地址為令未用到的高位地址全為0，這樣確定譯碼方式全譯碼全譯碼法將除片內(nèi)尋址外的全部高位地址線都作為地址譯碼器的輸入，譯碼器的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。全譯碼法的優(yōu)點(diǎn)是每片（或組）芯片的地址范圍是唯一確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。譯碼方式全譯碼全譯碼法將除片內(nèi)尋址外的全部高位地址線都作1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)例如，存儲(chǔ)器容量為128K×16，若選用8K×8的存儲(chǔ)芯片，則需要：1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)例如，存儲(chǔ)器容量為128K×1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)位擴(kuò)展將多片組合起來(lái)常采用位擴(kuò)展法、字?jǐn)U展法、字和位同時(shí)擴(kuò)展法。1.4.5容量擴(kuò)展與數(shù)據(jù)存儲(chǔ)位擴(kuò)展將多片組合起來(lái)常采用字?jǐn)U展將存儲(chǔ)器芯片外的地址線都作為地址譯碼器的輸入，即全譯碼字?jǐn)U展將存儲(chǔ)器芯片外的地址線都作為地址譯碼器的輸入，