集成電路工藝課件

集成電路制造工藝集成電路制造工藝1>硅是自然界中蘊藏最豐富的元素之一，約占地殼的25%，僅次于氧；>硅是目前人類研究最深入、了解最清楚的物質(zhì)；>硅是現(xiàn)在人類提取的最純材料，也是人類制造的最大單晶。一、集成電路制造工藝與制造流程介紹1.集成電路制造工藝介紹半導(dǎo)體材料工藝的發(fā)展是集成電路制造工藝發(fā)展的基礎(chǔ)。1.1硅（Si）工藝生產(chǎn)技術(shù)（簡稱硅技術(shù)）a.硅技術(shù)在超大規(guī)模集成電路的生產(chǎn)中占據(jù)主要地位。b.在可預(yù)見的未來，迅速發(fā)展的硅技術(shù)將仍處主導(dǎo)地位。硅單晶——是最重要的集成電路襯底材料，是制作復(fù)雜微電子器件的基礎(chǔ)。>硅是自然界中蘊藏最豐富的元素之一，約占地殼的25%，僅次2需要，在雙極工藝與MOS工藝之間又衍生出BiCMOS工藝。

一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)1）

c.以硅材料為基礎(chǔ)的集成電路制造工藝劃分

>在硅工藝下一般可分出兩支：雙極（Bipolar）工藝、

MOS（金屬-氧化物-半導(dǎo)體）場效應(yīng)工藝。

>近年來為了適應(yīng)高速大驅(qū)動和高密度低功耗ASIC與SoC設(shè)計的需要，在雙極工藝與MOS工藝之間又衍生出BiCMOS工藝。 3一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)2）d.Bipolar工藝——最早的集成電路生產(chǎn)工藝>以有源晶體管為基礎(chǔ)，以平面晶體管為基本單元。>工藝電路的特點：-高速、高增益、低噪聲、負載能力強和功耗大，-適合中、小規(guī)模集成電路和模擬集成電路（如運放、ADC和DAC等）；>雙極工藝在完善與發(fā)展中有最明顯的兩方面變化：-采用復(fù)合管的集成注入邏輯和集成肖特基邏輯結(jié)構(gòu)改善了雙極集成產(chǎn)品的密度性能比，進而提高了集成度；-在新型的BiCMOS工藝集成電路中，Bipolar工藝常依據(jù)其 負載能力強的特性，用作電路或芯片的I/O部分電路。一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（4一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)3）e.MOS工藝>以有源場效應(yīng)管（FET）為基礎(chǔ)，以MOS開關(guān)電路和MOS放大電路為基本單元；>工藝電路的特點：-結(jié)構(gòu)簡單、功耗低、電流電壓適應(yīng)范圍大；-面積是對應(yīng)Bipolar的1/5；

-速度不快、負載能力不強和抗靜電能力差等。>MOS工藝自身需進一步發(fā)展和完善的地方：

-在深亞微米工藝情況下的速度限制問題；-在單片集成密度達到1000萬門后，功耗及封裝限制問題；-提高抗靜電能力等。一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（5-是MOS工藝中最常用的工藝。

一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)5）

f.CMOS工藝——當今集成電路生產(chǎn)的主導(dǎo)工藝

互補型CMOS工藝的出現(xiàn)，使集成電路工藝發(fā)展進入一個新時代。

>在CMOS電路中，P溝道MOS管作為負載器件，N溝道MOS

管作為驅(qū)動器件。要求在同一個襯底上必須制造出PMOS管 和NMOS管。

>CMOS工藝，具有一般MOS的優(yōu)點，同時還具有：

-超高速、高密度潛力和高增益；

-低靜態(tài)功耗、低噪聲和低電流驅(qū)動；

-寬的電源電壓范圍、寬的輸出電壓幅度（無閾 值損失），可與TTL電路兼容；

-適合各種規(guī)模數(shù)字集成電路和模擬集成電路；-是MOS工藝中最常用的工藝。 一、集成電路制造工藝6>GaAs中載流子的遷移率遠遠高于硅中載流子的遷移率；-通常比摻雜硅要高出6倍。>由于GaAs是一種化合物半導(dǎo)體材料，很容易將硅離子注入到GaAs中形成MFSFET的源區(qū)和漏區(qū)；>從工藝上來講，GaAs的大規(guī)模集成也比較容易實現(xiàn)。一、集成電路制造工藝與制造流程介紹1.2砷化鎵（GaAs）工藝a.砷化鎵（GaAs）屬于III-V類半導(dǎo)體GaAs工藝目前只用于超高速的場合，主要原因是它的工藝一致性差，使其制造的成品率遠比硅材料工藝低。>GaAs中載流子的遷移率遠遠高于硅中載流子的遷移率；-7

一、集成電路制造工藝與制造流程介紹1.2砷化鎵（GaAs）工藝（續(xù)1）

b.以GaAs材料為基礎(chǔ)的集成電路制造工藝劃分

>在GaAs工藝下也可分出兩支：

-雙極型GaAs器件，主要用于制造分離的GaAs管子和 由互連形成ISL；

-FETGaAs邏輯器件。

c.GaAs工藝的特點

>基本單元的面積很小，寄生電容小，器件可直接隔離；

>工作速度高，適用于高速集成電路的制造；>工藝一致性差，材料的缺陷密度大。 一、集成電路制造工藝與制造流程介紹>工藝一致性差，8數(shù)百個不同的工藝步驟，耗時約一、二個月的時間。

一、集成電路制造工藝與制造流程介紹2．以硅工藝為基礎(chǔ)的集成電路生產(chǎn)制造流程2.1集成電路生產(chǎn)制造基本流程

集成電路的實際制作流程非常復(fù)雜，一般需經(jīng)過數(shù)百個不同的工藝步驟，耗時約一、二個月的時間。 一、集成電路9

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟

a.拉單晶硅錠

>半導(dǎo)體工業(yè)所用硅單晶80%~90%是由切克勞斯基（CZ）法制備的；

>對于硅來說，是一種從液體到固態(tài)的單元素晶體生長過程；

>晶體生長速率不同于拉晶速率，其與溫度系數(shù)有密切關(guān)系。單晶硅生長爐拉單晶硅錠示意圖拉單晶硅錠 一、集成電路制造工藝與制造流程介紹單晶硅生長爐拉單晶10晶圓清洗（Cleaning）

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)1）

b.硅圓晶片的形成

>硅是硬而脆的半導(dǎo)體材料，在Rockwell“A”硬度表上為72.6；

>對硅進行整形和切割的最合適材料是工業(yè)純金剛石，但也 有用SiC和Al2O3的；

>把硅錠加工成拋光好的大晶圓片，通常需要6步機械加工、

2步化學(xué)加工和1~2步拋光。拉單晶硅錠切片（Slicing）晶圓研磨（Lapping）晶圓清洗（Cleaning） 一、集成電路制造工藝與制造11

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)2）

b.硅圓晶片的形成（續(xù)1）

在整個硅圓晶片的切割加工過程中約有1/3的單晶硅錠材料 變成鋸屑而損失掉了。

晶圓拋光（Polishing）晶圓檢查（Inspection） 一、集成電路制造工藝與制造流程介紹 在整個硅圓晶片的切割12一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)3）c.氧化>氧化膜（SiO2）的作用：-雜質(zhì)擴散掩蔽膜。-器件表面保護或鈍化膜-電路隔離介質(zhì)或絕緣介質(zhì)-電容介質(zhì)材料-MOS管的絕緣柵材料在室溫下，硅圓晶片只要在空氣中一暴露，就會在表面形成各個原子層的氧化膜（SiO2）。氧化膜相當致密，能阻止更多氧原子通過它繼續(xù)氧化。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各13

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)4）

c.氧化（續(xù)1）

>氧化膜（SiO2）的重要特性——掩蔽性

-由于B、P、As等雜質(zhì)在SiO2的擴散系數(shù)遠小于在Si中的擴散系數(shù)。

-二氧化硅膜的化學(xué)穩(wěn)定性極高，不溶于水，除氫氟酸外，和別的 酸不起作用。氫氟酸腐蝕原理如下：6442SiFSiO2HFH2SiF4HFSiF2H2O-SiF6于水。利用這一性質(zhì)可將氧化膜作為掩蔽膜，光刻出IC制造 中的各種窗口。

一、集成電路制造工藝與制造流程介紹6442SiFSiO14方法速度均勻重復(fù)性結(jié)構(gòu)掩蔽性水溫干氧慢好致密好濕氧快較好中基本滿足95℃水汽最快差疏松較差102℃

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)5）

c.氧化（續(xù)2）

由于天然形成的氧化層（SiO2）只有40埃左右。無法達到掩 蔽、絕緣、保護和隔離等功能，為此需進行氧化處理工作。

>氧化膜（SiO2）的制備方法

-目前氧化膜（SiO2）的制備方法很多，如：熱分解沉積法、 濺射法、陽極氧化法、等離子氧化法和熱氧化法等。

-唯獨熱氧化法制備的二氧化硅膜質(zhì)量最好。

常用熱氧化方法注：實際采用是“干氧－－濕氧－－干氧”方法。方法速度均勻重復(fù)性結(jié)構(gòu)掩蔽性水溫干氧慢好致密好濕氧快較好中基15

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)6）

c.氧化（續(xù)3）

>熱氧化工藝流程清洗氧化爐檢查氧氣輸入孔 晶圓電加熱 一、集成電路制造工藝與制造流程介紹清洗氧化爐檢查氧氣輸16一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)7）c.摻雜>擴散：擴散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。>擴散分為兩步：-預(yù)淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。-推進：在高溫、高壓下，使硅片表面的雜質(zhì)擴散到硅片內(nèi)部。*在襯底材料上摻入五價磷或三價硼，以改變半導(dǎo)體材料的電性能。*摻雜過程是由硅的表面向體內(nèi)作用的。*目前，有兩種摻雜方式：擴散和離子注入。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各17一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)8）c.摻雜（續(xù)1）>什么是離子注入？-將某種元素的原子經(jīng)離化變成帶電的離子；-在強電場中加速，獲得較高的動能；-射入材料表層（靶）；-以改變這種材料表層的物理或化學(xué)性質(zhì)。離子注入技術(shù)是上世紀60年代開始發(fā)展起來的一種在很多方面都優(yōu)于擴散方法的摻雜工藝。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各18確的控制離子的注入深度。

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)9）

c.摻雜（續(xù)2）

>離子注入系統(tǒng)

一般采用 氣體源， 如BF3、

BCl3、PH3、

ASH3等。

-從離子源引出的離子經(jīng)過加速管的加速使離子獲得很高的能量；

-然后進入磁分析器使離子純化，分析后的離子可再加速以提高離子的能量；

-再經(jīng)過兩維偏轉(zhuǎn)掃描器使離子束均勻的注入到材料表面；

-用電荷積分儀可精確的測量注入離子的數(shù)量，調(diào)節(jié)注入離子的能量，可精確的控制離子的注入深度。 一、集成電路制造工藝與制造19一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)10）c.摻雜（續(xù)3）>離子注入過程演示*離子注入過程是一個非平衡過程，高能離子進入靶后不斷與 原子核及其核外電子碰撞，逐步損失能量，最后停下來。停 下來的位置是隨機的，一部分不在晶格上，因而沒有電活性。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各20一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)11）c.摻雜（續(xù)4）

>離子注入的優(yōu)點：

-各種雜質(zhì)濃度分布與注入濃度可通過控制摻雜劑量(1011-1016cm-2)

和能量(10-200KeV)來達到；

-橫向分布非常均勻(1%variationacross8’’wafer)；

-表面濃度不受固溶度限制，可做到淺結(jié)低濃度或深結(jié)高濃度；

-注入元素可以非常純，雜質(zhì)單一性；

-可用多種材料作掩膜(如金屬/光刻膠/介質(zhì))，可防止沾污，自由度大；

-低溫過程（因此可用光刻膠作掩膜），避免高溫過程引起的熱擴散。

>離子注入的局限：

-會產(chǎn)生缺陷，甚至非晶層，必須經(jīng)高溫退火加以改進；

-產(chǎn)量不高、設(shè)備復(fù)雜；-有不安全因素(如高壓、有毒氣體)。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各21一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)12）d.沉積>薄膜沉積技術(shù)從早期的蒸鍍技術(shù)開始至今，已發(fā)展為2個主要方向。-物理氣相沉積（PhysicalVaporDepositionPVD）其以物理方式進行薄膜沉積，但已不大適用于超大規(guī)模集成電路的制造。-化學(xué)氣相沉積（ChemicalVaporDepositionCVD）其以化學(xué)反應(yīng)進行薄膜沉積，適用于超大規(guī)模集成電路的制造。集成電路是由數(shù)層材質(zhì)厚度不同的薄膜組成。而將這些薄膜置于硅圓晶片上所需要的技術(shù)，便是所謂的薄膜沉積及薄膜成長等技術(shù)?；瘜W(xué)氣相沉積是目前主要的薄膜沉積技術(shù)。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各22

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)13）

d.沉積（續(xù)1）

>薄膜沉積工藝主要用于在硅片表面上淀積一層材料，如金屬鋁、 多晶硅及磷硅玻璃PSG等。

>在薄膜形成過程中，并不消耗晶片或底材的材質(zhì)?；瘜W(xué)氣相沉積SiO2工藝 一、集成電路制造工藝與制造流程介紹化學(xué)氣相沉積SiO223一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)14）e.光刻>光刻的目的-在SiO2或金屬薄膜上刻蝕出與掩膜版完全對應(yīng)的幾何窗口圖形。-實現(xiàn)選擇性摻雜和金屬薄膜布線等目的。光刻是一種圖形復(fù)印和化學(xué)腐蝕相結(jié)合的精密表面加工技術(shù)。-刻蝕的圖形完整性好，尺寸準確，邊緣整齊，線條陡直；-圖形內(nèi)無針孔，圖形外無小島，不染色；-硅片表面清潔，無底膜;-圖形套刻準確。>光刻的質(zhì)量要求一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各24

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)15）

e.光刻（續(xù)1）

>掩膜扳和光刻膠。

-掩膜板：亮板和暗板。

-光刻膠：正膠和負膠。

*正膠：曝光前不可溶，曝光后可溶

（鄰位醌疊氮基化合物）

*負膠：曝光前可溶，曝光后不可溶

（聚乙烯醇肉桂酸酯）在單片晶圓上可制作成百上千個芯片 一、集成電路制造工藝與制造流程介紹在單片晶圓上可制作25

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)16）

e.光刻（續(xù)2）

>基于負膠的光刻步驟。

-曝光：

*以紫外光為光源的光學(xué)曝光就可分為接觸式、接近式和投影式；

*其他曝光方式還有X射線曝光、電子束曝光、直接分步重復(fù)曝 光、深紫外線曝光等；

*在曝光時，曝光時間、氮氣釋放、氧氣、駐波和光線平行度等 因素將影響曝光質(zhì)量。

-刻蝕——利用化學(xué)或物理方式對氧化硅膜、氮化膜和金屬膜等上 的有關(guān)區(qū)域進行腐蝕加工。一般有兩種刻蝕方法：

*采用圖形內(nèi)無針孔，圖形外無小島，不染色，腐蝕液濕法刻蝕；*采用原子游離基、分子游離基以及離子等的干法刻蝕。 一、集成電路制造工藝與制造流程介紹*采用原子游離基26

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)17）

f.測試

>集成電路產(chǎn)品測試分為裸片測試與封裝后 測試兩個測試環(huán)節(jié)。

-測試主要針對電路功能與電氣參數(shù)指標。

-由于集成電路的封裝價格一般較高，故 先進行裸片測試工序；

-裸片測試合格率應(yīng)控制在90%~95%；這 樣才能保證封裝后芯片有較高的合格率。美國ELECTROGLAS公司EG2001自動針測系統(tǒng) 一、集成電路制造工藝與制造流程介紹美國ELECTROG27

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)18）

g.封裝

>封裝工藝環(huán)節(jié)可包含芯片切割、芯片粘貼、壓焊鍵合線和模壓塑封。

>常用的封裝形式有：DIP、PLCC、SOIC和QFP等。

裸片與鍵合線連接示意圖封裝示意圖常用芯片封裝形式 一、集成電路制造工藝與制造流程介紹封裝示意圖常用芯片28例：基于P襯底的NMOS管的工藝流程一、集成電路制造工藝與制造流程介紹例：基于P襯底的NMOS管的工藝流程一、集成電路制造工藝與制29

一、集成電路制造工藝與制造流程介紹3.集成電路制造工藝的新技術(shù)與新發(fā)展*65nm工藝很快將迎來實用化階段，已開始解決45nm

工藝提出的挑戰(zhàn)，并積極進行著其支撐工藝與生產(chǎn)設(shè) 備的技術(shù)開發(fā)。

a.干蝕刻技術(shù)：

>隨著細微化，蝕刻方法已從濕刻轉(zhuǎn)向干蝕刻。

>而干蝕刻設(shè)備又由批量式變?yōu)楸∑健?/p>

b.氧氮化成膜技術(shù):

>新的氧化技術(shù)適用的工序包括淺溝槽隔離(STL)的邊角氧化、 柵極氧化前的犧牲層氧化、柵極氧化及柵極側(cè)壁氧化。

>它們將把Si暴露在高溫的氧、水蒸氣、鹽酸等氧化性氣體中的 熱氧化法代之以利用氧基等不同于以往的氧化方法。

c.離子注入、CVD(化學(xué)汽相淀積)技術(shù)、清洗技術(shù)和低K膜的腐蝕/拋光等技術(shù)方面都有較快的發(fā)展。 一、集成電路制造工藝與制造流程介紹蝕/拋光等技術(shù)30集成電路制造工藝集成電路制造工藝31>硅是自然界中蘊藏最豐富的元素之一，約占地殼的25%，僅次于氧；>硅是目前人類研究最深入、了解最清楚的物質(zhì)；>硅是現(xiàn)在人類提取的最純材料，也是人類制造的最大單晶。一、集成電路制造工藝與制造流程介紹1.集成電路制造工藝介紹半導(dǎo)體材料工藝的發(fā)展是集成電路制造工藝發(fā)展的基礎(chǔ)。1.1硅（Si）工藝生產(chǎn)技術(shù)（簡稱硅技術(shù)）a.硅技術(shù)在超大規(guī)模集成電路的生產(chǎn)中占據(jù)主要地位。b.在可預(yù)見的未來，迅速發(fā)展的硅技術(shù)將仍處主導(dǎo)地位。硅單晶——是最重要的集成電路襯底材料，是制作復(fù)雜微電子器件的基礎(chǔ)。>硅是自然界中蘊藏最豐富的元素之一，約占地殼的25%，僅次32需要，在雙極工藝與MOS工藝之間又衍生出BiCMOS工藝。

一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)1）

c.以硅材料為基礎(chǔ)的集成電路制造工藝劃分

>在硅工藝下一般可分出兩支：雙極（Bipolar）工藝、

MOS（金屬-氧化物-半導(dǎo)體）場效應(yīng)工藝。

>近年來為了適應(yīng)高速大驅(qū)動和高密度低功耗ASIC與SoC設(shè)計的需要，在雙極工藝與MOS工藝之間又衍生出BiCMOS工藝。 33一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)2）d.Bipolar工藝——最早的集成電路生產(chǎn)工藝>以有源晶體管為基礎(chǔ)，以平面晶體管為基本單元。>工藝電路的特點：-高速、高增益、低噪聲、負載能力強和功耗大，-適合中、小規(guī)模集成電路和模擬集成電路（如運放、ADC和DAC等）；>雙極工藝在完善與發(fā)展中有最明顯的兩方面變化：-采用復(fù)合管的集成注入邏輯和集成肖特基邏輯結(jié)構(gòu)改善了雙極集成產(chǎn)品的密度性能比，進而提高了集成度；-在新型的BiCMOS工藝集成電路中，Bipolar工藝常依據(jù)其 負載能力強的特性，用作電路或芯片的I/O部分電路。一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（34一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)3）e.MOS工藝>以有源場效應(yīng)管（FET）為基礎(chǔ)，以MOS開關(guān)電路和MOS放大電路為基本單元；>工藝電路的特點：-結(jié)構(gòu)簡單、功耗低、電流電壓適應(yīng)范圍大；-面積是對應(yīng)Bipolar的1/5；

-速度不快、負載能力不強和抗靜電能力差等。>MOS工藝自身需進一步發(fā)展和完善的地方：

-在深亞微米工藝情況下的速度限制問題；-在單片集成密度達到1000萬門后，功耗及封裝限制問題；-提高抗靜電能力等。一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（35-是MOS工藝中最常用的工藝。

一、集成電路制造工藝與制造流程介紹1.1硅工藝生產(chǎn)技術(shù)（續(xù)5）

f.CMOS工藝——當今集成電路生產(chǎn)的主導(dǎo)工藝

互補型CMOS工藝的出現(xiàn)，使集成電路工藝發(fā)展進入一個新時代。

>在CMOS電路中，P溝道MOS管作為負載器件，N溝道MOS

管作為驅(qū)動器件。要求在同一個襯底上必須制造出PMOS管 和NMOS管。

>CMOS工藝，具有一般MOS的優(yōu)點，同時還具有：

-超高速、高密度潛力和高增益；

-低靜態(tài)功耗、低噪聲和低電流驅(qū)動；

-寬的電源電壓范圍、寬的輸出電壓幅度（無閾 值損失），可與TTL電路兼容；

-適合各種規(guī)模數(shù)字集成電路和模擬集成電路；-是MOS工藝中最常用的工藝。 一、集成電路制造工藝36>GaAs中載流子的遷移率遠遠高于硅中載流子的遷移率；-通常比摻雜硅要高出6倍。>由于GaAs是一種化合物半導(dǎo)體材料，很容易將硅離子注入到GaAs中形成MFSFET的源區(qū)和漏區(qū)；>從工藝上來講，GaAs的大規(guī)模集成也比較容易實現(xiàn)。一、集成電路制造工藝與制造流程介紹1.2砷化鎵（GaAs）工藝a.砷化鎵（GaAs）屬于III-V類半導(dǎo)體GaAs工藝目前只用于超高速的場合，主要原因是它的工藝一致性差，使其制造的成品率遠比硅材料工藝低。>GaAs中載流子的遷移率遠遠高于硅中載流子的遷移率；-37

一、集成電路制造工藝與制造流程介紹1.2砷化鎵（GaAs）工藝（續(xù)1）

b.以GaAs材料為基礎(chǔ)的集成電路制造工藝劃分

>在GaAs工藝下也可分出兩支：

-雙極型GaAs器件，主要用于制造分離的GaAs管子和 由互連形成ISL；

-FETGaAs邏輯器件。

c.GaAs工藝的特點

>基本單元的面積很小，寄生電容小，器件可直接隔離；

>工作速度高，適用于高速集成電路的制造；>工藝一致性差，材料的缺陷密度大。 一、集成電路制造工藝與制造流程介紹>工藝一致性差，38數(shù)百個不同的工藝步驟，耗時約一、二個月的時間。

一、集成電路制造工藝與制造流程介紹2．以硅工藝為基礎(chǔ)的集成電路生產(chǎn)制造流程2.1集成電路生產(chǎn)制造基本流程

集成電路的實際制作流程非常復(fù)雜，一般需經(jīng)過數(shù)百個不同的工藝步驟，耗時約一、二個月的時間。 一、集成電路39

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟

a.拉單晶硅錠

>半導(dǎo)體工業(yè)所用硅單晶80%~90%是由切克勞斯基（CZ）法制備的；

>對于硅來說，是一種從液體到固態(tài)的單元素晶體生長過程；

>晶體生長速率不同于拉晶速率，其與溫度系數(shù)有密切關(guān)系。單晶硅生長爐拉單晶硅錠示意圖拉單晶硅錠 一、集成電路制造工藝與制造流程介紹單晶硅生長爐拉單晶40晶圓清洗（Cleaning）

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)1）

b.硅圓晶片的形成

>硅是硬而脆的半導(dǎo)體材料，在Rockwell“A”硬度表上為72.6；

>對硅進行整形和切割的最合適材料是工業(yè)純金剛石，但也 有用SiC和Al2O3的；

>把硅錠加工成拋光好的大晶圓片，通常需要6步機械加工、

2步化學(xué)加工和1~2步拋光。拉單晶硅錠切片（Slicing）晶圓研磨（Lapping）晶圓清洗（Cleaning） 一、集成電路制造工藝與制造41

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)2）

b.硅圓晶片的形成（續(xù)1）

在整個硅圓晶片的切割加工過程中約有1/3的單晶硅錠材料 變成鋸屑而損失掉了。

晶圓拋光（Polishing）晶圓檢查（Inspection） 一、集成電路制造工藝與制造流程介紹 在整個硅圓晶片的切割42一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)3）c.氧化>氧化膜（SiO2）的作用：-雜質(zhì)擴散掩蔽膜。-器件表面保護或鈍化膜-電路隔離介質(zhì)或絕緣介質(zhì)-電容介質(zhì)材料-MOS管的絕緣柵材料在室溫下，硅圓晶片只要在空氣中一暴露，就會在表面形成各個原子層的氧化膜（SiO2）。氧化膜相當致密，能阻止更多氧原子通過它繼續(xù)氧化。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各43

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)4）

c.氧化（續(xù)1）

>氧化膜（SiO2）的重要特性——掩蔽性

-由于B、P、As等雜質(zhì)在SiO2的擴散系數(shù)遠小于在Si中的擴散系數(shù)。

-二氧化硅膜的化學(xué)穩(wěn)定性極高，不溶于水，除氫氟酸外，和別的 酸不起作用。氫氟酸腐蝕原理如下：6442SiFSiO2HFH2SiF4HFSiF2H2O-SiF6于水。利用這一性質(zhì)可將氧化膜作為掩蔽膜，光刻出IC制造 中的各種窗口。

一、集成電路制造工藝與制造流程介紹6442SiFSiO44方法速度均勻重復(fù)性結(jié)構(gòu)掩蔽性水溫干氧慢好致密好濕氧快較好中基本滿足95℃水汽最快差疏松較差102℃

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)5）

c.氧化（續(xù)2）

由于天然形成的氧化層（SiO2）只有40埃左右。無法達到掩 蔽、絕緣、保護和隔離等功能，為此需進行氧化處理工作。

>氧化膜（SiO2）的制備方法

-目前氧化膜（SiO2）的制備方法很多，如：熱分解沉積法、 濺射法、陽極氧化法、等離子氧化法和熱氧化法等。

-唯獨熱氧化法制備的二氧化硅膜質(zhì)量最好。

常用熱氧化方法注：實際采用是“干氧－－濕氧－－干氧”方法。方法速度均勻重復(fù)性結(jié)構(gòu)掩蔽性水溫干氧慢好致密好濕氧快較好中基45

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)6）

c.氧化（續(xù)3）

>熱氧化工藝流程清洗氧化爐檢查氧氣輸入孔 晶圓電加熱 一、集成電路制造工藝與制造流程介紹清洗氧化爐檢查氧氣輸46一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)7）c.摻雜>擴散：擴散爐與氧化爐基本相同，只是將要摻入的雜質(zhì)如P或B的源放入爐管內(nèi)。>擴散分為兩步：-預(yù)淀積：將濃度很高的一種雜質(zhì)元素P或B淀積在硅片表面。-推進：在高溫、高壓下，使硅片表面的雜質(zhì)擴散到硅片內(nèi)部。*在襯底材料上摻入五價磷或三價硼，以改變半導(dǎo)體材料的電性能。*摻雜過程是由硅的表面向體內(nèi)作用的。*目前，有兩種摻雜方式：擴散和離子注入。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各47一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)8）c.摻雜（續(xù)1）>什么是離子注入？-將某種元素的原子經(jīng)離化變成帶電的離子；-在強電場中加速，獲得較高的動能；-射入材料表層（靶）；-以改變這種材料表層的物理或化學(xué)性質(zhì)。離子注入技術(shù)是上世紀60年代開始發(fā)展起來的一種在很多方面都優(yōu)于擴散方法的摻雜工藝。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各48確的控制離子的注入深度。

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)9）

c.摻雜（續(xù)2）

>離子注入系統(tǒng)

一般采用 氣體源， 如BF3、

BCl3、PH3、

ASH3等。

-從離子源引出的離子經(jīng)過加速管的加速使離子獲得很高的能量；

-然后進入磁分析器使離子純化，分析后的離子可再加速以提高離子的能量；

-再經(jīng)過兩維偏轉(zhuǎn)掃描器使離子束均勻的注入到材料表面；

-用電荷積分儀可精確的測量注入離子的數(shù)量，調(diào)節(jié)注入離子的能量，可精確的控制離子的注入深度。 一、集成電路制造工藝與制造49一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)10）c.摻雜（續(xù)3）>離子注入過程演示*離子注入過程是一個非平衡過程，高能離子進入靶后不斷與 原子核及其核外電子碰撞，逐步損失能量，最后停下來。停 下來的位置是隨機的，一部分不在晶格上，因而沒有電活性。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各50一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)11）c.摻雜（續(xù)4）

>離子注入的優(yōu)點：

-各種雜質(zhì)濃度分布與注入濃度可通過控制摻雜劑量(1011-1016cm-2)

和能量(10-200KeV)來達到；

-橫向分布非常均勻(1%variationacross8’’wafer)；

-表面濃度不受固溶度限制，可做到淺結(jié)低濃度或深結(jié)高濃度；

-注入元素可以非常純，雜質(zhì)單一性；

-可用多種材料作掩膜(如金屬/光刻膠/介質(zhì))，可防止沾污，自由度大；

-低溫過程（因此可用光刻膠作掩膜），避免高溫過程引起的熱擴散。

>離子注入的局限：

-會產(chǎn)生缺陷，甚至非晶層，必須經(jīng)高溫退火加以改進；

-產(chǎn)量不高、設(shè)備復(fù)雜；-有不安全因素(如高壓、有毒氣體)。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各51一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)12）d.沉積>薄膜沉積技術(shù)從早期的蒸鍍技術(shù)開始至今，已發(fā)展為2個主要方向。-物理氣相沉積（PhysicalVaporDepositionPVD）其以物理方式進行薄膜沉積，但已不大適用于超大規(guī)模集成電路的制造。-化學(xué)氣相沉積（ChemicalVaporDepositionCVD）其以化學(xué)反應(yīng)進行薄膜沉積，適用于超大規(guī)模集成電路的制造。集成電路是由數(shù)層材質(zhì)厚度不同的薄膜組成。而將這些薄膜置于硅圓晶片上所需要的技術(shù)，便是所謂的薄膜沉積及薄膜成長等技術(shù)。化學(xué)氣相沉積是目前主要的薄膜沉積技術(shù)。一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各52

一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)13）

d.沉積（續(xù)1）

>薄膜沉積工藝主要用于在硅片表面上淀積一層材料，如金屬鋁、 多晶硅及磷硅玻璃PSG等。

>在薄膜形成過程中，并不消耗晶片或底材的材質(zhì)?；瘜W(xué)氣相沉積SiO2工藝 一、集成電路制造工藝與制造流程介紹化學(xué)氣相沉積SiO253一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各制造工藝步驟（續(xù)14）e.光刻>光刻的目的-在SiO2或金屬薄膜上刻蝕出與掩膜版完全對應(yīng)的幾何窗口圖形。-實現(xiàn)選擇性摻雜和金屬薄膜布線等目的。光刻是一種圖形復(fù)印和化學(xué)腐蝕相結(jié)合的精密表面加工技術(shù)。-刻蝕的圖形完整性好，尺寸準確，邊緣整齊，線條陡直；-圖形內(nèi)無針孔，圖形外無小島，不染色；-硅片表面清潔，無底膜;-圖形套刻準確。>光刻的質(zhì)量要求一、集成電路制造工藝與制造流程介紹2.2集成電路生產(chǎn)的各54

一、集成電路制造工藝與