2021年合肥信息技術(shù)職業(yè)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A(有答案)

2021年合肥信息技術(shù)職業(yè)學(xué)院計(jì)算機(jī)應(yīng)用技術(shù)專業(yè)《計(jì)算機(jī)組成原理》科目期末試卷A（有答案）一、選擇題14體交叉編址存儲器，假定在存儲器總線上出現(xiàn)的主存地址（十進(jìn)制8005，8006，8007，8008，8001，8002，8003，8004，8000，則可能發(fā)生訪存沖突的地址對是（）。A.80048008B.80028007C.80018008D.800080042SRAM512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)該是（）。A.23 B.25 C.50 D.1938位（含兩位符號位），DA算術(shù)右移一位分別得（）。A.B4HEDH B.F4H6DH C.B5HEDH D.B4H6DH4、若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果為規(guī)格化數(shù)的方法是（）。階符與數(shù)符相同，則為規(guī)格化數(shù)1，則為規(guī)格化數(shù)1位數(shù)字相異，則為規(guī)格化數(shù)1位數(shù)字相同，則為規(guī)格化數(shù)5、某字長為8位的計(jì)算機(jī)中，已知整型變量x、y的機(jī)器數(shù)分別為[x]

補(bǔ)

=l0110000。若整型變量z=2x+y/2，則z的機(jī)器數(shù)為（）。補(bǔ)A.11000000B.00100100C.10101010D.溢出6Q=Wf/N計(jì)算，其中Q為總線數(shù)據(jù)寬度（/8），f為完成一次數(shù)據(jù)傳送所需的總線時(shí)鐘168MHz2時(shí)鐘周期，則總線數(shù)據(jù)傳輸速率Q為（）。A.16Mbit/s B.8Mbit/s C.16MB/s 7、內(nèi)部總線（又稱片內(nèi)總線）是指（）。A.CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線B.CPU和計(jì)算機(jī)系統(tǒng)的其他高速功能部件之間互相連接的總線C.多個(gè)計(jì)算機(jī)系統(tǒng)之間互相連接的總線D.計(jì)算機(jī)系統(tǒng)和其他系統(tǒng)之間互相連接的總線8、將高級語言源程序轉(zhuǎn)換為機(jī)器目標(biāo)代碼文件的程序是（）。A.匯編程序 B.鏈接程序 C.編譯程序 解釋程序9、下列關(guān)于配備32位微處理器的計(jì)算機(jī)的說法中，正確的是（）。該機(jī)器的通用寄存器一般為32位Ⅱ.該機(jī)器的地址總線寬度為32位Ⅲ.該機(jī)器能支持64位操作系統(tǒng)IV.一般來說，64位微處理器的性能比32位微處理器的A.I、Ⅱ B.IⅢ C.I、Ⅳ 、、Ⅳ102GHzCPI1.2P在該計(jì)算機(jī)上的指令條P4s，則運(yùn)PCPUCPU時(shí)間的百分比大約是（）。A.40%B.60%C.80%D.100%11、（）不是常用三級時(shí)序系統(tǒng)中的一級。A.指令周期B.機(jī)器周期C.節(jié)拍D.定時(shí)脈沖12、在下列尋址方式中，（）方式需要先計(jì)算，再訪問存。A.相對尋址 B.變址尋址 C.間接尋址 、B13、直接尋址的無條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）。A.程序計(jì)數(shù)器（PC）B.累加器（ACC）C.指令寄存器（IR）D.地址寄存器（MAR）14、為提高存儲器的存取效率，在安排磁盤上信息分布時(shí)，通常是（）.存滿一面，再存另一面C.盡量將同一文件存放在不同面的同一磁道上D.上述方法均有效15、依賴硬件的數(shù)據(jù)傳送方式是（）。A.程序控制B.程序中斷 C.DMA D.無二、填空題16、主存儲器的性能指標(biāo)主要是存儲容量、存取時(shí)間和 17、計(jì)算機(jī)軟件一般分為兩大類：一類另一類叫 操作系統(tǒng)屬類。18、主存儲器的性能指標(biāo)主要、 存儲周期和存儲器帶寬。19、計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采傳送、 傳送、 傳送。20、按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)的階碼E的值等于指數(shù)加上一個(gè)固定的21、虛擬存儲器指的層次，它給用戶提供了一個(gè)比實(shí)空間大的多 空間。22、當(dāng)今的CPU芯片除了包括定點(diǎn)運(yùn)算器和控制器外，還包、 運(yùn)算器和 管理等部件。23、存儲 并按 順序執(zhí)行，這是諾依曼型計(jì)算機(jī)的工作原理。24、為了運(yùn)算器的高速性，采用進(jìn)位乘除法， 等并行技術(shù)施。25、目前的CPU包、 和cache、三、名詞解釋題、海明碼：27、獨(dú)立請求方式：28、全寫法（寫直達(dá)法）：29、直接編碼：四、簡答題30、什么叫尋址方式？為什么要學(xué)習(xí)尋址方式？31、在DMA方式預(yù)處理（初始化）階段，CPU通過程序送出哪些信息？32、中斷處理過程包括哪些操作步驟？33、什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？五、計(jì)算題34、設(shè)存儲字長和指令字長均為24位，若指令系統(tǒng)可完成108種操作，且具有直接、一一次間接尋址、多次間接尋址、變址、基址、相對和立即這7種尋址方式，則可在保證最大范圍內(nèi)直接尋址的前提下，指令字中操作碼占幾位？尋址特征位占幾位？可直接尋址的范圍是多少？一次間接尋址的范圍是多少？多次間接尋址的范圍又是多少？35、設(shè)某機(jī)主存容量為16MB，Cache的容量為8KB，且按字節(jié)編址。每字塊8個(gè)字，每字32位。設(shè)計(jì)一個(gè)4路組相聯(lián)映射的Cache組織。畫出主存地址字段中各段的位數(shù)。設(shè)Cache初態(tài)為空，CPU依次從主存0，1，2，…，99100個(gè)字（主存一次讀出一個(gè)字），并重復(fù)此次序10次，問命中率是多少？若Cache5倍，試問有Cache和無Cache相比，速度提高多少倍？系統(tǒng)的效率是多少？36、假設(shè)對于上題中的計(jì)算機(jī)M和程序P的機(jī)器代碼，MP開始執(zhí)行時(shí)，（R1）=（R2）=0，（R6）=1000，其機(jī)器代碼已調(diào)入主存但不在Cache中：數(shù)組A未調(diào)入主存，且所有數(shù)組元素在同一頁，并存儲在磁盤同一個(gè)扇區(qū)。請回答下列問題并說明理由。P執(zhí)行結(jié)束時(shí)，R2的內(nèi)容是多少？M的指令CacheCache分離。若指令Cache共有16行，Cache和主存交換的塊大小為32P令Cache的命中率為多少？P生缺頁，異常？對于數(shù)組A的訪問，需要讀磁盤和TLB至少各多少次？六、綜合題37、采用微程序控制器的某計(jì)算機(jī)在微程序級采用兩級流水線，即取第i+1條微指令與執(zhí)行第i條微指令同時(shí)進(jìn)行。假設(shè)微指令的執(zhí)行時(shí)間需要40ns，試問：若控制存儲器選用讀出時(shí)間為30ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。若控制存儲器選用讀出時(shí)間為50ns的ROM，在這種情況下微周期為多少？并畫出微指令執(zhí)行時(shí)序圖。38、某計(jì)算機(jī)采用頁式虛擬存儲管理方式，按字節(jié)編址，虛擬地址為32位，物理地址為24位，頁大小為8KB:TLB采用全相聯(lián)映射；Cache數(shù)據(jù)區(qū)大小為64KB，按2路組相聯(lián)方式組織，主存塊大小為64B。存儲訪問過程的示意圖如圖所示。請回答下列問題。圖中字段A~G的位數(shù)各是多少？TLB標(biāo)記字段B中存放的是什么信息？將塊號為4099CacheCache組號是多少？對應(yīng)的H字段內(nèi)容是什么？Cache缺失處理的時(shí)間開銷大還是缺頁處理的時(shí)間開銷大？為什么？為什么Cache可以采用直寫（WriteThrough）策略，而修改頁面內(nèi)容時(shí)總是采用回寫（WriteBack）策略？39、圖是從實(shí)時(shí)角度觀察到的中斷嵌段。試問：這個(gè)中斷系統(tǒng)可實(shí)現(xiàn)幾重中斷？請分析圖中的中斷過程。參考答案一、選擇題、D、D、A、C、A6、D、、A、C、C、B、A、D、A、C、C二、填空題16、存儲周期存儲器帶寬17、系統(tǒng)軟件應(yīng)用軟件系統(tǒng)軟件18、存儲容量存取時(shí)間19、并行串行復(fù)用20、真值偏移量21、主存--外存主存虛擬地址22、cache浮點(diǎn)存儲23、程序地址24、先行陣列流水線25、控制器運(yùn)算器三、名詞解釋題26、海明碼：一種常見的糾錯(cuò)碼，能檢測出兩位錯(cuò)誤，并能糾正一位錯(cuò)誤。27、獨(dú)立請求方式：集中式總線裁決方式之一，每一個(gè)設(shè)備都有一個(gè)獨(dú)立的總線請求信號線送到總線控制器，控制器也給各設(shè)備分別發(fā)送一個(gè)總線響應(yīng)信號。28、全寫法（寫直達(dá)法）：cache命中時(shí)的一種更新策略，寫操作時(shí)將數(shù)據(jù)既寫入cache又寫入主存，但塊更時(shí)不需要將調(diào)出的塊寫回主存。29、直接編碼：在微指令的操作控制字段中，每一位代表一個(gè)微命令，這種編碼方式即為直接編碼方式。四、簡答題30、答：尋址方式是指確定本條指令的數(shù)據(jù)地址以及下一條將要執(zhí)行的指令地址的方法，它與硬件結(jié)構(gòu)緊密相關(guān)，而且直接影響指令格式和指令功能。尋址方式分為指令尋址和數(shù)據(jù)尋址31DMAI/0接口（分離模式或集成模式均可）、DMA寫。32、答：中斷處理過程如下：⑴設(shè)備提出中斷請求；⑵當(dāng)一條指令執(zhí)行結(jié)束時(shí)CPU響應(yīng)中斷⑶CPU設(shè)置“中斷屏蔽”標(biāo)志，不再響應(yīng)其它中斷請求⑷保存程序斷點(diǎn)（PC）⑸硬件識別中斷源（移到中斷服務(wù)子程序入口地，址）⑹用軟件方法保存CPU現(xiàn)場⑺為設(shè)備服務(wù)⑻恢復(fù)CPU現(xiàn)場⑼“中斷屏蔽”標(biāo)志復(fù)位，以便接收其它設(shè)備中斷請求⑽返回主程序33、答：程序運(yùn)行的局部性原理指：在一小段時(shí)間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大（大約5：1）。存儲系統(tǒng)中Cache一主存層次采用了程序訪問的局部性原理，五、計(jì)算題34、解析：1087位（27=128）。由于指令系統(tǒng)中有種尋址方式，因此尋址特征位占3位。由于地址碼的位數(shù)為24-7-3=14214。由于存儲字長為24位，因此一次間接尋址的范圍為224。由于多次間接尋址需要使用一位來標(biāo)志是否間接尋址完畢，因此只有23尋址，尋址范圍為223。35、解析：主存地址字段如圖所示。由于CacheCPU讀0號單元時(shí)不命中，必須訪存，同時(shí)將該字所在的主存塊調(diào)入Cache（調(diào)入內(nèi)存一定是一整塊調(diào)入，而一塊包括8個(gè)單接著CPU讀1~7號單元均命中。同理，CPU讀8，16，…，96號單元均不命中。可見，CPU在連續(xù)讀100個(gè)字中共有139次循環(huán)讀100個(gè)字全部命中，命中率為100×10?13×100%=98.7%100×105t，Cache的存儲周期為t，沒有Cache的訪問時(shí)間是5t×l000，有Cachet×（1000-13）+5t×13，則有Cache和無Cache相比，速度提高的倍數(shù)為

5??×1000 ?1=3.75??(1000?13)+5??×13?? ×100%=0.987??+(1?0.987)×5??36、解答：該題繼承了上題中的相關(guān)信息，統(tǒng)考中首次引入此種設(shè)置，具體考察到程序的運(yùn)行結(jié)果、Cache的大小和命中率的計(jì)算以及磁盤和TLB的相關(guān)計(jì)算，是一題比較綜合的題型。R2里裝的是ii<N（1000），即當(dāng)i自增到不滿足這個(gè)條件時(shí)跳出循環(huán)，程序結(jié)束，所以此時(shí)i的值為1000。Cache共有1632B，所以Cache數(shù)據(jù)區(qū)的容量為16x32B=512B。P共有6條指令，占24B，小于主存塊大?。?2B），其起始地址為08048100H，對應(yīng)Cache缺失，故將P所在的主存塊調(diào)入Cache某一行，以后每次讀取指令時(shí)，都能在指令Cache中命中。因此在10001次指令訪問缺失，所以指令Cache的命中率為：（1000×6-1）/（1000×6）=99.98%。指令4sum+=A[i]，當(dāng)數(shù)組A中元素的值過大時(shí)，則會(huì)導(dǎo)致這條加法指令發(fā)生溢出異常：而指令2、5雖然都是加法指令，但它們分別為數(shù)組地址的計(jì)算指令和存儲變量i的寄存器進(jìn)行自增的指令，而i最大到達(dá)1000它們都不會(huì)產(chǎn)生溢出異常。只有訪存指令可能產(chǎn)生缺頁異常，即指令3可能產(chǎn)生缺頁異常。因?yàn)閿?shù)組A致訪盤，把A調(diào)入內(nèi)存，而以后數(shù)組A的元素都在內(nèi)存中，則不會(huì)導(dǎo)致訪盤，所以該程序，共訪盤一次。每訪問一次內(nèi)存數(shù)據(jù)就會(huì)查TLB1000次，所以此時(shí)又訪問TLB1000A，即訪問A[0]時(shí)，會(huì)多訪問一次TLB（第一次訪問A[0]會(huì)先查一次TLB，然后產(chǎn)生缺頁，處理完缺頁中斷后，會(huì)重新訪問A[0].此時(shí)又查TLB），所以訪問TLB的次數(shù)一共是1001次。六、綜合題37、解析：在執(zhí)行本條微指令的同時(shí)，預(yù)取下一條微指令。因?yàn)檫@兩個(gè)操作是在兩個(gè)完全不同的部件中執(zhí)行的，所以這種重疊是完全可行的。取微指令的時(shí)間與執(zhí)行微指令的時(shí)間哪個(gè)長，就以它作為微周期若控制存儲器選用讀出時(shí)間為30ns的ROM，微指令執(zhí)行時(shí)序圖如圖a所示。因?yàn)槿〉趇+1條微指令與執(zhí)行第i條微指令同時(shí)進(jìn)行，所以取微指令的讀出時(shí)間為30ns，而微指令的執(zhí)行時(shí)間需要40ns。這種情況下微周期取最長的時(shí)間，即40ns。若控制存儲器選用讀出時(shí)間為50ns的ROM，微指令執(zhí)行時(shí)序圖如圖b所示。這種情況下微周期需取50ns。38、解析：1）頁大小為8KB，頁內(nèi)偏移地址為13位，故A=B=32-l3=19；D=13；C=24-13=l1：主存塊大小為64B，故G=6。2路組相聯(lián)，每組數(shù)據(jù)區(qū)容量有64B×2=128B，共有64KB/128B=512組，故F=9：E=24-G-F=24-6-9=9。因而A=19，B=19，C=11，D=l3，E=9，F(xiàn)=9，G=6。TLB中標(biāo)記字段B的內(nèi)容是虛頁號，表示該TLB項(xiàng)對應(yīng)哪個(gè)虛頁的頁表項(xiàng)。2）塊號4099=000001000000000011B，因此所映射的Cache組號是000000011B=3，對應(yīng)的H字段內(nèi)容為000001000B。Cache缺失帶來的開銷小，而處理缺頁的開銷大。因?yàn)槿表撎幚硇枰L問磁盤，而Cache缺失只訪問主存。慢得多，所以，在Cache——主存層次，Cache——外存（磁盤）層次，修改頁面內(nèi)容時(shí)總是采用寫回策略。395重中斷。中斷優(yōu)先級的順序是，優(yōu)先權(quán)1最高，而現(xiàn)行程序運(yùn)行于最低優(yōu)先權(quán)（不