廣東商學(xué)院《計(jì)算機(jī)組成原理》期末試卷十

《計(jì)算機(jī)組成原理》試卷十一．選擇題（每小題1分，共20分）馮諾依曼機(jī)工作方式的基本特點(diǎn)。多指令流單數(shù)據(jù)流 B.按地址訪(fǎng)問(wèn)并順序執(zhí)行指令C.堆棧操作 D.存儲(chǔ)器按內(nèi)容選擇地址某機(jī)字長(zhǎng)32位。其中1位符號(hào)位位表示尾數(shù)。若用定點(diǎn)整數(shù)表示，則最大整數(shù)。A.+(231-1) B.+(230-1) C.+(231+1) D.+(230+1)假設(shè)下列字符碼中有奇偶位校驗(yàn)但沒(méi)有數(shù)據(jù)錯(cuò)誤采用偶校驗(yàn)的字符碼。A.11001011 B.11010110 C.11000001 D.11001001設(shè)[x] =1.xxxx,當(dāng)滿(mǎn)時(shí)，x>-1/2成立。補(bǔ) 1234x必須為1,x—x至少有一個(gè)為1 B.x必須為1，x—x任意1 2 4 1 2 4C.x1必須為0,x2—x4至少有一個(gè)為1 D.x1必須為0，x2—x4任意在主存和CPU之間增加cache存儲(chǔ)器的目的。增加內(nèi)存容量 B.提高內(nèi)存的可靠性C.解決CPU與內(nèi)存之間的速度匹配問(wèn)題 D.增加內(nèi)存容量，同時(shí)加快存取速6．采用虛擬存儲(chǔ)器的主要目的。A.提高主存儲(chǔ)器的存取速度 B.擴(kuò)大存儲(chǔ)器空間，并能進(jìn)行自動(dòng)管理C.提高外存儲(chǔ)器的存取速度 D.擴(kuò)大外存儲(chǔ)器的存儲(chǔ)空間存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，主要用。存放程序B.存放軟件 C.存放微程序 D.存放程序和數(shù)據(jù)在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱(chēng)。隱含地址 B.立即尋址 存器尋址 D.直接尋址指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實(shí)。堆棧尋址 B.程序的條件轉(zhuǎn)移C.程序的無(wú)條件轉(zhuǎn)移 D.程序的條件轉(zhuǎn)移成無(wú)條件轉(zhuǎn)移堆棧尋址方式中沒(méi)A為累加器為堆棧指示器為SP指示的棧頂單元如果進(jìn)棧操作的動(dòng)作順序那么出棧操作應(yīng)。(Msp)→A,(SP)+1→SP B.C.D.(Msp)→A,(SP)-1→SP11．Intel80486是32位微處理器，pentium是 位處理器A.16 B.32 C.48 D.64指令周期是。CPU從主存取出一條指令的時(shí)間。CPU執(zhí)行一條指令的時(shí)間CPU從主存取出一條指令加上執(zhí)行這條指令的時(shí)間時(shí)鐘周期時(shí)間指出下面描述匯編語(yǔ)言特性的句子中概念上有錯(cuò)誤的句。對(duì)程序員的訓(xùn)練要求來(lái)說(shuō)，需要硬件知識(shí)匯編語(yǔ)言對(duì)機(jī)器的依賴(lài)性高用匯編語(yǔ)言編制程序的難度比高級(jí)語(yǔ)言小匯編語(yǔ)言編寫(xiě)的程序執(zhí)行速度比高級(jí)語(yǔ)言快總線(xiàn)中地址線(xiàn)的用處。選擇主存單元地址 B.選擇進(jìn)行信息傳輸?shù)脑O(shè)備C.選擇外存地址 D.指定主存單元和I/O設(shè)備接口電路的選擇地15．異步控制常用中，作為其主要控制方式。單總線(xiàn)結(jié)構(gòu)計(jì)算機(jī)中訪(fǎng)問(wèn)主存與外圍設(shè)備。微型機(jī)中的CPU控制組合邏輯控制的CPU微程序控制器的計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不使I/O指令。單總線(xiàn) B.雙總線(xiàn) C.三總線(xiàn) D.多總線(xiàn)CD-ROM光盤(pán)型光盤(pán)，可用做計(jì)算機(jī)存儲(chǔ)器和數(shù)字化多媒設(shè)備。重寫(xiě)，內(nèi) B.只讀，外 C.一次，外 D.只讀，內(nèi)CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”采用硬件方法保護(hù)并更新程序計(jì)數(shù)PC內(nèi)而不是由軟件完成，主要因。能進(jìn)入中斷處理程序并能正確返回源程序。節(jié)省內(nèi)存。提高處理機(jī)速度。易于編制中斷處理程序。采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占。一個(gè)指令周期 B.一個(gè)機(jī)器周期C.一個(gè)存儲(chǔ)周期 D.一個(gè)總線(xiàn)周期CPU對(duì)通道的請(qǐng)求形式。自陷 B.中斷 C.通道命令 D.I/O指令二．填空題（每空1分，共20分）計(jì)算機(jī)硬件包括A. ，B. ，C. ，適配器，輸/輸出設(shè)備。按IEEE754標(biāo)準(zhǔn)，一個(gè)浮點(diǎn)數(shù)的階碼E的值等于指數(shù)的A. 加上一個(gè)固定B. 。相聯(lián)存儲(chǔ)器是按A. 訪(fǎng)問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放B. ，在虛擬儲(chǔ)器中用來(lái)存放C. 。不同機(jī)器有不同的A. 。RISC指令系統(tǒng)是B. 指令系統(tǒng)的改進(jìn)。流水CPU中的主要問(wèn)題是A. 相關(guān)相關(guān)和C. 相關(guān)；為此要采用相應(yīng)的技術(shù)對(duì)策，才能保證流水暢通而不斷流。PCI總線(xiàn)是當(dāng)前流行的總線(xiàn)。它是一個(gè)高A. 且與B. 無(wú)關(guān)的標(biāo)準(zhǔn)總線(xiàn)。外圍設(shè)備大體分為輸入設(shè)備，輸出設(shè)備，A. 設(shè)備，B. 設(shè)備，C. 設(shè)備五大類(lèi)。中斷處理過(guò)程可以嵌套進(jìn)行優(yōu)先級(jí)的設(shè)備可以中斷B. 優(yōu)先級(jí) 的中斷服務(wù)程序。三．簡(jiǎn)答題（每題5分，計(jì)20分）什么是RISC?它有什么特點(diǎn)？CPU中的主要寄存器有哪些？一個(gè)計(jì)算機(jī)系統(tǒng)中的總線(xiàn)，大致分為哪幾類(lèi)？外圍設(shè)備的I/O控制分哪幾類(lèi)？四．應(yīng)用題（每小題5分，計(jì)40分）1．已知x=-0.01111 y=+0.11001求[x]，[-x]，[y]

，x+y,x-y。補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ)已知x=+13,y=-11x·y=？C4C3C2C1,低位來(lái)的進(jìn)位信號(hào)為C0,請(qǐng)寫(xiě)出并行進(jìn)位方式的C4C3C2C1的邏輯表達(dá)式。1024K×32128K×8位的DRAM（）總共需要多少DRAM芯片。（2）采用異步刷新，如果單元刷新間隔不超過(guò)8ms，則刷新信號(hào)周期是多少？格式如下所示，其中OP為操作碼，試分析指令格式特點(diǎn)。18 12 10 9 5 4 0OPOP源寄存器目標(biāo)寄存器用時(shí)空?qǐng)D法證明流水處理器比非流水處理器具有更大的吞吐能力。266MHz,求總線(xiàn)帶寬是多少？的同步時(shí)序圖?！队?jì)算機(jī)組成原理》試卷十答案一．選擇題1.B2.A3.D4.A5.C6.B7.D8.B9.D10.B11.D12.C13.C14.D15.A二．16.A填空題17.B18.A19.C20.DA.運(yùn)算器 存儲(chǔ)器 C.控制器A.真值 偏移量A.內(nèi)容 行地址表 C.段表、頁(yè)表和快表A.指令系統(tǒng) B.CISCA.資源 數(shù)據(jù) 控制A.帶寬 處理器A.外存 數(shù)據(jù)通信 C.過(guò)程控制A.優(yōu)先級(jí)高 優(yōu)先級(jí)低三．簡(jiǎn)答題RISC選取使用頻率最高的一些簡(jiǎn)單指令，以及很有用但不復(fù)雜的指令。指令長(zhǎng)度固定，指令格式種類(lèi)少，尋址方式種類(lèi)少。存數(shù)指令訪(fǎng)問(wèn)存儲(chǔ)器，其余指令的操作都在寄存器之間進(jìn)行。大部分指令在一個(gè)機(jī)器周期內(nèi)完成。CPU以硬布線(xiàn)控制為主，不用或少用微指令碼控制。一般用高級(jí)語(yǔ)言編程，特別重視編譯優(yōu)化工作，以減少程序執(zhí)行時(shí)間。CPU指令寄存器I：用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器PC：用來(lái)確定下一條指令的地址。地址寄存器A：用來(lái)保存當(dāng)前CPU所訪(fǎng)問(wèn)的內(nèi)存單元的地址。緩沖寄存器D：<1>作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。<2>補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。<3>在單累加器結(jié)構(gòu)的運(yùn)算器中，緩沖寄存器還可兼作為操作數(shù)寄存器。通用寄存器A：當(dāng)運(yùn)算器的算術(shù)邏輯單元ALU）算時(shí)，為ALU提供一個(gè)工作區(qū)。件碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。一個(gè)計(jì)算機(jī)系統(tǒng)中的總線(xiàn)分為三類(lèi)：同一部件如CPU內(nèi)部連接各寄存器及運(yùn)算部件之間的總線(xiàn)，稱(chēng)為內(nèi)部總線(xiàn)。同一臺(tái)計(jì)算機(jī)系統(tǒng)的各部件，如CPU、內(nèi)存、通道和各類(lèi)I/O的總線(xiàn)，稱(chēng)為系統(tǒng)總線(xiàn)。多臺(tái)處理機(jī)之間互相連接的總線(xiàn)，稱(chēng)為多機(jī)系統(tǒng)總線(xiàn)。外圍設(shè)備的I/OCPU直接內(nèi)存訪(fǎng)問(wèn)制。需更多硬件，適用于內(nèi)存和高速外設(shè)之間大批交換數(shù)據(jù)的場(chǎng)合。CPU一般處理機(jī)。四．應(yīng)用題1.解：[X]=1.10001 [-X]=0.01111 [Y]=0.11001 [-Y]=1.00111補(bǔ) 補(bǔ) 補(bǔ) 補(bǔ)X+Y=+0.01010 X-Y2.解：輸入數(shù)據(jù)為[x]=01101

=11011原 原因符號(hào)位單獨(dú)考慮，算前求補(bǔ)輸出后：│x│=1101，│y│=10111101× 1011110111010000+ 110110001111:x+y=+1=10 0算后求補(bǔ)及輸出為

=110001111，原換算成二進(jìn)制數(shù)真值x×y=（-10001111）=（-143）2 10=G+PC1 1 10C=G+PG+PPC2 2 21 210C=G+PG

+PP

+PPPC3 3 3

321

3210C=G+PG

+PP

+PPP

+PPPPC4 4 4

432

432

43210（）DRAM芯片容量為128×8位=128KB存儲(chǔ)器容量為1024K×32位=1024K×4B=4096KB所需芯片數(shù)4096KB÷128KB=32片（2）128K×8DRAM片子，選擇一行地址進(jìn)行刷新，取刷新地址A8—A0，8ms512=128KB4096個(gè)存儲(chǔ)元同時(shí)進(jìn)行刷新。采用異步刷新方式刷新信號(hào)的周期為8ms÷512=15.6μs（1）OP16單字長(zhǎng)二地址指令8操作數(shù)可以是RRRSSS解：時(shí)空?qǐng)D法：假設(shè)指令周期包含四個(gè)子過(guò)程：取指令I(lǐng)F、指令譯碼ID、算（EX、結(jié)果寫(xiě)回（WB，每個(gè)子過(guò)程稱(chēng)為過(guò)程段（Si，這樣，一個(gè)流水線(xiàn)由一程段。S S S SIFIDIFIDEXWB入→ 出→指令周期流程圖C10.1圖C10.1（b）表示非流水CPU的時(shí)空?qǐng)D