數(shù)電-2014數(shù)字電路ch3組合邏輯電路

第3第3一、集一、集成電路的主要電氣指輸入輸出TTL“與非”門輸入電壓VI與輸出電壓VOVOVth

VIL=0.8V,關(guān)門電平輸入輸出電壓（續(xù)CMOS標稱值：VH=VDD，VL=0V（一般VDD=5V）V0H=4.44V，V0L=0.5VVIL=1.5V,關(guān)門電平（Voff)容VNL=VIL-

是可靠的低電平輸入，故取是可靠的高電平輸入，故取輸入輸出TTL典型值 IIH=20A,

=0平均傳輸延遲時間tpd

功 TTL不同門電路的延遲及0.8V，VIH＝1.8V，IOL=10mA，IOH=800μA，IIL=1.2mA，IIH=100μA，該電路的扇出系數(shù) ，噪聲容限VNH= 及VNL= 的選擇除了考慮其邏輯功標數(shù)集電的要氣標哪？設(shè)4雙移寄器現(xiàn)知 和 4邏功完一，問們間別哪？？）是屬于系列數(shù)字集成電路 則屬于系列，兩區(qū)別二、邏輯電路的輸出推拉式

等效

開路輸出結(jié)構(gòu)（OpenCollectorGate，OC門邏輯集電極開路與非 等效模開路輸出結(jié)構(gòu)（續(xù)OC門輸出的并聯(lián)

三態(tài)輸出結(jié)構(gòu)（Three-StateOutput，TS門真值功能邏輯1.41.4位并行加邏輯符例 位余碼到 BCD碼轉(zhuǎn)例4試設(shè)計一個能將兩位8421BCD解：兩位8421BCD碼可表示的最大數(shù)是99，對應(yīng)的自然二進制數(shù)需要7設(shè)兩位8421BCD碼為：Aa80a40a20a10a8a4a2a1自然二進制碼為：Bb6b5b4A展開成多項式 23101 22101

21101

2032108423210842

2

2

2

邏輯電路1023 26 25 )24

a)10(a80a)2 8020

B展開成多項b26b25b24b23b22b21b b1a10b2a20a4b3a40a10a8b4a80a20c3b5a40c4b6a802.2.邏輯A（a3a2a1a0）Bb3b2b1b0)：輸出（AB）A（a3a2a1a0）<B(b3b2b1b0)：A（a3a2a1a0）=B(b3b2b1b0)：

（A<B）=由級聯(lián)輸入4位并行比較器的功ABAB0P0030P03Q303Q03 P33<=11Q3 I44 C例 試設(shè)計一位8421BCD碼加法器給出一位8421BCD畫出其運算的邏輯電選擇適當?shù)钠骷米罱? （2）1位8421BCD碼加法運最便捷的設(shè)計方式是選用兩個4加法計數(shù)器和4位比較器加以實現(xiàn)例 現(xiàn)有兩個4位無符號二進制數(shù)A和B，試設(shè)計一個大數(shù)減小數(shù)電路，當＞B時，輸出A-B，當A≤B時，輸出B-A文字說明設(shè)計思路（電路工作原理）010B1233 300 P3Q0<=> P3文字說明譯變量 顯示 0101譯0101譯(m2n

3線—8線 3線-8線 功能Yi 的應(yīng)用（用變量 實現(xiàn)任意組合邏輯電路例 用3線-8線 74138和與非門實現(xiàn)下列多輸出函F

F1(A,B,C)=AB+BC+AC= FF F&& & & & & & & 解邏輯表達式Y(jié)2=m0m1m444.8選1數(shù)據(jù)選擇

雙4選1數(shù)據(jù)選擇8選1數(shù)據(jù)選功8選1數(shù)據(jù)選ST

Ymi77MUX實MUX實現(xiàn)組合Y(A2,A1,A0)mi77miaiF(x2,x1,x0)m(0,1,3,m01m11m20m31m40m50m61m7 若令若令F(x2,x1,x0)可用Y(A2,A1,A0)MUXMUX例 電路的輸出F與輸入A、B、C的關(guān)系如圖所示，試用一片8選1數(shù)據(jù)擇器74151實現(xiàn)之（不允許添加任何其它器件）邏輯解：列出真值A(chǔ)BCF00010011010001101001101011011110通道選擇信 通道選擇信通道選擇信 通道選擇信 A00XG112331B 2123101234567Z41&Z7（推拉式輸出的雙4選1數(shù)據(jù)選擇器和74138（3線－8線 ）及少解B輸組B001G7入2A組B輸組B001G7入2A組輸1入12301234567 01234567YYAW1& 分析其工作原2當輸入A、B兩組信號如圖(b)所示畫出輸出端Y的波形解：（1）這是一個兩個三位 險象：又險象：又，毛刺。是生的瞬間錯競爭：競爭：X不考慮門電路的傳輸延 考慮門電路的傳輸延（設(shè)邏邏輯險象的XXF1D1A當D1=D0=1F1A

F2(AC)(D當A=B=0F2CC例

F(AD)(BC)(AFBCABBC上式，當A=0，C=0

F(AD)(BC)(AB)(BD)(A上式，當A=1，C=1A、C通常很難控制同時變化，而誰若C先于A例 F1D0A

D0先變，A后 A先變，D0后X X由由多個輸入信號變化的