如何使用Cadence進(jìn)行原理圖設(shè)計(jì)20150418

目錄第I篇 4第一章設(shè)計(jì)流程 41.1Capture設(shè)計(jì)流程 41.2Capture工作界面 61.3Capture常用文檔類型 7第二章設(shè)置原理圖設(shè)計(jì)環(huán)境 82.1新項(xiàng)目建立 82.2系統(tǒng)屬性設(shè)置 102.3頁(yè)面參數(shù)設(shè)置 172.4建立標(biāo)題欄 20第三章元件的建立 243.1繪制元件 24第四章原理圖的繪制 344.1.新建project 344.2拼接式電路圖的繪制 364.3全局封裝和值的指定 38第五章設(shè)計(jì)后續(xù)處理 445.1電氣規(guī)則設(shè)置與檢查 445.2自動(dòng)零件編序 565.3網(wǎng)絡(luò)表的產(chǎn)生 595.4元件清單輸出 64第II篇 68第六章焊盤制作 68做熱風(fēng)焊盤時(shí)老是提示錯(cuò)誤：ERROR-CouldNotGenerateShape 68Allegro從.brd文件中導(dǎo)出器件封裝 73第七章元器件封裝制作 77Allegro16.3怎樣使用自己制作的封裝庫(kù)呢？ 77capture中設(shè)置回軟件默認(rèn)的元件庫(kù) 78第八章建立PCB板 78allegro導(dǎo)出DXF

文件 78Allegro中如何導(dǎo)入DXF文件 81畫板框 84設(shè)板層 89設(shè)置PCBfootprint的路徑 92導(dǎo)入網(wǎng)表 92第九章設(shè)置設(shè)計(jì)規(guī)則 96PCB常用顯示說(shuō)明 96將某對(duì)象添加到某subclass中 96Allegro如何設(shè)置原點(diǎn) 96示例1：將outline的左下角的坐標(biāo)設(shè)為原點(diǎn) 96光模塊走線基本規(guī)則 98如何設(shè)置布線默認(rèn)過(guò)孔Via（Cadence16.0及以上版本） 98allegro16.2建立差分對(duì)，設(shè)置差分規(guī)則，差分走線 101添加subclass 107allegro如何隱藏飛線 108第十章布局（基礎(chǔ)篇） 109按原理圖方式進(jìn)行擺放元件 109第十一章 109布線 109布線基礎(chǔ) 109布線基礎(chǔ)（1）：布線的基本原則 109布線基礎(chǔ)（2）:布線的基本順序 110布線基礎(chǔ)（3）:布線層 111布線基礎(chǔ)（4）：重要信號(hào)的布線 113布線基礎(chǔ)（5）：拓?fù)浣Y(jié)構(gòu) 117allegro中淚滴(teardrop）的添加與刪除（一） 117allegro中淚滴(teardrop）的添加與刪除（二） 117allegro中淚滴(teardrop）的添加與刪除（三） 118實(shí)時(shí)顯示走線長(zhǎng)度 119第十二章后處理——發(fā)PCB制板長(zhǎng)前的準(zhǔn)備工作 119DatabaseCheck 119Tools\UpdataDRC 120設(shè)置NCParameters 120放置DRILLCHART表格 122出Artwork 124出Artwork前的準(zhǔn)備工作 128文件分類打包 1301.PCB_Process_Instruction 1302.PCBPANELDRAWING 1323.GERBERFORPCB 1324.SURFACE_MOUNT_DIAGRAM 1325.GERBERFORSMT 1346.Drawing 1347.SCH 134附件1：《CADENCEorCADCAPTURE快捷鍵》 134附件2：《基礎(chǔ)知識(shí)問答》 1361、什么是FANOUT布線 1362、如何在Allegro中測(cè)量距離 136附件3 137

第I篇第一章設(shè)計(jì)流程1.1Capture設(shè)計(jì)流程Capture設(shè)計(jì)流程從新建設(shè)計(jì)項(xiàng)目開始，設(shè)置原理圖設(shè)計(jì)環(huán)境，新建元器件、繪制原理圖和設(shè)計(jì)后續(xù)處理。

1.2Capture工作界面Capture有三個(gè)主要的工作窗口：1、項(xiàng)目管理窗口：管理與電路設(shè)計(jì)相關(guān)的原理圖，調(diào)用的各種元件和生成的各種輸出文件。2、原理圖編輯窗口：相當(dāng)于一張圖紙。3、信息查看窗口：用于顯示相關(guān)操作的提示或出錯(cuò)信息。項(xiàng)目管理窗口項(xiàng)目管理窗口原理圖編輯窗口1.3Capture常用文檔類型*.dsn—電路圖文件 *.opj—項(xiàng)目管理文件 *.dat—網(wǎng)絡(luò)表文件*.olb—圖形符號(hào)庫(kù)文件 *.lib—仿真模型描述庫(kù)文件

第二章設(shè)置原理圖設(shè)計(jì)環(huán)境2.1新項(xiàng)目建立2.1.1點(diǎn)選菜單：File>New>Project或者點(diǎn)擊工具按鈕，出現(xiàn)下面窗體：Name：項(xiàng)目名稱，產(chǎn)生DSN文件的名稱；AnalogorMixed-signalCircuit：本項(xiàng)目可以進(jìn)行數(shù)/?；旌戏抡?；PCBoardWizard：本項(xiàng)目可以用于印刷版圖設(shè)計(jì)；ProgrammableLogicWizard：本項(xiàng)目用于可編程器件的設(shè)計(jì)；Schematic：本項(xiàng)目只進(jìn)行原理圖設(shè)計(jì)；Location：項(xiàng)目保存路徑。2.1.2輸入項(xiàng)目名稱、選擇設(shè)計(jì)用途、設(shè)置保存路徑，點(diǎn)擊OK即可完成新項(xiàng)目的建立,如下圖：2.2系統(tǒng)屬性設(shè)置2.2.1執(zhí)行菜單：Options>Preferences…，出現(xiàn)下面窗體：Colors/Print：顏色顯示設(shè)置與打印設(shè)置；UseDefaults：使用軟件默認(rèn)值。2.2.2GridDisplay（格點(diǎn)顯示效果設(shè)置）SchematicPageGrid:電路圖編輯頁(yè)面格點(diǎn)Visible:格點(diǎn)是否顯示GridStyle:格點(diǎn)顯示形式GridSpacing:器件管腳之間的格點(diǎn)數(shù)目Pointersnaptogrid：自動(dòng)抓取格點(diǎn)PartandSymbolGrid:元器件編輯頁(yè)面格點(diǎn)2.2.3PanandZoom（畫面移動(dòng)速度和縮放比例設(shè)置）ZoomFactor：縮放比例，即點(diǎn)擊ZoomIn或ZoomOut時(shí)放大或縮小的倍數(shù)AutoScrollPercent：當(dāng)畫線或移動(dòng)元件到頁(yè)面邊緣時(shí)窗口自己卷動(dòng)的速度2.2.4Select（選擇）Intersecting:當(dāng)鼠標(biāo)畫框選擇元件時(shí)，只要選到元件的一部分就選中該元件FullyEnclosed：當(dāng)鼠標(biāo)畫框選擇元件時(shí)，需要選到元件的全部才能選中該元件Maximumnumber:設(shè)定多少以前元件被選取拖拽時(shí)，能將元件的原始線條結(jié)構(gòu)顯示出來(lái)2.2.5Miscellaneous（雜項(xiàng)）Undo：在保存文檔時(shí)清除Undo/Redo紀(jì)錄。TextRenderung：使用TrueType字體。Autorecover:使用文檔自動(dòng)恢復(fù)功能。Automaticallyreferenceplaced:在放置器件時(shí)自動(dòng)產(chǎn)生元件序號(hào)，否則元件序號(hào)為：“？”。Preservereferenceoncopy:復(fù)制元件時(shí)是否保留元件序號(hào)IntertoolCommunication：原理圖與PCB互標(biāo)高亮網(wǎng)絡(luò)或器件。WireDrag:設(shè)定是否允許對(duì)象搬移時(shí)造成電器線聯(lián)機(jī)關(guān)系更改。2.3頁(yè)面參數(shù)設(shè)置2.3.1在原理圖繪制頁(yè)面下，執(zhí)行菜單：Options>SchematicPage>Properties出現(xiàn)下面窗體：Units:單位Inches:英寸Millimeters:毫米NewPageSize:選擇頁(yè)面的大小，可以選擇Custom自定義頁(yè)面的大小。2.3.2GridReference（頁(yè)面邊緣格設(shè)置）：Horizontal:設(shè)置水平圖邊框Vertical:設(shè)置垂直圖邊框Alphabetic:設(shè)置編號(hào)以字母來(lái)顯示Numertic:設(shè)置編號(hào)以數(shù)字來(lái)顯示Ascending:編號(hào)順序遞增Descending:編號(hào)順序遞減BorderVisible:設(shè)置邊框是否顯示或打印GridReferenceVisible:設(shè)置邊框參考格位是否顯示或打印TitleBlockVisible:設(shè)置標(biāo)題欄是否顯示或打印2.4建立標(biāo)題欄2.4.1設(shè)置標(biāo)題欄選擇菜單Options>DesignTemplate的TitleBlock標(biāo)簽頁(yè)。注意:TitleBlockName所填寫的名稱必須與CAPSYM庫(kù)中標(biāo)題欄的名稱相同。2.4.2放置標(biāo)題欄選擇菜單Place>TitleBlock….，選擇需要放置的TitleBlock類型，點(diǎn)擊OK后即可將其擺放在原理圖編輯頁(yè)面。

第三章元件的建立3.1繪制元件3.1.1在原理圖繪制頁(yè)面下，執(zhí)行菜單：File>New>Library3.1.2在新增的Library1.olb的名稱上按鼠標(biāo)右鍵即會(huì)出現(xiàn)新增組件(NewPart)的選項(xiàng),如下圖所示:3.1.3選取NewPart選項(xiàng)來(lái)編輯一個(gè)新的組件,出現(xiàn)如下窗口來(lái)設(shè)定你所需要的元件Name:新建元件名稱PartReferencePrefix:元件序號(hào)的開頭字母PCBFootprint:新建元件的封裝類型名稱CreateConvertView:采用基本形式或等效形式表示MultiplePartPackage:PartPerPkg:一個(gè)封裝下面有幾個(gè)元件PackageType: PartNumbering:Homogeneous:多個(gè)Part外形完全相同 Alphabetic:元件序號(hào)以英文顯示Heterogeneous:多個(gè)Part外形不完全相同 Numeric:元件序號(hào)以數(shù)字顯示PinNumberVisible:元件管腳是否顯示在這里我們以建立一個(gè)C8051F336元件為例,詳細(xì)介紹建立新元件的步驟.輸入將要建的元件名稱等詳細(xì)信息,點(diǎn)擊OK.3.1.4繪制器件外形：選擇右邊工具欄中的繪制線段工具，繪制出器件外形。選取物件放置PIN腳選取物件放置PIN腳放置文字放置矩形框3.1.7添加器件管腳：點(diǎn)擊place/pin或放置管腳。注意：A、在shape選項(xiàng)可以選擇short可以使元器件所占位置小，以節(jié)省空間。B、對(duì)于不同PIN腳為相同名字的，比如電源VCC，GND的建議在type下設(shè)置為power，避免PCB是出現(xiàn)錯(cuò)誤。3.1.8放完P(guān)IN后，將部分或所有管腳，點(diǎn)擊右鍵選擇Editproperties來(lái)編輯管腳屬性。3.1.9特殊管腳名稱的設(shè)置在新建元件的過(guò)程中間,我們可能會(huì)編輯一些如圖所示的管腳名稱，如加上“非”。我們只需要在名字的每個(gè)字母后面加\即可,如P\1\.\2\:

第四章原理圖的繪制4.1.新建project新建project：點(diǎn)擊File/new/project。4.1.2、進(jìn)入Schematic窗口后，在窗口右邊會(huì)出下圖所示的工具欄，點(diǎn)擊就選擇所需元器件。可以添加自己的元件庫(kù)：4.1.4、放置電源和地4.1.5、點(diǎn)擊Place>Wire或點(diǎn)擊鍵盤上的w或，即可在原理圖編輯頁(yè)面連接導(dǎo)線。注:在走線時(shí),按住Shift鍵可以畫任意角度的線段。4.2拼接式電路圖的繪制新建project后，項(xiàng)目管理器窗口如圖所示,與單頁(yè)式電路圖的項(xiàng)目管理窗口相同,在該窗口中按照下面步驟即可生成多頁(yè)式電路圖.用戶可以按照4.1介紹的方法編輯電路圖.4.2.2點(diǎn)擊PlaceOffconnector(分頁(yè)圖紙間的接口)按鈕,彈出如下PlaceOffconnector窗體,選擇要放置的接口,放置在電路圖頁(yè)面即可.表示不同電路圖頁(yè)面之間電路的連接性.4.3全局封裝和值的指定4.3.1在原理圖中選中元件，雙擊彈出如下窗口，進(jìn)行輸入PCBFootprint和value。選中項(xiàng)目管理器中的(*dsn),執(zhí)行Edit>Browse>Parts,出現(xiàn)右下顯示的窗體:出現(xiàn)如下窗口：4.3.2在表中選擇需要修改的元件,可以結(jié)合Shift或Ctrl鍵集體選擇,然后執(zhí)行菜單Edit>Properties,出現(xiàn)如下窗體.4.3.3在PCBFootprint欄中輸入相應(yīng)的元件封裝名稱

第五章設(shè)計(jì)后續(xù)處理5.1電氣規(guī)則設(shè)置與檢查5.1.1左鍵選中項(xiàng)目管理器（*.dsn）；點(diǎn)擊Tools>DesignRulesCheck或鈕，調(diào)出如下設(shè)置對(duì)話框，該對(duì)話框包含“DesignRulesCheck”和“ERCMateix”等四個(gè)標(biāo)簽頁(yè)。在“DesignRulesCheck”標(biāo)簽頁(yè)，選擇所需檢查的選項(xiàng)（如下圖所示）5.1.2當(dāng)我們執(zhí)行完DRC后在檔案中會(huì)出現(xiàn)一個(gè)*.drc的文字報(bào)告文件。這份*.drc檔案是一個(gè)文字?jǐn)⑹龅臋n案：5.1.3規(guī)則檢查矩陣Y軸的項(xiàng)目代表該連接的端點(diǎn)；斜邊上的各項(xiàng)代表該行所連接的端點(diǎn)；行與交叉的方塊表示該行的端點(diǎn)與該列的端點(diǎn)相連接時(shí)，程序?qū)⒆骱畏磻?yīng)。5.1.4定位DRC出錯(cuò)的地方左鍵選中項(xiàng)目管理器中的（*.dsn），執(zhí)行Edit>Browse>DRCMarkes選項(xiàng),出現(xiàn)如下List:5.1.5找出未連接的信號(hào)線在DesignRulesCheck選擇ERCMatrix窗口將Unconnected全部改為Error.回到DesignRuleCheck窗口將CheckUnconnectedNets選項(xiàng)打勾執(zhí)行后即會(huì)產(chǎn)生一份文字說(shuō)明未連接的信號(hào)線左鍵選中項(xiàng)目管理器中的（*.dsn），執(zhí)行Edit>Browse>DRCMarkes選項(xiàng),出現(xiàn)如下List:雙擊未連接的Pin,畫面會(huì)跳至電路圖未連接的信號(hào)，如下圖：5.2自動(dòng)零件編序5.2.1點(diǎn)擊Tools>Annotate或按紐，調(diào)出如下對(duì)話框：5.2.2在編序完成前起其數(shù)字不一定是依序編列的，但編序完成后其數(shù)字即為一連串的數(shù)字，如下圖所示：5.3網(wǎng)絡(luò)表的產(chǎn)生在制作網(wǎng)絡(luò)表之前，必須確認(rèn)以下事項(xiàng):１）元件序號(hào)是否排列２）電路圖是否經(jīng)過(guò)DRC檢查３）屬性數(shù)據(jù)是否完整，每個(gè)元件是否有元件封裝點(diǎn)擊tools/createnetlist調(diào)出如下對(duì)話框：注意：什么都不用改，在PCBEditor頁(yè)勾選CreatePCBEditorNetlist前面的復(fù)選框，點(diǎn)擊“確定”按鈕即可。5.3.1輸出Allgero格式的網(wǎng)絡(luò)表，在對(duì)話框中選擇PCBEditor的產(chǎn)生方式。PCBFootprint：指定PCB封裝的屬性名;CreatePCBEditorNetlist：只是產(chǎn)生Allegro格式的Netlist文件;常見錯(cuò)誤：1、BOM、DRC不在同一個(gè)目錄，可能導(dǎo)致netlist創(chuàng)建失敗。5.4元件清單輸出5.4.1點(diǎn)擊Tools>BillofMaterials…或，產(chǎn)生材料清單，彈出如下對(duì)話框：LineItemDefinition：定義材料清單的內(nèi)容Header:設(shè)置輸出BOM表的第一行內(nèi)容,”\t”為一個(gè)Tab分割Combinedpropertystring:設(shè)置輸出BOM表的每一行內(nèi)容,包括元件的那些屬性Placeeachpartentryonaseparate：材料清單中每個(gè)器件信息占一行OpeninExcel：產(chǎn)生以Excel表格格式的BOMIncludeFile：在材料清單中是否加入其他文件注意：添加顯示內(nèi)容的格式:\t{屬性名}

勾上，會(huì)比較好處理BOM。勾上，會(huì)比較好處理BOM。

第II篇第六章焊盤制作做熱風(fēng)焊盤時(shí)老是提示錯(cuò)誤：ERROR-CouldNotGenerateShape做熱風(fēng)焊盤時(shí)老是提示錯(cuò)誤：ERROR-CouldNotGenerateShapeE-(SPMHA1-66):Arcsegmentisoutsideoftheextents.熱風(fēng)設(shè)置如下把原點(diǎn)移動(dòng)drawing的中心位置，能滿足生成FLASH的尺寸就可以。原來(lái)軟件默認(rèn)原點(diǎn)在0,0所以畫是有畫到負(fù)數(shù)那邊的就是其區(qū)域外邊的所以不能畫了，必須設(shè)置原點(diǎn)到新的位置，如下圖：上圖是原點(diǎn)在0，0位置即屏幕的左下角，改為10000，8000則新的坐標(biāo)系中屏幕左下角變?yōu)?10000，-8000。這時(shí)中心在原點(diǎn)上負(fù)的部分也能畫了。Allegro從.brd文件中導(dǎo)出器件封裝打開.brd文件，F(xiàn)ile→Export→Libraries，除了Nolibrariesdependencies之外，所有選項(xiàng)都勾選上，設(shè)定好存放路徑之后，Export??！注意事項(xiàng)：1.一般的，將.dra,.pad,.psm,.fsm,.fsm文件存入path\symbols文件夾，而將.txt文件存入path\devices文件夾，然后再在PCBEditor中設(shè)置路徑：Setup→UserPreferences→DesignPaths中加載path\symbols路徑到padpath和psmpath。2.若出現(xiàn)某些PackageSymbol不能調(diào)用的情況，有以下兩種原因：情形一：該.pad文件需要重新修復(fù)。Tools→Padstack→ModifyDesignPadstack中saveas一下即可（沒有實(shí)際操作過(guò)，感覺貌似用DBDoctor組件也可以吧，情形二：某些padstack包含Thermalreliefpad，而導(dǎo)出封裝時(shí)未能導(dǎo)出.fsm文件。只需保證導(dǎo)出封裝時(shí)勾選所有文件類型即可。例子：注意：沒有勾選nolibrarydependencies會(huì)報(bào)錯(cuò)并失敗；我們應(yīng)該勾選該復(fù)選框，如下圖，然后接皆大歡喜了。在使用從*.brd中導(dǎo)出來(lái)的PCBFootprint時(shí)會(huì)提示如下錯(cuò)誤信息。對(duì)該類PCBFootprint需要做怎樣的處理呢？第七章元器件封裝制作Allegro16.3怎樣使用自己制作的封裝庫(kù)呢？可以用文件編輯器打開env文件(路徑在你home環(huán)境變量下的pcbenv文件夾下)，添加下面這3行：setpadpath=d:\lib\pad;;注：這指的是設(shè)置你的焊盤庫(kù)路徑setpsmpath=d:\lib\psm;;注：這指的是設(shè)置你的psm庫(kù)路徑setdevpath=d:\lib\dev;;注：這指的是設(shè)置你的dev庫(kù)路徑需根據(jù)你的實(shí)際的路徑，保存后重啟allegro，即可調(diào)用你的本地方了capture中設(shè)置回軟件默認(rèn)的元件庫(kù)“place”--“part”，在右邊的“placepart”對(duì)話框中，查看“l(fā)ibraries”中是否有“DISCRETE”庫(kù)，如果有的話，選擇之，然后按鍵盤上的“R”，就有這個(gè)電阻元件了。如果沒有，點(diǎn)擊后面的那個(gè)“addlibrary”按鈕，查找到“Discrete.olb”，添加之即可。再按照上述步驟操作。第八章建立PCB板allegro導(dǎo)出DXF

文件一、打開您的BRDFILE

二、顯示好當(dāng)前您要轉(zhuǎn)出的層

三、file>>EXport>>DXF...

四、

五、

六、

完畢。Allegro中如何導(dǎo)入DXF文件執(zhí)行菜單File>Import>DXF…出現(xiàn)下面窗體：2.選擇DXF文件3.選擇單位4.Layerconversionfile：會(huì)自動(dòng)產(chǎn)生，或選擇設(shè)置好的文件5.點(diǎn)擊Edit/Viewlayers…出現(xiàn)下面新窗體：選擇DXF層面，然后在選擇下面的Class:Subclass：點(diǎn)擊Map就可以了如果要在Allegro新建層面就可以點(diǎn)擊右邊的NewSubclass按鈕，輸入名字就可以了6、點(diǎn)擊Import按鈕，OK。畫板框需要畫Outline、packagekeepin和RouteKeepin。點(diǎn)Add→Line，看一下設(shè)一下控制面板，如下圖：確認(rèn)所畫的為Outline后,其它默認(rèn)即可.如下圖：實(shí)際中我們可以用以輸入坐標(biāo)的方法精確畫板框。畫好長(zhǎng)方形板框如下圖：接下來(lái)應(yīng)該加上元器件擺放區(qū)和可布線區(qū)：（實(shí)際就是設(shè)板邊框留多少為不可走線區(qū)及放元器件區(qū)）所以我們用復(fù)制板框的命來(lái)來(lái)方便地完成就可以了，如下圖點(diǎn)edit→Z-Copy后到控制面板選擇并設(shè)置如上右圖為設(shè)邊框不可放元器件區(qū)為2mm，Contract為比邊框小2mm，如選Expand則反之。都設(shè)設(shè)好后，點(diǎn)一下板框復(fù)制完成，如下左圖，右圖為加上RouteKeepin后的效果圖，方法同上。板框就畫好了。設(shè)板層默認(rèn)是雙面板。點(diǎn)Setup→Cross-section如下圖所示，之后彈出設(shè)置界面。如上圖默認(rèn)界面為雙層板，但顯示的是5層，實(shí)際是雙層板（即三層）AIR（SURFACE）層如果我們就是要畫雙層板不進(jìn)行仿真的話一般都不用再上面設(shè)什么了。設(shè)置PCBfootprint的路徑pcbfootprint要在PCBeditor軟件中的setup\UserPreferences...\Paths\Library里面，設(shè)置好padpath（pad焊盤）和psmpath（psm封裝）的路徑，可以添加不同路徑的封裝，就是可以有好幾個(gè)psm封裝路徑的，PCB封裝必須包含psm和pad文件的導(dǎo)入網(wǎng)表1.首先要保證你的netlist文件必須保存在PCB工程的的02device文件夾里（建PCB工程后自動(dòng)生成的）打開allegro之后，先建一個(gè)工程和BRD文件，保存后，點(diǎn)擊netin,然后在importlogictype里選擇designentrycisimportdirectory點(diǎn)擊預(yù)覽選擇你剛才netlist放置的位置（即02device點(diǎn)到不能再點(diǎn)位置）OTHER欄里importnetlist選擇你剛才生成的netlist文件2.在orcad中生成netlist文件打開orcad打開你要生成netlist的原理圖，選中.dsn文件，然后選擇tools—>createnetlist然后選擇netlist的存放路徑即02device。所以要生成netlist網(wǎng)表，必須先建一個(gè)PCB工程例子：選Cadence頁(yè)，勾選DesignentryCIS(capture）、Always；在importdirectory選擇到allegro文件目錄，如F:/exercise/allegro；點(diǎn)擊右上角的“importcadence”按鈕即可。注意：不需要選擇other。第九章設(shè)置設(shè)計(jì)規(guī)則PCB常用顯示說(shuō)明元件外框：areas/paragegeometry/silkscreen_bottomORsilkscreen_top將某對(duì)象添加到某subclass中Edit/change/optionboadgeometry的subclass的Xy層，再選“除外框的所有DXF線”。Allegro如何設(shè)置原點(diǎn)示例1：將outline的左下角的坐標(biāo)設(shè)為原點(diǎn)使用下圖第二個(gè)按鈕，點(diǎn)擊outline的左下角的點(diǎn)，在XX會(huì)顯示其坐標(biāo)值，比如（8100，,8500）將坐標(biāo)值（8100，,8500）填到setup-designparameter-design標(biāo)簽下面的moveorigin里面。效果如下圖。光模塊走線基本規(guī)則IC焊盤： 0.3mm（or10mil）普通信號(hào)線： 0.2mm（or8mil）過(guò)0402焊盤的走線： 0.5mm（or18mil）地or電源過(guò)孔： VIA20CIR10普通過(guò)孔： VIA18CIR8電源走線線寬： MIN=15mil,MID=18mil,Tye=20mil差分線規(guī)則： 線寬8mil*8mil+線寬8mil(簡(jiǎn)稱8*8),或線寬10mil*10mil+線寬10mil(簡(jiǎn)稱10*10)shape之間距離： 10milRoutekeepin: 比outline收縮0.3mm或者10milPackgekeepin: 注意：文件統(tǒng)一用mm,減少過(guò)程中的單位變換。如何設(shè)置布線默認(rèn)過(guò)孔Via（Cadence16.0及以上版本）在布線時(shí)，直接雙擊就可放置Via，很方便實(shí)用的說(shuō)。。。但是如何設(shè)置默認(rèn)放置的Via呢？尤其是針對(duì)Cadence16.0及以上版本？？按以下步驟操作即可：1選中Setup->ConstraintManager，Physical->Physicalconstraintset下的AllLayers；2點(diǎn)中右側(cè)PCS對(duì)應(yīng)的via欄（單擊即可），彈出EditViaList對(duì)話框；3在左邊選擇所需要的via類型，它會(huì)自動(dòng)出現(xiàn)在右側(cè)。將要默認(rèn)的via類型up到第一，就ok了。

在畫線的時(shí)候，默認(rèn)via是對(duì)話框中第一項(xiàng)，也可以在options里切換其他via類型。只不過(guò)每次都切換很麻煩-N0l7S

W;H;[:t&]

.h&J6Y,}'b7w1w(^%r當(dāng)然了，必需先指定padpath路徑，在彈出的對(duì)話框里才會(huì)有你要的via.指定padpath路徑：setup－>userpreferenceseditor中，左側(cè)選擇design_paths，右側(cè)中選擇選擇padpath和psmpath，這兩個(gè)就是設(shè)置你所使用的焊盤庫(kù)路徑和封裝庫(kù)路徑。在一般情況下，會(huì)默認(rèn)你安裝時(shí)候選擇的路徑。即：$padpath和$psmpath。元件封裝的默認(rèn)位置在candence/share/pcb/pcb_lib/symbolsallegro16.2建立差分對(duì)，設(shè)置差分規(guī)則，差分走線添加subclassSetup/subclass/boardgeometry/newsubclass，鍵入新的subclass名稱，如Xy，回車就OK。allegro如何隱藏飛線第十章布局（基礎(chǔ)篇）按原理圖方式進(jìn)行擺放元件

ALLEGRO不支持按原理圖方式擺放，但可用代替方式來(lái)進(jìn)行，在capture中建立用戶自己定義的屬性。A.在文件*.dsn中，選中一個(gè)page

。edit--browers

parts

選擇OCCURENCES

OK

選中所有元件——ETIT--PROPERTIESnew彈出對(duì)話框NAME:輸入PAGE

VALUE：輸入1,

單擊OK后，可以持到多出一個(gè)屬性值Page1B.單擊OK關(guān)閉BROWERS_SPREADSHEET對(duì)話框，關(guān)閉PARTS頁(yè)。

C.重新創(chuàng)建工程網(wǎng)絡(luò)表，以便把新加的屬性加入到網(wǎng)絡(luò)表中。注意生成網(wǎng)絡(luò)列表的過(guò)程時(shí)，"createpcbEditroNetlis"

右邊的SETUP

后，configurefile后邊的EDIT，把PAGE=YES加入到配置文件中，保存。再后，勾選“createorupdatePCBeditorbord(NETREW)”

ALLOWUSERDEFINEDProp

一定要色選上。生成網(wǎng)絡(luò)表，D.allegro導(dǎo)入網(wǎng)絡(luò)表。注意導(dǎo)入時(shí)，勾選上CREATEUSER-DEFINEDPROPERTIESE.導(dǎo)入后，PLACEPLACEbyPROPERTY/VALUE.下拉，選擇page及其它。第十一章布線布線基礎(chǔ)布線基礎(chǔ)（1）：布線的基本原則?布線的基本原則:?Fixed的結(jié)構(gòu)定位器件、安裝孔不能移動(dòng)；?信號(hào)線遠(yuǎn)離板邊，至少20mil（通常以AntiEtch為準(zhǔn)）；?布線盡量短、直、少過(guò)孔、不跨分割線；?層面規(guī)劃合理，橫平豎直，相鄰層垂直布線；?電源、重要信號(hào)優(yōu)先處理；?同組BUS一起引出，最好是同組同層完成布線；?布線分區(qū)明確，區(qū)內(nèi)信號(hào)不跨區(qū)處理，強(qiáng)干擾與敏感信號(hào)分開；?走線無(wú)多余線頭、無(wú)多余VIA、不閉環(huán)；?線間距盡量的大，盡量滿足3W原則；?電源平面相對(duì)地平面要內(nèi)縮，盡量滿足20H原則。布線基礎(chǔ)（2）:布線的基本順序?布線的基本順序:?A.分析單板的信號(hào)流向、功能模塊等；?B.分析電源入口及整板電源的供給情況；?C.復(fù)雜的單板應(yīng)對(duì)整體布線進(jìn)行規(guī)劃；?1>BGA等關(guān)鍵器件的布線通道的評(píng)估；?2>電源、地的分割；?a.主電源的分配，優(yōu)先考慮主電源層面；?b.芯片Core電源的分配，盡量在平面層實(shí)現(xiàn)；?c.小電源的分配，可在平面層或布線層實(shí)現(xiàn)；?d.多地的分配，需考慮對(duì)應(yīng)的電源平面與之相一致；?e.所有的電源均要確保有足夠的載流通道。3>評(píng)估關(guān)鍵信號(hào)的布線通道及布線層的選擇；4>評(píng)估禁止布線區(qū)對(duì)布線通道的影響。?D.在全面布線前，先對(duì)BGA器件進(jìn)行FANOUT，其他器件的FANOUT可在具體布線過(guò)程中處理；?E.電源/地的PIN腳應(yīng)在布線前做好FANOUT以留出空間；?F.時(shí)鐘、差分等關(guān)鍵信號(hào)的處理，應(yīng)優(yōu)先考慮在地的相鄰層；?G.總線（BUS）的布線，多節(jié)點(diǎn)總線的拓?fù)涞膶?shí)現(xiàn)；?H.控制信號(hào)線及其它信號(hào)線，在不干擾重要信號(hào)情況下完成連接即可。布線基礎(chǔ)（3）:布線層?A.層的概念元件層—用于布局主要芯片及芯片的FANOUT，通常指Top層；平面層—用于處理電源、地，通常為NEGA層；布線層—用于處理信號(hào)線，通常為POSI層；焊接層—用于器件焊接及布局小器件，通常指Bottom層。?B.層的選擇一般情況下，Top層、Bottom層只用于器件的FANOUT，不用于布線的，特別是時(shí)鐘、差分等高速信號(hào)（單、雙面板，四層板例外）；?平面層一般不能用于布線，特殊情況除外（如所有信號(hào)線無(wú)法在布線層完成，又不允許增加層數(shù)的情況下，可開放平面層的局部區(qū)域用于布線，此時(shí)層應(yīng)設(shè)為POSI）；?客戶指定的層不能用于布線。?C.優(yōu)選布線層?（1）優(yōu)選布線層概念?1>夾在兩地平面之間的布線層，是最佳的；?2>夾在地與電源平面的布線層，是次好的；?3>夾在兩地平面之間的兩相鄰布線層，次之；?4>夾在地與電源平面之間的兩相鄰布線層，再次之；?5>夾在兩電源平面之間的布線層，再次之?6>一般情況下，不允許連續(xù)三個(gè)布線層疊加。（2）優(yōu)選布線層疊層最佳布線層較好布線層第三佳布線層第四佳布線層最差布線層一般不允許的布線層?D.相鄰布線層?1>布線時(shí)，要垂直布線；?2>布線時(shí)，盡量避免重疊走線；?3>在無(wú)法做到垂直布線的情況下，允許重疊部分的走線要短，盡量控制在1000mil以內(nèi)；?4>特殊情況下，對(duì)于重疊部分的走線，客戶會(huì)有一定的要求，如重疊500mil，間距為2W；1000mil，間距為3W等。布線基礎(chǔ)（4）：重要信號(hào)的布線?重要信號(hào)的布線?A.重要信號(hào)的劃分?1>時(shí)鐘（*CLK*）、復(fù)位（*RST*、*RESET）、差分（DifferentialPair）；?2>總線（BUS）、接口信號(hào)；?3>模擬信號(hào)、電源（Power）；?4>在設(shè)計(jì)要求中提到的其他信號(hào)。?B.重要信號(hào)的布線原則?1>布線層優(yōu)先考慮以GroundPlane為回流平面；?2>頻率越高的，應(yīng)優(yōu)先處理；?3>信號(hào)易受干擾的，也應(yīng)優(yōu)先考慮；?4>布線盡量短、少拐角、少換層；?5>信號(hào)盡量以同一GroundPlane為參考，若換到另一地GroundPlane，最好能在過(guò)孔旁邊追加地孔，以縮短回流面積。?C.重要信號(hào)的布線要求?1>時(shí)鐘（Clock）、復(fù)位（Reset）信號(hào)的布線要求?a.短、直、少換層,當(dāng)必須換層且參考平面不同時(shí)，建議在換層處加一個(gè)GroundVIA;?b.盡量布在GroundPlane的相鄰層，當(dāng)布在兩相鄰布線層時(shí)，不要平行布線，不要跨分割線；?c.當(dāng)時(shí)鐘以輻射狀布線時(shí)，線距應(yīng)滿足3W原則，即線距≥2倍的線寬，遠(yuǎn)離其它信號(hào)；?d.繞等長(zhǎng)時(shí)必須等幅等距，不可與其它信號(hào)線交錯(cuò)，盡量避免在BGA等器件內(nèi)部繞線；?e.必要時(shí)可包地處理，必須間隔一定的距離追加GroundVIA；?f.時(shí)鐘信號(hào)布線時(shí)盡量遠(yuǎn)離板邊及接口電路，最好10mm以上。?2>差分（DifferentialPair）信號(hào)的布線要求?a.差分對(duì)內(nèi)的間距要一致，中間不能有其它過(guò)孔；?b.信號(hào)要短、少拐角、少換層，盡量以GroundPlane為回流平面，不要跨分割線；?c.繞線時(shí)，兩根信號(hào)線要一起繞，處理對(duì)內(nèi)長(zhǎng)度時(shí)，不要在信號(hào)線的中間繞，可在過(guò)孔處繞；?d.遠(yuǎn)離其它信號(hào)。?3>模擬信號(hào)的布線要求?a.信號(hào)線要盡量短、直、粗、少換層；?b.線間距盡量的大；?c.在空間允許的情況下，所有的信號(hào)都要做包地處理；?d.在自身區(qū)域內(nèi)完成布線，遠(yuǎn)離數(shù)字信號(hào)。?BUS的布線?同組BUS盡量走在同一層；?從密集的區(qū)域往稀疏的區(qū)域處理，尤其是BGA區(qū)域，要從BGA往外引線，不要遺漏；?線間距盡量的大，至少能保證滿足2W原則；?對(duì)于多節(jié)點(diǎn)BUS，應(yīng)考慮好走線的拓?fù)洌?換層時(shí)，孔與孔盡量整齊，間距盡量的大（以不打斷內(nèi)層Shape為佳）；?考慮好是否需要換層、換層的位置及換層的次數(shù)。?BGA的布線?A.BGAFANOUT時(shí)，信號(hào)按常規(guī)線寬，電源統(tǒng)一用12milor15mil的線寬；?B.BGA必須FANOUT成十字架形式，十字通道中不能有任何的過(guò)孔；?C.BGA內(nèi)最好做到每PIN每一VIA，所有信號(hào)必須以最短方式引出BGA；?D.0.8mmor1mm的BGA必須注意選擇過(guò)孔類型，內(nèi)層銅箔不能被割斷；?E.大間距信號(hào)在BGA內(nèi)以小間距處理，完成布線時(shí)盡可能調(diào)大間距；?F.非BGA內(nèi)的信號(hào)不得從BGA下方穿過(guò)或繞線；?G.BGA內(nèi)的信號(hào)線寬盡量與BGA外保持一致；?H.有時(shí)可考慮將BGA最外兩圈PIN外引，以減小布線難度，但引線要盡量的短。?電源的布線?A.主電源要在電源平面層完成，要有足夠的通道；?B.在平面層分割電源時(shí)，盡量避免成環(huán)狀，要讓電源能扇出；?C.電源平面相對(duì)地平面要內(nèi)縮，盡量滿足20H原則?D.處理電源時(shí)要注意濾波電容，必須遵從先大后小的原則；?E.芯片電源的濾波盡量不要共用，在空間允許的情況下，不要多個(gè)電源管腳共用一過(guò)孔；?F.電源換層時(shí)，要有足夠的過(guò)孔，以滿足總載流量。布線基礎(chǔ)（5）：拓?fù)浣Y(jié)構(gòu)?拓?fù)浣Y(jié)構(gòu):?布線的拓?fù)浣Y(jié)構(gòu)是指一信號(hào)線的布線順序及其結(jié)構(gòu)；?PCB布線常用的兩種基本拓?fù)浣Y(jié)構(gòu)；?A.菊花鏈（DaisyChain）拓?fù)浣Y(jié)構(gòu)?1>布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端；?2>占用的布線空間較?。?3>不同的信號(hào)在接收端信號(hào)的接收是不同步的；?4>Stub要盡量的短；?B.星型（Star）拓?fù)浣Y(jié)構(gòu)?1>可以有效的避免信號(hào)不同步；?2>占用的布線空間大，在高密的PCB板中使得布線困難。allegro中淚滴(teardrop）的添加與刪除（一）ROUTEGLOSSPARAMETERS...

選擇“PADANDTCONECTIONFILLET”單擊“PADANDTCONECTIONFILLET”前面的按鈕，彈出具體的各種類型的淚滴設(shè)置，添加和刪除淚滴可在

GLOSSADDFILLET/DELETEFILLET中進(jìn)行。allegro中淚滴(teardrop）的添加與刪除（二）1、淚滴(teardrop）的添加先打開所有的走線層，執(zhí)行命令route->gloss->parameters..,出現(xiàn)對(duì)話框，點(diǎn)選padandTconnectionfillet，再點(diǎn)其左邊的方格，點(diǎn)選circularpads,pins,vias，Tconnections./OK/GLOSS即可。加淚滴最好在出GERBER之前加。若要MODIFY板子，則要先刪掉淚滴。2、淚滴(teardrop）的刪除route-〉gloss-〉deletefillet，然后用鼠標(biāo)框選整個(gè)電路板，然后在空白處點(diǎn)一下鼠標(biāo)，最后點(diǎn)右鍵，doneallegro中淚滴(teardrop）的添加與刪除（三）route/gloss/addfillet，在find設(shè)置欄選擇需要加淚滴的類型，并可進(jìn)入對(duì)應(yīng)的屬性對(duì)話框?qū)I滴效果進(jìn)行設(shè)置，然后逐個(gè)添加淚滴。實(shí)時(shí)顯示走線長(zhǎng)度Setup\userpreferenceETC欄中勾選allegroetchlengthon第十二章后處理——發(fā)PCB制板長(zhǎng)前的準(zhǔn)備工作DatabaseCheck執(zhí)行：Tools\Databasecheck…，彈出下圖。勾選3個(gè)復(fù)選框，如右圖，點(diǎn)擊Check。Tools\UpdataDRC設(shè)置NCParameters執(zhí)行Manufacture\NC\NCParameters彈出如下對(duì)話框。參數(shù)設(shè)置如下如所示，點(diǎn)擊Close。注意：最下面的四個(gè)復(fù)選框，記得是1和3，這有待確認(rèn)。放置DRILLCHART表格Manufacture\NC\DrillLegend彈出如下對(duì)話框。在Outputunit選項(xiàng)框選擇設(shè)計(jì)過(guò)程中使用的單位，如Millmeter。點(diǎn)擊OK，彈出如下界面，將其放置在合適的位置。出Artwork單擊工具欄上的，或執(zhí)行Manufacture\Artwork…，彈出如下對(duì)話框，如下左圖。設(shè)置后如下圖。GeneralParameters中的設(shè)置如下：Devicetype：選擇GerberRs74XFormat：設(shè)置為5、5（同NC中的設(shè)置）Outputunits：選擇設(shè)置過(guò)程中的單