通過采用FIFO芯片實現(xiàn)模／數(shù)轉(zhuǎn)換器和ARM處理器的接口設(shè)計

【W(wǎng)ord版本下載可任意編輯】通過采用FIFO芯片實現(xiàn)模／數(shù)轉(zhuǎn)換器和ARM處理器的接口設(shè)計通常情況下，AD7671有兩種數(shù)據(jù)讀取方式：一種是在數(shù)據(jù)轉(zhuǎn)換完成后，讀取轉(zhuǎn)換的數(shù)據(jù)；另一種是在數(shù)據(jù)轉(zhuǎn)換的過程中，讀取上轉(zhuǎn)換完成的數(shù)據(jù)。圖l中的時序圖描述了后一種情況，即主控制器發(fā)出CNVST信號后，檢測BUSY信號。當(dāng)BUSY信號置為高電平時，讀取由上一個轉(zhuǎn)換過程所轉(zhuǎn)換的數(shù)據(jù)。

1.2FIFO芯片CY7C4255V

FIFO（FirstInFirstOut）簡單說就是指先進先出。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采集、高速數(shù)據(jù)處理、高速數(shù)據(jù)傳輸以及多機處理系統(tǒng)中得到越來越廣泛的應(yīng)用。CY7C455V是Cypress公司的3.3V高速，低功耗的FIFO，芯片容量為8K18位，工作速率為100MHz（短讀／寫時間為10ns），輸入／輸出端口由單獨的時鐘和使能信號控制，具有“空”、“滿”、“半滿”和可編程的“幾乎空”、“幾乎滿”標(biāo)志。

CY7C4255的18位輸入／輸出端口由單獨的時鐘和使能信號控制。輸入端口由一連續(xù)寫時鐘（WCLK）和寫使能信號（WEN）控制，當(dāng)寫使能WEN有效時，數(shù)據(jù)在每個時鐘周期WCLK信號的上升沿被連續(xù)寫入FIFO存儲器中。同樣，輸出端口由一連續(xù)讀時鐘（RCLK）和讀使能信號（REN）控制，而且有一個輸出使能引腳（OE）。如果是單時鐘操作，則讀／寫時鐘可連接在一起；在異步讀／寫應(yīng)用中，兩個時鐘可以是獨立的，時鐘頻率可達100MHz。利用芯片提供的級聯(lián)輸入（WXI、RXI）、級聯(lián)輸出（WXO、RXO）和首先加載（FL）引腳可開展深度擴展。

1.3ARM處理器LPC2210

LPC2210是基于一個支持實時仿真和嵌入式跟蹤的16／32位144腳ARM7TDMI-S核的微控制器。它內(nèi)部包含ARM7TDMI-S核與片內(nèi)存儲器控制器接口的ARM7局部總線、與中斷控制器接口的AMBA高性能總線（AHB）和連接片內(nèi)外設(shè)功能的VLSI外設(shè)總線（VPBARMAMBA總線的兼容超集）。LPC2210具有16KB片內(nèi)靜態(tài)RAM；片內(nèi)外設(shè)與器件引腳的連接由引腳連接模塊控制，該模塊由軟件開展控制以符合外設(shè)功能與引腳在特定應(yīng)用中的需求；通過外部存儲器接口可將存儲器配置成4組，每組的容量高達16MB，數(shù)據(jù)寬度為8／16／32位；具有2個32位定時器（帶4路捕獲和4路比較通道）、PWM單元（6路輸出）、實時時鐘和看門狗；多個串行接口包括2個16C550工業(yè)標(biāo)準(zhǔn)UART、高速I2C接口（400kb／s）和2個SPI接口；多達76個通用I／O口（可承受5V電壓），12個獨立外部中斷引腳EIN和CAP功能。

2、接口電路

利用FIFO芯片CY7C4255V實現(xiàn)AD7671與LPC2210的接口電路，如圖2所示。圖中，AD7671的輸入范圍已經(jīng)配置成士5V，其數(shù)據(jù)端口采用高速并行接口；接口的數(shù)據(jù)讀取模式設(shè)置為圖l所示的模式，其中+5V和一5V分別是模擬電壓。由于CY7C11255V與LPC2210的數(shù)據(jù)接口的電壓為3.3V，所以將3.3V數(shù)字電壓輸入到OVDD引腳，這樣AD7671的數(shù)據(jù)接口電壓就可以與FIFO芯片的數(shù)據(jù)接口相兼容。ADR421為AD7671提供了+2.5V的基準(zhǔn)電壓；AD7671的模擬輸入端，采用了由低噪聲系數(shù)的激勵放大器ADS02l構(gòu)成的驅(qū)動電路來驅(qū)動A137671。

A／D轉(zhuǎn)換結(jié)果輸出直接與FIFO數(shù)據(jù)輸入端D0～D15相連}轉(zhuǎn)換控制由ARM處理器的一個PWM輸出端產(chǎn)生所需的采樣頻率的采樣控制信號，該信號同時作為FIFO的輸入使能端的控制。AD767l的BUSY輸出端作為FIFO的輸入時鐘（WCLK）控制信號，當(dāng)轉(zhuǎn)換結(jié)束時BUSY（WCLK）由低變高，此時FIFO寫使能WEN有效，轉(zhuǎn)換數(shù)據(jù)就在WCLK（BUSY）信號的上升沿被寫入FIFO存儲器中。LPC2210ARM處理器總線數(shù)據(jù)寬度配置為16位，由EMC總線的片選信號nCS2、輸出使能信號nOE、時鐘輸出XCLK來控制FIFO的數(shù)據(jù)讀取。FIFO的半滿（HF）、全滿（FF）標(biāo)志與ARM的2個中斷引腳相連，可通過編程在實際應(yīng)用中選擇使用；EF接ARM的PO.23引腳作為FI