唐朔飛 《計(jì)算機(jī)組成原理》課后答案

唐朔飛《計(jì)算機(jī)組成原理》課后答案

第

一

章

1.什么是計(jì)算機(jī)系統(tǒng)、計(jì)算機(jī)硬件和計(jì)算機(jī)軟件？硬件和軟件哪個更重要？

解：P3

計(jì)算機(jī)系統(tǒng)——計(jì)算機(jī)硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。

計(jì)算機(jī)硬件——計(jì)算機(jī)的物理實(shí)體。

計(jì)算機(jī)軟件——計(jì)算機(jī)運(yùn)行所需的程序及相關(guān)資料。

硬件和軟件在計(jì)算機(jī)系統(tǒng)中相互依存，缺一不可，因此同樣重要。5.馮?諾依曼計(jì)算機(jī)的特點(diǎn)是什么？

解：馮氏計(jì)算機(jī)的特點(diǎn)是：P9

?由運(yùn)算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成；

?指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲器中；

?指令由操作碼、地址碼兩大部分組成；

?指令在存儲器中順序存放，通常自動順序取出執(zhí)行；

?以運(yùn)算器為中心（原始馮氏機(jī)）。7.解釋下列概念：

主機(jī)、CPU、主存、存儲單元、存儲元件、存儲基元、存儲元、存儲字、存儲字長、存儲容量、機(jī)器字長、指令字長。

解：P10

主機(jī)——是計(jì)算機(jī)硬件的主體部分，由CPU+MM（主存或內(nèi)存）組成；

CPU——中央處理器（機(jī)），是計(jì)算機(jī)硬件的核心部件，由運(yùn)算器+控制器組成；（早期的運(yùn)、控不在同一芯片上）

主存——計(jì)算機(jī)中存放正在運(yùn)行的程序和數(shù)據(jù)的存儲器，為計(jì)算機(jī)的主要工作存儲器，可隨機(jī)存取；由存儲體、各種邏輯部件及控制電路組成。

存儲單元——可存放一個機(jī)器字并具有特定存儲地址的存儲單位；

存儲元件——存儲一位二進(jìn)制信息的物理元件，是存儲器中最小的存儲單位，又叫存儲基元或存儲元，不能單獨(dú)存?。?/p>

存儲字——一個存儲單元所存二進(jìn)制代碼的邏輯單位；

存儲字長——一個存儲單元所存二進(jìn)制代碼的位數(shù)；

存儲容量——存儲器中可存二進(jìn)制代碼的總量；（通常主、輔存容量分開描述）

機(jī)器字長——CPU能同時處理的數(shù)據(jù)位數(shù)；

指令字長——一條指令的二進(jìn)制代碼位數(shù)；

講評：一種不確切的答法：

CPU與MM合稱主機(jī)；

運(yùn)算器與控制器合稱CPU。

這兩個概念應(yīng)從結(jié)構(gòu)角度解釋較確切。

8.解釋下列英文縮寫的中文含義：

CPU、PC、IR、CU、ALU、ACC、MQ、X、MAR、MDR、I/O、MIPS、CPI、FLOPS

解：全面的回答應(yīng)分英文全稱、中文名、中文解釋三部分。

CPU——CentralProcessingUnit，中央處理機(jī)（器），見7題；

PC——ProgramCounter，程序計(jì)數(shù)器，存放當(dāng)前欲執(zhí)行指令的地址，并可自動計(jì)數(shù)形成下一條指令地址的計(jì)數(shù)器；

IR——InstructionRegister，

指令寄存器，存放當(dāng)前正在執(zhí)行的指令的寄存器；

CU——ControlUnit，控制單元（部件），控制器中產(chǎn)生微操作命令序列的部件，為控制器的核心部件；

ALU——ArithmeticLogicUnit，算術(shù)邏輯運(yùn)算單元，運(yùn)算器中完成算術(shù)邏輯運(yùn)算的邏輯部件；

ACC——Accumulator，累加器，運(yùn)算器中運(yùn)算前存放操作數(shù)、運(yùn)算后存放運(yùn)算結(jié)果的寄存器；

MQ——Multiplier-QuotientRegister，乘商寄存器，乘法運(yùn)算時存放乘數(shù)、除法時存放商的寄存器。

X——此字母沒有專指的縮寫含義，可以用作任一部件名，在此表示操作數(shù)寄存器，即運(yùn)算器中工作寄存器之一，用來存放操作數(shù)；

MAR——MemoryAddressRegister，存儲器地址寄存器，內(nèi)存中用來存放欲訪問存儲單元地址的寄存器；

MDR——MemoryDataRegister，存儲器數(shù)據(jù)緩沖寄存器，主存中用來存放從某單元讀出、或?qū)懭肽炒鎯卧獢?shù)據(jù)的寄存器；

I/O——Input/Outputequipment，輸入/輸出設(shè)備，為輸入設(shè)備和輸出設(shè)備的總稱，用于計(jì)算機(jī)內(nèi)部和外界信息的轉(zhuǎn)換與傳送；

MIPS——MillionInstructionPerSecond，每秒執(zhí)行百萬條指令數(shù)，為計(jì)算機(jī)運(yùn)算速度指標(biāo)的一種計(jì)量單位；

10.指令和數(shù)據(jù)都存于存儲器中,計(jì)算機(jī)如何區(qū)分它們？

解：計(jì)算機(jī)硬件主要通過不同的時間段來區(qū)分指令和數(shù)據(jù)，即：取指周期（或取指微程序）取出的既為指令，執(zhí)行周期（或相應(yīng)微程序）取出的既為數(shù)據(jù)。

另外也可通過地址來源區(qū)分，從PC指出的存儲單元取出的是指令，由指令地址碼部分提供操作數(shù)地址。

問題討論：

×由控制器分析是指令還是數(shù)據(jù)；

數(shù)據(jù)進(jìn)控制器？

×指令由指令寄存器存?。?/p>

指令寄存器有控制功能？

×指令和數(shù)據(jù)的格式不一樣；指令由操作碼和地址碼組成）

兩者的二進(jìn)制代碼形式不一樣？

×指令順序存放，而數(shù)據(jù)不是；

數(shù)據(jù)為什么不能順序存放？

×MAR放地址，MDR放數(shù)據(jù)；

取指時MDR中也是數(shù)據(jù)？

×存取數(shù)據(jù)和存取指令的操作在機(jī)器中完全一樣；

無法區(qū)分？

×指令和數(shù)據(jù)的地址不一樣；

某一存儲單元只能放數(shù)據(jù)（或指令）?

×指令放在ROM中，數(shù)據(jù)放在RAM中；

用戶程序放在哪？

第三章

1.什么是總線？總線傳輸有何特點(diǎn)？為了減輕總線負(fù)載，總線上的部件應(yīng)具備什么特點(diǎn)？

解：總線是多個部件共享的傳輸部件。

總線傳輸?shù)奶攸c(diǎn)是：某一時刻只能有一路信息在總線上傳輸，即分時使用。

為了減輕總線負(fù)載，總線上的部件應(yīng)通過三態(tài)驅(qū)動緩沖電路與總線連通。

講評：

圍繞“為減輕總線負(fù)載”的幾種說法：

×應(yīng)對設(shè)備按速率進(jìn)行分類，各類設(shè)備掛在與自身速率相匹配的總線上；

×應(yīng)采用多總線結(jié)構(gòu)；

×總線上只連接計(jì)算機(jī)的五大部件；

×總線上的部件應(yīng)為低功耗部件。

上述措施都無法從根上（工程上）解決問題，且增加了許多不必要（或不可能）的限制。

×總線上的部件應(yīng)具備機(jī)械特性、電器特性、功能特性、時間特性；

這是不言而喻的。4.為什么要設(shè)置總線判優(yōu)控制？常見的集中式總線控制有幾種？各有何特點(diǎn)？哪種方式響應(yīng)時間最快？哪種方式對電路故障最敏感？

解：總線判優(yōu)控制解決多個部件同時申請總線時的使用權(quán)分配問題；

常見的集中式總線控制有三種：

鏈?zhǔn)讲樵?、?jì)數(shù)器查詢、獨(dú)立請求；

特點(diǎn)：鏈?zhǔn)讲樵兎绞竭B線簡單，易于擴(kuò)充，對電路故障最敏感；計(jì)數(shù)器查詢方式優(yōu)先級設(shè)置較靈活，對故障不敏感，連線及控制過程較復(fù)雜；獨(dú)立請求方式判優(yōu)速度最快，但硬件器件用量大，連線多，成本較高。5.解釋下列概念：總線的主設(shè)備（或主模塊）、總線的從設(shè)備（或從模塊）、總線的傳輸周期和總線的通信控制。

解：

總線的主設(shè)備（主模塊）——指一次總線傳輸期間，擁有總線控制權(quán)的設(shè)備（模塊）；

總線的從設(shè)備（從模塊）——指一次總線傳輸期間，配合主設(shè)備完成傳輸?shù)脑O(shè)備（模塊），它只能被動接受主設(shè)備發(fā)來的命令；

總線的傳輸周期——總線完成一次完整而可靠的傳輸所需時間；

總線的通信控制——指總線傳送過程中雙方的時間配合方式。6.試比較同步通信和異步通信。

解：

同步通信——由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合；

異步通信——不由統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。

8.為什么說半同步通信同時保留了同步通信和異步通信的特點(diǎn)？

解：

半同步通信既能像同步通信那樣由統(tǒng)一時鐘控制，又能像異步通信那樣允許傳輸時間不一致，因此工作效率介于兩者之間。

10.為什么要設(shè)置總線標(biāo)準(zhǔn)？你知道目前流行的總線標(biāo)準(zhǔn)有哪些？什么叫plugandplay？哪些總線有這一特點(diǎn)？

解：

總線標(biāo)準(zhǔn)的設(shè)置主要解決不同廠家各類模塊化產(chǎn)品的兼容問題；

目前流行的總線標(biāo)準(zhǔn)有：ISA、EISA、PCI等；

plugandplay——即插即用，EISA、PCI等具有此功能。11.畫一個具有雙向傳輸功能的總線邏輯圖。

解：此題實(shí)際上是要求設(shè)計(jì)一個雙向總線收發(fā)器，設(shè)計(jì)要素為三態(tài)、雙向、使能等控制功能的實(shí)現(xiàn)，可參考74LS245等總線收發(fā)器芯片內(nèi)部電路。邏輯圖如下：（n位）

幾種錯誤的設(shè)計(jì)：

幾種錯誤的設(shè)計(jì)：12.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計(jì)：

（1）設(shè)計(jì)一個電路，在同一時間實(shí)現(xiàn)D→A、D→B和D→C寄存器間的傳送；

（2）設(shè)計(jì)一個電路，實(shí)現(xiàn)下列操作：

T0時刻完成D→總線；

T1時刻完成總線→A；

T2時刻完成A→總線；

T3時刻完成總線→B。

解：

（1）采用三態(tài)輸出的D型寄存器74LS374做A、B、C、D四個寄存器，其輸出可直接掛總線。A、B、C三個寄存器的輸入采用同一脈沖打入。注意-OE為電平控制，與打入脈沖間的時間配合關(guān)系為：

現(xiàn)以8位總線為例，設(shè)計(jì)此電路，如下圖示：

（2）寄存器設(shè)置同（1），由于本題中發(fā)送、接收不在同一節(jié)拍，因此總線需設(shè)鎖存器緩沖，鎖存器采用74LS373（電平使能輸入）。節(jié)拍、脈沖配合關(guān)系如下：

節(jié)拍、脈沖分配邏輯如下：

節(jié)拍、脈沖時序圖如下：

以8位總線為例，電路設(shè)計(jì)如下：

（圖中，A、B、C、D四個寄存器與數(shù)據(jù)總線的連接方法同上。）

幾種錯誤的設(shè)計(jì)：

（1）

幾種錯誤的設(shè)計(jì)：

（1）

幾種錯誤的設(shè)計(jì)：

（2）

幾種錯誤的設(shè)計(jì)：

（2）

幾種錯誤的設(shè)計(jì)：

第四章

3.存儲器的層次結(jié)構(gòu)主要體現(xiàn)在什么地方？為什么要分這些層次？計(jì)算機(jī)如何管理這些層次？

答：存儲器的層次結(jié)構(gòu)主要體現(xiàn)在Cache—主存和主存—輔存這兩個存儲層次上。

Cache—主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運(yùn)行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。

主存—輔存層次在存儲系統(tǒng)中主要起擴(kuò)容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。

綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達(dá)到了速度快、容量大、位價低的優(yōu)化效果。

主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存—輔存層次的調(diào)度目前廣泛采用虛擬存儲技術(shù)實(shí)現(xiàn)，即將主存與輔存的一部份通過軟硬結(jié)合的技術(shù)組成虛擬存儲器，程序員可使用這個比主存實(shí)際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當(dāng)程序運(yùn)行時，再由軟、硬件自動配合完成虛擬地址空間與主存實(shí)際物理空間的轉(zhuǎn)換。因此，這兩個層次上的調(diào)度或轉(zhuǎn)換操作對于程序員來說都是透明的。

4.說明存取周期和存取時間的區(qū)別。

解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即：

存取周期=存取時間+恢復(fù)時間

5.什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為200ns，則存儲器的帶寬是多少？

解：存儲器的帶寬指單位時間內(nèi)從存儲器進(jìn)出信息的最大數(shù)量。

存儲器帶寬=1/200ns×32位

=160M位/秒=20MB/S=5M字/秒

注意字長（32位）不是16位。

（注：本題的兆單位來自時間=106）

6.某機(jī)字長為32位，其存儲容量是64KB，按字編址它的尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。

解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB，則：

按字尋址范圍=64K×8/32=16K字

按字節(jié)編址時的主存地址分配圖如下：

討論：

1、一個存儲器不可能有兩套地址，注意字長32位，不是16位，不能按2字節(jié)編址；

2、本題與IBM370、PDP-11機(jī)無關(guān)；

3、按字尋址時，地址仍為16位；

′

（：地址14位，單元16K個，按字編址4K空間。）

4、字尋址的單位為字，不是B。

5、按字編址的地址范圍為0~16K-1，空間為16K字；按字節(jié)編址的地址范圍為0~64K-1，空間為64KB。不能混淆；

6、畫存儲空間分配圖時要畫出上限。

7.一個容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？

1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位

解：

地址線和數(shù)據(jù)線的總和=14+32=46根；

各需要的片數(shù)為：

1K×4：16K×32/1K×4=16×8=128片

2K×8：16K×32/2K×8=8×4=32片

4K×4：16K×32/4K×4=4×8=32片

16K×1：16K×32/16K×1=32片

4K×8：16K×32/4K×8=4×4=16片

8K×8：16K×32/8K×8=2×4=8片

討論：

地址線根數(shù)與容量為2的冪的關(guān)系，在此為214，14根；

：32=25，5根）′數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（不是2的冪的關(guān)系。

9.什么叫刷新？為什么要刷新？說明刷新有幾種方法。

解：刷新——對DRAM定期進(jìn)行的全部重寫過程；

刷新原因——因電容泄漏而引起的DRAM所存信息的衰減需要及時補(bǔ)充，因此安排了定期刷新操作；

常用的刷新方法有三種——集中式、分散式、異步式。

集中式：在最大刷新間隔時間內(nèi)，集中安排一段時間進(jìn)行刷新；

分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間；

異步式：是集中式和分散式的折衷。

討論：

1、刷新與再生的比較：

共同點(diǎn)：

?動作機(jī)制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實(shí)現(xiàn)；

?操作性質(zhì)一樣。都是屬于重寫操作。

區(qū)別：

?解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。

?操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機(jī)進(jìn)行的；刷新以最大間隔時間為周期定時重復(fù)進(jìn)行。

?動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行為單位，每次重寫整個存儲器所有芯片內(nèi)部存儲矩陣的同一行。

?芯片內(nèi)部I/O操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。

2、CPU訪存周期與存取周期的區(qū)別：

CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標(biāo)之一，它反映了存儲器真正的工作周期時間。

3、分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構(gòu)成CPU訪存周期。

4、刷新定時方式有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。

10.半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有幾種？

解：半導(dǎo)體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。

線選法：地址譯碼信號只選中同一個字的所有位，結(jié)構(gòu)簡單，費(fèi)器材；

重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點(diǎn)即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。

11.畫出用1024×4位的存儲芯片組成一個容量為64K×8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片。

解：設(shè)采用SRAM芯片，

總片數(shù)=64K×8位/1024×4位

=64×2=128片

題意分析：本題設(shè)計(jì)的存儲器結(jié)構(gòu)上分為總體、頁面、組三級，因此畫圖時也應(yīng)分三級畫。首先應(yīng)確定各級的容量：

頁面容量=總?cè)萘?頁面數(shù)

=64K×8位/4

=16K×8位；

組容量=頁面容量/組數(shù)

=16K×8位/16=1K×8位；

組內(nèi)片數(shù)=組容量/片容量

=1K×8位/1K×4位=2片；

地址分配：

頁面邏輯框圖：（字?jǐn)U展）

存儲器邏輯框圖：（字?jǐn)U展）

討論：

頁選地址取A11、A10，頁內(nèi)片選取A15~A12；′

（頁內(nèi)組地址不連貫？）

不分級畫；問題：′

1、不合題意；

2、芯片太多難畫；

3、無頁譯碼，6：64譯碼選組。

′

頁選直接聯(lián)到芯片；問題：

1、SRAM一般只一個片選端；

2、譯碼輸出負(fù)載能力需考慮。

附加門電路組合2級譯碼信號；′

（應(yīng)利用譯碼器使能端輸入高一級的譯碼選通信號）

不設(shè)組選，頁選同時選8組（16組），并行存?。俊?/p>

組譯碼無頁選輸入；′

′

2片芯片合為一體畫；

文字?jǐn)⑹龃娈媹D；′

地址線、數(shù)據(jù)線不標(biāo)信號名及信號序號?！?/p>

12.設(shè)有一個64K×8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設(shè)計(jì)一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應(yīng)滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。

解：

存儲基元總數(shù)=64K×8位

=512K位=219位；

思路：如要滿足地址線和數(shù)據(jù)線總和最小，應(yīng)盡量把存儲元安排在字向，因?yàn)榈刂肺粩?shù)和字?jǐn)?shù)成2的冪的關(guān)系，可較好地壓縮線數(shù)。

設(shè)地址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a×b=219；b=219-a；

若a=19，b=1，總和=19+1=20；

a=18，b=2，總和=18+2=20；

a=17，b=4，總和=17+4=21；

a=16，b=8，總和=16+8=24；

……

……

由上可看出：片字?jǐn)?shù)越少，片字長越長，引腳數(shù)越多。片字?jǐn)?shù)、片位數(shù)均按2的冪變化。

結(jié)論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線=19根，數(shù)據(jù)線=1根；或地址線=18根，數(shù)據(jù)線=2根。

采用字、位擴(kuò)展技術(shù)設(shè)計(jì)；′

13.某8位微型機(jī)地址碼為18位，若使用4K×4位的RAM芯片組成模塊板結(jié)構(gòu)的存儲器，試問：

（1）該機(jī)所允許的最大主存空間是多少？

（2）若每個模塊板為32K×8位，共需幾個模塊板？

（3）每個模塊板內(nèi)共有幾片RAM芯片？

（4）共有多少片RAM？

（5）CPU如何選擇各模塊板？

解：

（1）218=256K，則該機(jī)所允許的最大主存空間是256K×8位（或256KB）；

（2）模塊板總數(shù)=256K×8/32K×8

=8塊；

（3）板內(nèi)片數(shù)=32K×8位/4K×4位

=8×2=16片；

（4）總片數(shù)=16片×8=128片；

（5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：

討論：

不對板譯碼、片譯碼分配具體地址位；′

′

板內(nèi)片選設(shè)4位地址；

不設(shè)板選，8個板同時工作，總線分時傳送；′

8位芯片；′8板通過3：8譯碼器組成256K′

14.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有下列存儲芯片：

ROM（2K×8位，4K×4位，8K×8位），RAM（1K×4位，2K×8位，4K×8位），及74138譯碼器和其他門電路（門電路自定）。試從上述規(guī)格中選用合適芯片，畫出CPU和存儲芯片的連接圖。要求：

（1）最小4K地址為系統(tǒng)程序區(qū)，4096~16383地址范圍為用戶程序區(qū)；

（2）指出選用的存儲芯片類型及數(shù)量；

（3）詳細(xì)畫出片選邏輯。

解：

（1）地址空間分配圖：

（2）選片：ROM：4K×4位：2片；

RAM：4K×8位：3片；

（3）CPU和存儲器連接邏輯圖及片選邏輯：

討論：

1）選片：當(dāng)采用字?jǐn)U展和位擴(kuò)展所用芯片一樣多時，選位擴(kuò)展。

理由：字?jǐn)U展需設(shè)計(jì)片選譯碼，較麻煩，而位擴(kuò)展只需將數(shù)據(jù)線按位引出即可。

本題如選用2K×8ROM，片選要采用二級譯碼，實(shí)現(xiàn)較麻煩。

當(dāng)需要RAM、ROM等多種芯片混用時，應(yīng)盡量選容量等外特性較為一致的芯片，以便于簡化連線。

2）應(yīng)盡可能的避免使用二級譯碼，以使設(shè)計(jì)簡練。但要注意在需要二級譯碼時如果不使用，會使選片產(chǎn)生二義性。

3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應(yīng)一致，如不一致時就要考慮二級譯碼。另外如把片選譯碼輸出“或”起來使用也是不合理的。

4）其它常見錯誤：

138的C輸入端接地；（相當(dāng)于把138當(dāng)2-4譯碼器用，不合理）′

′EPROM的PD端接地；

（PD為功率下降控制端，當(dāng)輸入為高時，進(jìn)入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。）

′ROM連讀/寫控制線-WE；

（ROM無讀/寫控制端）

15.CPU假設(shè)同上題，現(xiàn)有8片8K×8位的RAM芯片與CPU相連，試回答：

（1）用74138譯碼器畫出CPU與存儲芯片的連接圖；

（2）寫出每片RAM的地址范圍；

（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。

（4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？

解：

（1）CPU與存儲器芯片連接邏輯圖：

（2）地址空間分配圖：

（3）如果運(yùn)行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片(第5片)都有與其相同的數(shù)據(jù)，則根本的故障原因?yàn)椋涸摯鎯π酒钠x輸入端很可能總是處于低電平。可能的情況有：

1）該片的-CS端與-WE端錯連或短路；

2）該片的-CS端與CPU的-MREQ端錯連或短路；

3）該片的-CS端與地線錯連或短路；

在此，假設(shè)芯片與譯碼器本身都是好的。

（4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間(奇數(shù)片)，A13=0的另一半地址空間（偶數(shù)片）將永遠(yuǎn)訪問不到。若對A13=0的地址空間（偶數(shù)片）進(jìn)行訪問，只能錯誤地訪問到A13=1的對應(yīng)空間(奇數(shù)片)中去。

17.某機(jī)字長16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。

解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術(shù)，圖示如下：

8體交叉訪問時序：

18.什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？

解：程序運(yùn)行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉(zhuǎn)移執(zhí)行的可能性大(大約5:1)。存儲系統(tǒng)中Cache—主存層次采用了程序訪問的局部性原理。

20.Cache做在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？

答：Cache做在CPU芯片內(nèi)主要有下面幾個好處：

1）可提高外部總線的利用率。因?yàn)镃ache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部總線；

2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設(shè)備與主存的信息傳輸，增強(qiáng)了系統(tǒng)的整體效率；

3）可提高存取速度。因?yàn)镃ache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高；

將指令Cache和數(shù)據(jù)Cache分開有如下好處：

1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成；

2）指令Cache可用ROM實(shí)現(xiàn)，以提高指令存取的可靠性；

3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點(diǎn)數(shù)據(jù)（如64位）。

補(bǔ)充討論：

Cache結(jié)構(gòu)改進(jìn)的第三個措施是分級實(shí)現(xiàn)，如二級緩存結(jié)構(gòu)，即在片內(nèi)Cache（L1）和主存之間再設(shè)一個片外Cache（L2），片外緩存既可以彌補(bǔ)片內(nèi)緩存容量不夠大的缺點(diǎn)，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度（主存—L2—L1）。

21.設(shè)某機(jī)主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設(shè)計(jì)一個四路組相聯(lián)映象（即Cache每組內(nèi)共有4個字塊）的Cache組織，要求：

（1）畫出主存地址字段中各段的位數(shù)；

（2）設(shè)Cache的初態(tài)為空，CPU依次從主存第0、1、2……99號單元讀出100個字（主存一次讀出一個字），并重復(fù)按此次序讀8次，問命中率是多少？

（3）若Cache的速度是主存的6倍，試問有Cache和無Cache相比，速度提高多少倍？

答：

（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下：

8

7

2

3

2

（2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當(dāng)主存讀0號字單元時，將主存0號字塊（0~7）調(diào)入Cache（0組x號塊），主存讀8號字單元時，將1號塊（8~15）調(diào)入Cache（1組x號塊）……主存讀96號單元時，將12號塊（96~103）調(diào)入Cache（12組x號塊）。

?

共需調(diào)100/8

13次，就把主存中的100個數(shù)調(diào)入Cache。除讀第1遍時CPU需訪問主存13次外，以后重復(fù)讀時不需再訪問主存。則在800個讀操作中：

訪Cache次數(shù)=（100-13）+700=787次

?0.98?

Cache命中率=787/800

98%

（3）設(shè)無Cache時訪主存需時800T（T為主存周期），加入Cache后需時：

（131.167+13）T?T/6+13T′787

144.167T?

5.55倍?則：800T/144.167T

有Cache和無Cache相比，速度提高4.55倍左右。

23.畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫入電流波形圖。

解：

24.以寫入10010110為例，比較調(diào)頻制和改進(jìn)調(diào)頻制的寫電流波形圖。

解：寫電流波形圖如下：

比較：

1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同；

2）MFM制除連續(xù)一串“0”時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化；

3）FM制記錄一位二進(jìn)制代碼最多兩次磁翻轉(zhuǎn)，MFM制記錄一位二進(jìn)制代碼最多一次磁翻轉(zhuǎn)，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當(dāng)MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當(dāng)；

4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術(shù)比FM制復(fù)雜得多。

25.畫出調(diào)相制記錄01100010的驅(qū)動電流、記錄磁通、感應(yīng)電勢、同步脈沖及讀出代碼等幾種波形。

解：

注意：

1）畫波形圖時應(yīng)嚴(yán)格對準(zhǔn)各種信號的時間關(guān)系。

2）讀出感應(yīng)信號不是方波而是與磁翻轉(zhuǎn)邊沿對應(yīng)的尖脈沖；

3）同步脈沖的出現(xiàn)時間應(yīng)能“包裹”要選的讀出感應(yīng)信號，才能保證選通有效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應(yīng)信號。

4）最后讀出的數(shù)據(jù)代碼應(yīng)與寫入代碼一致。

26.磁盤組有六片磁盤，每片有兩個記錄面，存儲區(qū)域內(nèi)徑22厘米，外徑33厘米，道密度為40道/厘米，內(nèi)層密度為400位/厘米，轉(zhuǎn)速2400轉(zhuǎn)/分，問：

（1）共有多少存儲面可用？

（2）共有多少柱面？

（3）盤組總存儲容量是多少？

（4）數(shù)據(jù)傳輸率是多少？

解：

（1）若去掉兩個保護(hù)面，則共有：

6×2-2=10個存儲面可用；

（2）有效存儲區(qū)域

=（33-22）/2=5.5cm

柱面數(shù)=40道/cm×5.5=220道

=p

（3）內(nèi)層道周長=2269.08cm

道容量=400位/cm×69.08cm

=3454B

面容量=3454B×220道

=759，880B

盤組總?cè)萘?759，880B×10面

=7，598，800B

（4）轉(zhuǎn)速=2400轉(zhuǎn)/60秒

=40轉(zhuǎn)/秒

數(shù)據(jù)傳輸率=3454B×40轉(zhuǎn)/秒

=138，160B/S

注意：

1）計(jì)算盤組容量時一般應(yīng)去掉上、下保護(hù)面；

的精度選取不同將引起答案不同，一般取兩位小數(shù)；p2）

盤組總磁道數(shù)（=一個盤面上的磁道數(shù)）13）柱面數(shù)

4）數(shù)據(jù)傳輸率與盤面數(shù)無關(guān)；

5）數(shù)據(jù)傳輸率的單位時間是秒，不是分。

27.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：

（1）磁盤存儲器的存儲容量；

（2）最高位密度（最小磁道的位密度）和最低位密度；

（3）磁盤數(shù)據(jù)傳輸率；

（4）平均等待時間。

解：

（1）存儲容量=275道×12288B/道×4面=13516800B

（2）最高位密度=p12288B/230

=17B/mm=136位/mm（向下取整）

最大磁道直徑

=230mm+275道/5道×2

=230mm+110mm=340mm

p

最低位密度=12288B/340

=11B/mm=92位/mm（向下取整）

（3）磁盤數(shù)據(jù)傳輸率

=12288B×3000轉(zhuǎn)/分

=12288B×50轉(zhuǎn)/秒=614400B/S

（4）平均等待時間=1/50/2=10ms

討論：

1、本題給出的道容量單位為字節(jié)，

因此算出的存儲容量單位也是字節(jié)，而不是位；

2、由此算出的位密度單位最終應(yīng)轉(zhuǎn)換成bpm(位/毫米）；

3、平均等待時間是磁盤轉(zhuǎn)半圈的時間，與容量無關(guān)。第五章

1.I/O有哪些編址方式？各有何特點(diǎn)？

解：常用的I/O編址方式有兩種：I/O與內(nèi)存統(tǒng)一編址和I/O獨(dú)立編址；

特點(diǎn)：I/O與內(nèi)存統(tǒng)一編址方式的I/O地址采用與主存單元地址完全一樣的格式，I/O設(shè)備和主存占用同一個地址空間，CPU可像訪問主存一樣訪問I/O設(shè)備，不需要安排專門的I/O指令。

I/O獨(dú)立編址方式時機(jī)器為I/O設(shè)備專門安排一套完全不同于主存地址格式的地址編碼，此時I/O地址與主存地址是兩個獨(dú)立的空間，CPU需要通過專門的I/O指令來訪問I/O地址空間。

討論：I/O編址方式的意義：

I/O編址方式的選擇主要影響到指令系統(tǒng)設(shè)計(jì)時I/O指令的安排，因此描述其特點(diǎn)時一定要說明此種I/O編址方式對應(yīng)的I/O指令設(shè)置情況。

′

I/O與內(nèi)存統(tǒng)一編址方式將I/O地址看成是存儲地址的一部分，占用主存空間；

問題：確切地講，I/O與內(nèi)存統(tǒng)一編址的空間為總線空間，I/O所占用的是內(nèi)存的擴(kuò)展空間。

I/O獨(dú)立編址方式有明顯的I/O地址標(biāo)識，′

而I/O與內(nèi)存統(tǒng)一的編址方式?jīng)]有；

問題：無論哪種編址方式，I/O地址都是由相應(yīng)的指令提供的，而地址本身并沒有特殊的標(biāo)識。

2.簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場合？

答：CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場合分別為：

直接控制適用于結(jié)構(gòu)極簡單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無須聯(lián)絡(luò)信號。

同步方式采用統(tǒng)一的時標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場合。

異步方式采用應(yīng)答機(jī)制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離傳送的場合。

討論：注意I/O交換方式、I/O傳送分類方式與I/O聯(lián)絡(luò)方式的區(qū)別：

串行、并行I/O傳送方式常用于描述I/O傳送寬度的類型；

I/O交換方式主要討論傳送過程的控制方法；

I/O聯(lián)絡(luò)方式主要解決傳送時CPU與I/O之間如何取得通信聯(lián)系以建立起操作上的同步配合關(guān)系。

′

同步方式適用于CPU與I/O工作速度完全同步的場合。

問題：I/O要達(dá)到與CPU工作速度完全同步一般是不可能的。同步方式的實(shí)質(zhì)是“就慢不就快”，如采用同步方式一般CPU達(dá)不到滿負(fù)荷工作。

6.字符顯示器的接口電路中配有緩沖存儲器和只讀存儲器，各有何作用？

解：顯示緩沖存儲器的作用是支持屏幕掃描時的反復(fù)刷新；只讀存儲器作為字符發(fā)生器使用，他起著將字符的ASCII碼轉(zhuǎn)換為字形點(diǎn)陣信息的作用。

8.某計(jì)算機(jī)的I/O設(shè)備采用異步串行傳送方式傳送字符信息。字符信息的格式為一位起始位、七位數(shù)據(jù)位、一位校驗(yàn)位和一位停止位。若要求每秒鐘傳送480個字符，那么該設(shè)備的數(shù)據(jù)傳送速率為多少？

解：480×10=4800位/秒=4800波特；

波特——是數(shù)據(jù)傳送速率波特率的單位。

注：題意中給出的是字符傳送速率，即：字符/秒。要求的是數(shù)據(jù)傳送速率，串行傳送時一般用波特率表示。

兩者的區(qū)別：字符傳送率是數(shù)據(jù)的“純”有效傳送率，不含數(shù)據(jù)格式信息；波特率是“毛”傳送率，含數(shù)據(jù)格式信息。

10.什么是I/O接口?為什么要設(shè)置I/O接口？I/O接口如何分類？

解：I/O接口一般指CPU和I/O設(shè)備間的連接部件；I/O接口分類方法很多，主要有：

按數(shù)據(jù)傳送方式分有并行接口和

串行接口兩種；

按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。

12.結(jié)合程序查詢方式的接口電路，說明其工作過程。

解：程序查詢接口工作過程如下（以輸入為例）：

開命令接收門；?選中，發(fā)SEL信號?設(shè)備選擇器譯碼?接口?地址總線?

1）CPU發(fā)I/O地址

設(shè)備開始工作；?接口向設(shè)備發(fā)啟動命令?D置0，B置1?

2）CPU發(fā)啟動命令

DBR；?

3）CPU等待，輸入設(shè)備讀出數(shù)據(jù)

B置0，D置1；?接口?4）外設(shè)工作完成，完成信號

CPU；?控制總線?

5）準(zhǔn)備就緒信號

6）輸入：CPU通過輸入指令（IN）將DBR中的數(shù)據(jù)取走；

若為輸出，除數(shù)據(jù)傳送方向相反以外，其他操作與輸入類似。工作過程如下：

開命令接收門；?選中，發(fā)SEL信號?設(shè)備選擇器譯碼?接口?地址總線?1）CPU發(fā)I/O地址

2）輸出：CPU通過輸出指令（OUT）將數(shù)據(jù)放入接口DBR中；

設(shè)備開始工作；?接口向設(shè)備發(fā)啟動命令?D置0，B置1?

3）CPU發(fā)啟動命令

4）CPU等待，輸出設(shè)備將數(shù)據(jù)從DBR取走；

B置0，D置1；?接口?

5）外設(shè)工作完成，完成信號

CPU，CPU可通過指令再次向接口DBR輸出數(shù)據(jù)，進(jìn)行第二次傳送。?控制總線?6）準(zhǔn)備就緒信號

13.說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。

解：

中斷向量地址和入口地址的區(qū)別：

向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號，中斷入口地址是中斷服務(wù)程序首址。

中斷向量地址和入口地址的聯(lián)系：

中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。(兩種方法：在向量地址所指單元內(nèi)放一條JUM指令；主存中設(shè)向量地址表。參考8.4.3）

討論：

硬件向量法的實(shí)質(zhì)：

當(dāng)響應(yīng)中斷時，為了更快、更可靠的進(jìn)入對應(yīng)的中斷服務(wù)程序執(zhí)行，希望由硬件直接提供中斷服務(wù)程序入口地址。但在內(nèi)存地址字較長時這是不可能的。因此由硬件先提供中斷源編號、再由編號間接地獲得中斷服務(wù)程序入口地址。這種中斷源的編號即向量地址。

由于一臺計(jì)算機(jī)系統(tǒng)可帶的中斷源數(shù)量很有限，因此向量地址比內(nèi)存地址短得多，用編碼器類邏輯部件實(shí)現(xiàn)很方便。

14.在什么條件下，I/O設(shè)備可以向CPU提出中斷請求？

解：I/O設(shè)備向CPU提出中斷請求的條件是：I/O接口中的設(shè)備工作完成狀態(tài)為1（D=1），中斷屏蔽碼為0（MASK=0），且CPU查詢中斷時，中斷請求觸發(fā)器狀態(tài)為1（INTR=1）。

15.什么是中斷允許觸發(fā)器？它有何作用？

解：中斷允許觸發(fā)器是CPU中斷系統(tǒng)中的一個部件，他起著開關(guān)中斷的作用（即中斷總開關(guān)，則中斷屏蔽觸發(fā)器可視為中斷的分開關(guān)）。

16.在什么條件和什么時間，CPU可以響應(yīng)I/O的中斷請求？

解：CPU響應(yīng)I/O中斷請求的條件和時間是：當(dāng)中斷允許狀態(tài)為1（EINT=1），且至少有一個中斷請求被查到，則在一條指令執(zhí)行完時，響應(yīng)中斷。

17.某系統(tǒng)對輸入數(shù)據(jù)進(jìn)行取樣處理，每抽取一個輸入數(shù)據(jù)，CPU就要中斷處理一次，將取樣的數(shù)據(jù)存至存儲器的緩沖區(qū)中，該中斷處理需P秒。此外，緩沖區(qū)內(nèi)每存儲N個數(shù)據(jù)，主程序就要將其取出進(jìn)行處理，這個處理需Q秒。試問該系統(tǒng)可以跟蹤到每秒多少次中斷請求？

解：這是一道求中斷飽和度的題，要注意主程序?qū)?shù)據(jù)的處理不是中斷處理，因此Q秒不能算在中斷次數(shù)內(nèi)。

N個數(shù)據(jù)所需的處理時間=P×N+Q秒

平均每個數(shù)據(jù)所需處理時間=（P×N+Q）/N秒；

求倒數(shù)得：

該系統(tǒng)跟蹤到的每秒中斷請求數(shù)=N/（P×N+Q）次。

19.在程序中斷方式中，磁盤申請中斷的優(yōu)先權(quán)高于打印機(jī)。當(dāng)打印機(jī)正在進(jìn)行打印時，磁盤申請中斷請求。試問是否要將打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行？為什么？

解：這是一道多重中斷的題，由于磁盤中斷的優(yōu)先權(quán)高于打印機(jī)，因此應(yīng)將打印機(jī)輸出停下來，等磁盤操作結(jié)束后，打印機(jī)輸出才能繼續(xù)進(jìn)行。因?yàn)榇蛴C(jī)的速度比磁盤輸入輸出的速度慢，并且暫停打印不會造成數(shù)據(jù)丟失。

討論：

′打印機(jī)不停，理由有如下幾種：

打印內(nèi)容已存入打印機(jī)緩存；′

問題：1）如果打印機(jī)無緩存呢？

2）如果打印機(jī)有緩存，還需要用程序中斷方式交換嗎？（應(yīng)用DMA)

由于在指令執(zhí)行末查中斷，因此執(zhí)行打印指令時不會響應(yīng)磁盤中斷?！?/p>

問題：打印中斷處理程序=打印指令？

采用字節(jié)交叉?zhèn)魉头绞?，?dāng)兩者同時請求中斷時，先響應(yīng)盤，再響應(yīng)打印機(jī)，交叉服務(wù)?！?/p>

問題：這是程序中斷方式嗎？

由于打印機(jī)速度比CPU慢得多，CPU將數(shù)據(jù)發(fā)送給打印機(jī)后，就去為磁盤服務(wù)，而這時打印機(jī)可自己慢慢打印?！?/p>

問題：停止打印機(jī)傳送=停止打印機(jī)動作？

我有打印機(jī)，感覺上打印機(jī)工作是連貫的；′

問題：人的感覺速度=計(jì)算機(jī)工作速度？

22.CPU對DMA請求和中斷請求的響應(yīng)時間是否一樣？為什么？

解：CPU對DMA請求和中斷請求的響應(yīng)時間不一樣，因?yàn)閮煞N方式的交換速度相差很大，因此CPU必須以更短的時間間隔查詢并響應(yīng)DMA請求（一個存取周期末）。

討論：

CPU對DMA的響應(yīng)是即時的；′

隨時都能響應(yīng)？

CPU響應(yīng)DMA的時間更短；′

′

DMA比中斷速度高；

短、高或不一樣的具體程度？

′不一樣。因?yàn)镈MA與CPU共享主存，會出現(xiàn)兩者爭用主存的沖突，CPU必須將總線讓給DMA接口使用，常用停止CPU訪存、周期竊取及DMA與CPU交替訪存三種方式有效的分時使用主存；

這種情況僅僅存在于DMA與中斷程序之間嗎？答非所問。

24.DMA的工作方式中，CPU暫停方式和周期挪用方式的數(shù)據(jù)傳送流程有何不同？畫圖說明。

解：兩種DMA方式的工作流程見下頁，其主要區(qū)別在于傳送階段，現(xiàn)行程序是否完全停止訪存。

停止CPU訪存方式的DMA工作流程如下：

現(xiàn)行程序

CPU

DMAC

I/O

CPU

DMAC

I/O

B

C

D

周期竊取方式的DMA工作流程如下：

現(xiàn)行程序

CPU

DMAC

I/O

CPU

DMAC

I/O

B

C

D

25.s，試問該外設(shè)是否可用程序中斷方式與主機(jī)交換信息，為什么？m假設(shè)某設(shè)備向CPU傳送信息的最高頻率是40K次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時間為40

sm

解：該設(shè)備向CPU傳送信息的時間間隔=1/40K=0.025×103=25<sm40

則：該外設(shè)不能用程序中斷方式與主機(jī)交換信息，因?yàn)槠渲袛嗵幚沓绦虻膱?zhí)行速度比該外設(shè)的交換速度慢。

討論：

s）比較接近，傳送過程會頻繁的打斷CPU執(zhí)行主程序，而執(zhí)行中斷服務(wù)程序，因此不能用程序中斷方式……。ms）與中斷處理時間（40m×I/O傳送（25

錯：此時CPU還有可能執(zhí)行主程序嗎？

舉例說明：（輸入）

假設(shè)初始CPU空閑，則當(dāng)I/O將第一個數(shù)據(jù)放在接口的數(shù)據(jù)緩沖寄存器中后，向CPU發(fā)第一個中斷請求，CPU立即響應(yīng)；

I/O設(shè)備勻速運(yùn)行，s時響應(yīng)；ms后，第二個中斷請求到來，CPU正在執(zhí)行中斷程序接收第一個數(shù)據(jù)，40m25

s時響應(yīng)；ms后，第三個中斷請求到來，CPU正在執(zhí)行中斷程序接收第二個數(shù)據(jù)，要到80m50

s后，第四個中斷請求到來，但此時第三個中斷請求還沒有響應(yīng)，則放在數(shù)據(jù)緩沖寄存器中的第三個數(shù)據(jù)來不及接收，被第四個數(shù)據(jù)沖掉；m75

討論：

s，CPU大部分時間處于“踏步等待”狀態(tài)；m交換一次用時25+40=65′

sm

錯1：25I/O傳送間隔主要指設(shè)備準(zhǔn)備數(shù)據(jù)的時間（輸入），這段時間設(shè)備與CPU并行工作。

錯2：程序中斷不存在踏步等待。

′

10-6=1′40′40K.6秒，時間過長，用程序中斷不劃算；

中斷處理程序執(zhí)行時間=？′

錯1：設(shè)備傳送頻率

錯2：越慢速的設(shè)備越適合用中斷。

若外設(shè)與CPU之間有足夠大的緩沖區(qū)，則可以用程序中斷方式；′

如果安排足夠大的緩沖區(qū)，為何不用DMA方式？

討論（續(xù)）：

兩者速度相差較小沒有必要用中斷?！?/p>

26.s，是否可采用一條指令執(zhí)行結(jié)束時響應(yīng)DMA請求的方案，為什么？若不行，應(yīng)采取什么方案？m設(shè)磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，分8個扇區(qū)，每扇區(qū)存儲1K字節(jié)，主存與磁盤存儲器數(shù)據(jù)傳送的寬度為16位（即每次傳送16位）。假設(shè)一條指令最長執(zhí)行時間是25

解：先算出磁盤傳送速度，然后和指令執(zhí)行速度進(jìn)行比較得出結(jié)論。

16?16=1K×8×8?道容量=1KB×8

=1K×4=4K字

數(shù)傳率=4K字×3000轉(zhuǎn)/分

=4K字×50轉(zhuǎn)/秒=200K字/秒

sm5?一個字的傳送時間=1/200K字/秒

注：在此1K=1024，來自數(shù)據(jù)塊單位縮寫。

5sm<<25s，所以不能采用一條指令執(zhí)行結(jié)束響應(yīng)DMA請求的方案，應(yīng)采取每個CPU機(jī)器周期末查詢及響應(yīng)DMA請求的方案（通常安排CPU機(jī)器周期=MM存取周期）。m

討論：

扇面、扇段和扇區(qū)：扇面指磁盤分區(qū)后形成的扇形區(qū)域；扇段指扇面上一個磁道所對應(yīng)的弧形區(qū)域；扇區(qū)通常用來泛指扇面或扇段。由于磁盤是沿柱面存取而不是沿扇面存取，因此習(xí)慣上扇區(qū)即指扇段，不用特別說明也不會引起誤會。

問題：是否磁盤轉(zhuǎn)一圈讀完所有扇區(qū)上的磁道？

答：應(yīng)為：磁盤轉(zhuǎn)一圈讀完一個磁道上的所有扇區(qū)，然后轉(zhuǎn)到下一盤面的同一位置磁道接著讀(如果文件未讀完的話）。

′

s，CPU工作周期大于主存周期，應(yīng)采用DMA與CPU交替訪存；ms，CPU執(zhí)行指令20ms內(nèi)主存占用5m不行，在25

s；m錯1：題意為CPU執(zhí)行指令25

指令周期；1

錯2：CPU工作周期=內(nèi)存周期（同步控制）而

′

不行，傳送間隔=20ms，遠(yuǎn)大于指令執(zhí)行周期，應(yīng)在DMA接口設(shè)一小容量存儲器，可減少DMA傳送占用總線時間；

對于想采用DMA的慢速設(shè)備（像打印機(jī)等），可采用此法，對于磁盤不需要。另外，占用總線時間較長的DMA傳送為停止CPU訪存DMA，如采用周期竊取方式的DMA，每次傳送只占一個主存周期時間。

27.試從下面七個方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。

（1）數(shù)據(jù)傳送依賴軟件還是硬件；

（2）傳送數(shù)據(jù)的基本單位；

（3）并行性；

（4）主動性；

（5）傳輸速度；

（6）經(jīng)濟(jì)性；

（7）應(yīng)用對象。

解：比較如下：

（1）程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。（注意：這里指主要的趨勢）

（2）程序查詢、程序中斷傳送數(shù)據(jù)的基本單位為字或字節(jié)，DMA為數(shù)據(jù)塊。

（3）程序查詢方式傳送時，CPU與I/O設(shè)備串行工作；

程序中斷方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)行；

DMA方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。

（4）程序查詢方式時，CPU主動查詢I/O設(shè)備狀態(tài)；

程序中斷及DMA方式時，CPU被動接受I/O中斷請求或DMA請求。

（5）程序中斷方式由于軟件額外開銷時間比較大，因此傳輸速度最慢；

程序查詢方式軟件額外開銷時間基本沒有，因此傳輸速度比中斷快；

DMA方式基本由硬件實(shí)現(xiàn)傳送，因此速度最快；

注意：程序中斷方式雖然CPU運(yùn)行效率比程序查詢高，但傳輸速度卻比程序查詢慢。

（6）程序查詢接口硬件結(jié)構(gòu)最簡單，因此最經(jīng)濟(jì)；

程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟(jì)；

DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高；

（7）程序中斷方式適用于中、低速設(shè)備的I/O交換；

程序查詢方式適用于中、低速實(shí)時處理過程；

DMA方式適用于高速設(shè)備的I/O交換；

討論：

問題1：這里的傳送速度指I/O設(shè)備與主存間，還是I/O與CPU之間？

答：視具體傳送方式而定，程序查詢、程序中斷為I/O與CPU之間交換，DMA為I/O與主存間交換。

問題2：主動性應(yīng)以CPU的操作方式看，而不是以I/O的操作方式看。

程序查詢方式：以緩沖器容量（塊、二進(jìn)制數(shù)字）為單位傳送；′

′

程序中斷方式：以向量地址中的數(shù)據(jù)（二進(jìn)制編碼）為單位傳送；

DMA：傳送單位根據(jù)數(shù)據(jù)線的根數(shù)而定；′

30.什么是多重中斷？實(shí)現(xiàn)多重中斷的必要條件是什么？

解：多重中斷是指：當(dāng)CPU執(zhí)行某個中斷服務(wù)程序的過程中，發(fā)生了更高級、更緊迫的事件，CPU暫?，F(xiàn)行中斷服務(wù)程序的執(zhí)行，轉(zhuǎn)去處理該事件的中斷，處理完返回現(xiàn)行中斷服務(wù)程序繼續(xù)執(zhí)行的過程。

實(shí)現(xiàn)多重中斷的必要條件是：在現(xiàn)行中斷服務(wù)期間，中斷允許觸發(fā)器為1，即開中斷。

補(bǔ)充題：

一、某CRT顯示器可顯示64種ASCII字符，每幀可顯示72字×24排；每個字符字形采用7×8點(diǎn)陣，即橫向7點(diǎn)，字間間隔1點(diǎn)，縱向8點(diǎn)，排間間隔6點(diǎn)；幀頻50Hz，采取逐行掃描方式。假設(shè)不考慮屏幕四邊的失真問題，且行回掃和幀回掃均占掃描時間的20%，問：

1）顯存容量至少有多大？

2）字符發(fā)生器（ROM）容量至少有多大？

3）顯存中存放的是那種信息？

4）顯存地址與屏幕顯示位置如何對應(yīng)？

5）設(shè)置哪些計(jì)數(shù)器以控制顯存訪問與屏幕掃描之間的同步？它們的模各是多少？

6）點(diǎn)時鐘頻率為多少？

解：1）顯存最小容量=72×24×8=1728B

2）ROM最小容量=64×8行×8列

=512B（含字間隔1點(diǎn)）

3）顯存中存放的是ASCII碼信息。

4）顯存每個地址對應(yīng)一個字符顯示位置，顯示位置自左至右，從上到下，分別對應(yīng)緩存地址由低到高。

5）設(shè)置點(diǎn)計(jì)數(shù)器、字計(jì)數(shù)器、行計(jì)數(shù)器、排計(jì)數(shù)器控制顯存訪問與屏幕掃描之間的同步。

它們的模計(jì)算如下：

點(diǎn)計(jì)數(shù)器模=7+1=8

行計(jì)數(shù)器模=8+6=14

字、排計(jì)數(shù)器的模不僅與掃描正程時間有關(guān)，而且與掃描逆程時間有關(guān)，因此計(jì)算較為復(fù)雜。

列方程：（72+x）×0.8=72

（24+y）×0.8=24

解方程得：x=18，y=6，則：

字計(jì)數(shù)器模=72+18=90

排計(jì)數(shù)器模=24+6=30

6）點(diǎn)頻=50Hz×30排×14行×90字×8點(diǎn)

=15120000Hz

=15.12MHz

討論：

1、VRAM、ROM容量應(yīng)以字或字節(jié)為單位，不能以位為單位；

2、字模點(diǎn)陣在ROM中按行存放，一行占一個存儲單元；

3、顯存中存放的是ASCII碼而不是像素點(diǎn)；

4、計(jì)算計(jì)數(shù)器的模及點(diǎn)頻時應(yīng)考慮回掃時間。

二、有一編碼鍵盤，其鍵陣列為8行×16列，分別對應(yīng)128種ASCII碼字符，采用硬件掃描方式確認(rèn)按鍵信號，問：

1）掃描計(jì)數(shù)器應(yīng)為多少位？

2）ROM容量為多大？

3）若行、列號均從0開始編排，則當(dāng)?shù)?行第7列的鍵表示字母“F”時，CPU從鍵盤讀入的二進(jìn)制編碼應(yīng)為多少（設(shè)采用奇校驗(yàn)）？

4）參考教材圖5.15，畫出該鍵盤的原理性邏輯框圖；

5）如果不考慮校驗(yàn)技術(shù)，此時ROM是否可??？

解：1）掃描計(jì)數(shù)器=7位

（與鍵的個數(shù)有關(guān)）

2）ROM容量=128×8=128B

（與字符集大小有關(guān)）

3）CPU從鍵盤讀入的應(yīng)為字符“F”的ASCII碼=01000110（46H），其中最高位為奇校驗(yàn)位（注：不是位置碼）。

4）該鍵盤的原理性邏輯框圖見下頁，與教材圖5.15類似，主要需標(biāo)明參數(shù)。

5）如果不考慮校驗(yàn)技術(shù)，并按ASCII碼位序設(shè)計(jì)鍵陣列（注意），則ROM編碼表可省，此時7位計(jì)數(shù)器輸出值（掃描碼或鍵位置碼）即為ASCII碼。

該鍵盤的原理性邏輯框圖如下：

三、一針式打印機(jī)采用7列×9行點(diǎn)陣打印字符，每行可打印132個字符，共有96種可打印字符，用帶偶校驗(yàn)位的ASCII碼表示。問：

1）打印緩存容量至少有多大？

2）字符發(fā)生器容量至少有多大？

3）列計(jì)數(shù)器應(yīng)有多少位？

4）緩存地址計(jì)數(shù)器應(yīng)有多少位？

解：

1）打印緩存最小容量=132×8

=132B

（考慮偶校驗(yàn)位）

2）ROM最小容量=96×7列×9行

=672×9位

3）列計(jì)數(shù)器=3位

（7列向上取2的冪）

4）緩存地址計(jì)數(shù)器=8位

（132向上取2的冪）

討論：

1、由于針打是按列打印，所以ROM一個存儲單元中存一列的9個點(diǎn)，則容量為672×9位；

2、列計(jì)數(shù)器是對列號進(jìn)行計(jì)數(shù)，所以模=7，3位（模不等于位數(shù)）；

3、同樣緩存地址計(jì)數(shù)器模=132，8位。第

六

章2.已知X=0.a1a2a（1）X>

1/8；

31/2；

（2）X

X3

（3）1/4

>1/16

解：（1）若要X>1/2，只要a1=1，a2~a6不全為0即可（a2ora3ora4

1/8，只要a1~a3不全為0即可（a1ora2ora3=1），3ora5ora6=1）；

（2）若要X

a4~a6可任取0或1；

X3（3）若要1/4

>1/16，只要a1=0，a2可任取0或1；

當(dāng)a2=0時，若a3=0，則必須a4=1，且a5、a6不全為0（a5ora6=1；若a3=1，則a4~a6可任取0或1；

當(dāng)a2=1時，a3~a6可任取0或1。

3.設(shè)x為整數(shù)，[x]補(bǔ)=1，x1x2x3x4x5，若要求x<-16，試問x1~x5應(yīng)取何值？

解：若要x<-16，需x1=0，x2~x5任意。（注：負(fù)數(shù)絕對值大的補(bǔ)碼碼值反而小。）

4.設(shè)機(jī)器數(shù)字長為8位（含1位符號位在內(nèi)），寫出對應(yīng)下列各真值的原碼、補(bǔ)碼和反碼。

-13/64，29/128，100，-87

解：真值與不同機(jī)器碼對應(yīng)關(guān)系如下：

5.已知[x]補(bǔ)，求[x]原和x。[x1]補(bǔ)=1.

1100；[x2]補(bǔ)=1.

1001；[x3]補(bǔ)=0.

1110；

[x4]補(bǔ)=1.

0000；[x5]補(bǔ)=1，0101；[x6]補(bǔ)=1，1100；[x7]補(bǔ)=0，0111；[x8]補(bǔ)=1，0000；

解：[x]補(bǔ)與[x]原、x的對應(yīng)關(guān)系如下：

0，則3設(shè)機(jī)器數(shù)字長為8位（含1位符號位在內(nèi)），分整數(shù)和小數(shù)兩種情況討論真值x為何值時，[x]補(bǔ)=[x]原成立。

解：

當(dāng)x為小數(shù)時，若x

[x]補(bǔ)=[x]原成立；

若x<0，則當(dāng)x=-1/2時，

[x]補(bǔ)=[x]原成立。

0，則

[x]補(bǔ)=[x]原成立；

若x3當(dāng)x為整數(shù)時，若x

<0，則當(dāng)x=-64時，

[x]補(bǔ)=[x]原成立。

設(shè)x為真值，x*為絕對值，說明[-x*]補(bǔ)=[-x]補(bǔ)能否成立。

解：當(dāng)x為真值，x*為絕對值時，[-x*]補(bǔ)=[-x]補(bǔ)不能成立。[-x*]補(bǔ)=[-x]補(bǔ)的結(jié)論只在x>0時成立。當(dāng)x<0時，由于[-x*]補(bǔ)是一個負(fù)值，而[-x]補(bǔ)是一個正值，因此此時[-x*]補(bǔ)不等于[-x]補(bǔ)。

8.討論若[x]補(bǔ)>[y]補(bǔ)，是否有x>y？

解：若[x]補(bǔ)>[y]補(bǔ)，不一定有x>y。[x]補(bǔ)>[y]補(bǔ)時x>y的結(jié)論只在x>0、y>0，及x<0、y<0時成立。當(dāng)x>0、y<0時，有x>y，但由于負(fù)數(shù)補(bǔ)碼的符號位為1，則[x]補(bǔ)<[y]補(bǔ)。同樣，當(dāng)x<0、y>0時，有x<y，但[x]補(bǔ)>[y]補(bǔ)。

注意：1）絕對值小的負(fù)數(shù)其值反而大，且負(fù)數(shù)的絕對值越小，其補(bǔ)碼值越大。因此，當(dāng)x<0、y<0時，若[x]補(bǔ)>[y]補(bǔ)，必有x>y。2）補(bǔ)碼的符號位和數(shù)值位為一體，不可分開分析。3）完整的答案應(yīng)分四種情況分析，但也可通過充分分析一種不成立的情況獲得正確答案。4）由于補(bǔ)碼0的符號位為0，因此x、y=0可歸納到>0的一類情況討論。5）不考慮不同數(shù)字系統(tǒng)間的比較。（如有人分析x、y字長不等時的情況，無意義。）

9.當(dāng)十六進(jìn)制數(shù)9B和FF分別表示為原碼、補(bǔ)碼、反碼、移碼和無符號數(shù)時，所對應(yīng)的十進(jìn)制數(shù)各為多少（設(shè)機(jī)器數(shù)采用一位符號位）？

解：真值和機(jī)器數(shù)的對應(yīng)關(guān)系如下：

10.在整數(shù)定點(diǎn)機(jī)中，設(shè)機(jī)器數(shù)采用一位符號位，寫出±0的原碼、補(bǔ)碼、反碼和移碼，得出什么結(jié)論？

解：0的機(jī)器數(shù)形式如下：

解：機(jī)器數(shù)與對應(yīng)的真值形式如下：

續(xù)表1：

續(xù)表2：

續(xù)表3：

12.設(shè)浮點(diǎn)數(shù)格式為：階符1位、階碼4位、數(shù)符1位、尾數(shù)10位。寫出51/128、-27/1024、7.375、-86.5所對應(yīng)的機(jī)器數(shù)。要求按規(guī)格化形式寫出：

（1）階碼和尾數(shù)均為原碼；

（2）階碼和尾數(shù)均為補(bǔ)碼；

（3）階碼為移碼，尾數(shù)為補(bǔ)碼。

解：據(jù)題意畫出該浮點(diǎn)數(shù)的格式：

1

4

1

10

將十進(jìn)制數(shù)轉(zhuǎn)換為二進(jìn)制：

x1=51/128=（0.011001（0.110011）2

x2=-27/1024=（-0.0000011011）2

=2-5′1）2

=2-1

（0.111011）2

x4=′（-0.11011）2

x3=7.375=（111.011）2

=23′（-0.10101101）2

則以上各數(shù)的浮點(diǎn)規(guī)格化數(shù)為：′-86.5=（-1010110.1）2

=27

（1）[x1]浮=1，0001；0.1100110000（2）[x1]浮=1，1111；0.1100110000（3）[x1]浮=0，1111；0.1100110000

（1）[x2]浮=1，0101；1.1101100000（2）[x2]浮=1，1011；1.0010100000（3）[x2]浮=0，1011；1.0010100000（1）[x3]浮=0，0011；0.1110110000（2）[x3]浮=0，0011；0.1110110000（3）[x3]浮=1，0011；0.1110110000（1）[x4]浮=0，0111；1.1010110100（2）[x4]浮=0，0111；1.0101001100（3）[x4]浮=1，0111；1.0101001100注：以上浮點(diǎn)數(shù)也可采用如下格式：

1

1

4

10

13.浮點(diǎn)數(shù)格式同上題，當(dāng)階碼基值分別取2和16時，

（1）說明2和16在浮點(diǎn)數(shù)中如何表示。

（2）基值不同對浮點(diǎn)數(shù)什么有影響？

（3）當(dāng)階碼和尾數(shù)均用補(bǔ)碼表示，且尾數(shù)采用規(guī)格化形式，給出兩種情況下所能表示的最大正數(shù)和非零最小正數(shù)真值。

解：（1）階碼基值不論取何值，在浮點(diǎn)數(shù)中均為隱含表示，即：2和16不出現(xiàn)在浮點(diǎn)格式中，僅為人為的約定。

（2）當(dāng)基值不同時，對數(shù)的表示范圍和精度都有影響。即：在浮點(diǎn)格式不變的情況下，基越大，可表示的浮點(diǎn)數(shù)范圍越大，但精度越下降。

（3）r=2時，最大正數(shù)的浮點(diǎn)格式為：

0，1111；0.1111111111

其真值為：N+max=215×（1-2-10）

非零最小規(guī)格化正數(shù)浮點(diǎn)格式為：

1，0000；0.1000000000

其真值為：N+min=2-16×2-1=2-17

r=16時，最大正數(shù)的浮點(diǎn)格式為：

0，1111；0.1111111111

其真值為：N+max=1615×（1-2-10）

非零最小規(guī)格化正數(shù)浮點(diǎn)格式為：

1，0000；0.0001000000

其真值為：N+min=16-16×16-1=16-17

14.設(shè)浮點(diǎn)數(shù)字長為32位，欲表示±6萬間的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取一位外，階碼和尾數(shù)各取幾位？按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什么？

解：若要保證數(shù)的最大精度，應(yīng)取階的基=2。

若要表示±6萬間的十進(jìn)制數(shù)，由于32768（215）<6萬<65536（216），則：階碼除階符外還應(yīng)取5位（向上取2的冪）。

故：尾數(shù)位數(shù)=32-1-1-5=25位

25（32）

該浮點(diǎn)數(shù)格式如下：

1

5

1

3按此格式，該浮點(diǎn)數(shù)上溢的條件為：階碼

25

15.什么是機(jī)器零？若要求全0表示機(jī)器零，浮點(diǎn)數(shù)的階碼和尾數(shù)應(yīng)采取什么機(jī)器數(shù)形式？

解：機(jī)器零指機(jī)器數(shù)所表示的零的形式，它與真值零的區(qū)別是：機(jī)器零在數(shù)軸上表示為“0”點(diǎn)及其附近的一段區(qū)域，即在計(jì)算機(jī)中小到機(jī)器數(shù)的精度達(dá)不到的數(shù)均視為“機(jī)器零”，而真零對應(yīng)數(shù)軸上的一點(diǎn)（0點(diǎn)）。若要求用“全0”表示浮點(diǎn)機(jī)器零，則浮點(diǎn)數(shù)的階碼應(yīng)用移碼、尾數(shù)用補(bǔ)碼表示（此時階碼為最小階、尾數(shù)為零，而移碼的最小碼值正好為“0”，補(bǔ)碼的零的形式也為“0”，拼起來正好為一串0的形式）。

16.設(shè)機(jī)器數(shù)字長為16位，寫出下列各種情況下它能表示的數(shù)的范圍。設(shè)機(jī)器數(shù)采用一位符號位，答案均用十進(jìn)制表示。

（1）無符號數(shù)；

（2）原碼表示的定點(diǎn)小數(shù)；

（3）補(bǔ)碼表示的定點(diǎn)小數(shù)；

（4）補(bǔ)碼表示的定點(diǎn)整數(shù)；

（5）原碼表示的定點(diǎn)整數(shù)；

（6）浮點(diǎn)數(shù)的格式為：階符1位、階碼5位、數(shù)符1位、尾數(shù)9位（共16位）。分別寫出其正數(shù)和負(fù)數(shù)的表示范圍(非規(guī)格化浮點(diǎn)形式)；

（7）浮點(diǎn)數(shù)格式同（6），機(jī)器數(shù)采用補(bǔ)碼規(guī)格化形式，分別寫出其對應(yīng)的正數(shù)和負(fù)數(shù)的真值范圍。

解：各種表示方法數(shù)據(jù)范圍如下：（1）無符號整數(shù)：0~216-1，

即：0~65535；

無符號小數(shù)：0~1-2-16，

即：0~0.99998；（2）原碼定點(diǎn)小數(shù)：

1-2-15~-（1-2-15），

即：0.99997~-0.99997；（3）補(bǔ)碼定點(diǎn)小數(shù)：1-2-1