計(jì)算機(jī)專業(yè)基礎(chǔ)綜合(存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu))模擬試卷3

計(jì)算機(jī)專業(yè)基礎(chǔ)綜合(存儲(chǔ)器系統(tǒng)的層次結(jié)構(gòu))模擬試卷3(總分：52.00，做題時(shí)間：90分鐘)一、＜B＞單項(xiàng)選擇題1-40小題。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)是最符合題目要求的?！?B〉(總題數(shù)：22，分?jǐn)?shù)：44.00)下列關(guān)于存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的說(shuō)法中，不正確的是()。存儲(chǔ)層次結(jié)構(gòu)中，離CPU越近的存儲(chǔ)器速度越快，價(jià)格越貴，容量越小Cache-主存層次設(shè)置的目的是為了提高主存的等效訪問(wèn)速度主存一輔存層次設(shè)置的目的是為了提高主存的等效存儲(chǔ)容量存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)對(duì)程序員都是透明的丿此題考查的知識(shí)點(diǎn)：存儲(chǔ)系統(tǒng)層次結(jié)構(gòu)的基本概念。Cache-主存層次對(duì)所有程序員都是透明的。主存-輔存層次只對(duì)應(yīng)用程序員透明，對(duì)系統(tǒng)程序員不透明。存儲(chǔ)器的存取周期與存儲(chǔ)器的存取時(shí)間的關(guān)系是()。存取周期大于存取時(shí)間丿存取周期等于存取時(shí)間存取周期小于存取時(shí)間存取周期與存取時(shí)間關(guān)系不確定此題考查存儲(chǔ)器存取周期與存取時(shí)間的概念及其關(guān)系。存取周期是存儲(chǔ)器進(jìn)行連續(xù)地讀或?qū)懖僮髟试S的最短時(shí)間間隔，存取時(shí)間是存儲(chǔ)器進(jìn)行一次讀或?qū)懖僮魉璧钠骄鶗r(shí)間。以下幾種存儲(chǔ)器中，存取速度最快的是()。Cache寄存器丿內(nèi)存光盤(pán)存儲(chǔ)層次結(jié)構(gòu)中，離CPU越近的存儲(chǔ)器速度越快，價(jià)格越貴，容量越小。寄存器就是離CPU最近的存儲(chǔ)器。屬于易失性存儲(chǔ)器的是()。E2PROMCache丿FlashMemoryCD-ROM易失性存儲(chǔ)器包括Cache。虛擬存儲(chǔ)器理論上的最大容量取決于()。輔存容量主存容量虛地址長(zhǎng)度丿實(shí)地址長(zhǎng)度虛地址和實(shí)地址是虛擬存儲(chǔ)器的兩個(gè)基本概念，虛擬存儲(chǔ)器的最大容量取決于虛地址長(zhǎng)度，主存儲(chǔ)器的最大容量取決于實(shí)地址長(zhǎng)度。下列存儲(chǔ)保護(hù)方案中，不是針對(duì)“地址越界”訪存違例的是()。界限保護(hù)鍵保護(hù)環(huán)保護(hù)設(shè)置訪問(wèn)權(quán)限位丿設(shè)置訪問(wèn)權(quán)限位是針對(duì)“訪問(wèn)越權(quán)”訪存違例的。下列關(guān)于DRAM刷新的說(shuō)法中，錯(cuò)誤的是()。刷新是指對(duì)DRAM中的存儲(chǔ)電容重新充電刷新是通過(guò)對(duì)存儲(chǔ)單元進(jìn)行“讀但不輸出數(shù)據(jù)”的操作來(lái)實(shí)現(xiàn)由于DRAM。內(nèi)部設(shè)有專門(mén)的刷新電路，所以訪存期間允許進(jìn)行刷新-丿刷新期間不允許訪存，這段時(shí)間稱為“訪存死區(qū)（也叫死時(shí)間）”DRAM在訪存期間不允許刷新。下列關(guān)于ROM和RAM的敘述中，正確的是（）。CD-ROM實(shí)質(zhì)上是ROMFlash是對(duì)RAM的改進(jìn)，可以實(shí)現(xiàn)隨機(jī)存取RAM的讀出方式是破壞性讀出，因此讀后需要再生只有DRAM讀后需要刷新丿CD-ROM是光盤(pán)存儲(chǔ)器，是一種機(jī)械式的存儲(chǔ)器，與ROM有本質(zhì)的區(qū)別，選項(xiàng)A錯(cuò)誤。Flash存儲(chǔ)器是E2PROM的改進(jìn)產(chǎn)品，雖然它也可以實(shí)現(xiàn)隨機(jī)存取，但從原理上講仍屬于ROM，而且RAM是易失性存儲(chǔ)器，選項(xiàng)B錯(cuò)誤。DRAM的讀出方式并不是破壞性的，讀出后不需再生，選項(xiàng)C錯(cuò)誤。SRAM采用雙穩(wěn)態(tài)觸發(fā)器來(lái)記憶信息，因此不需要再生；而DRAM采用電容存儲(chǔ)電荷的原理來(lái)存儲(chǔ)信息，只能維持很短的時(shí)間，因此需要再生，選項(xiàng)D正確。下面是有關(guān)DRAM和SRAM存儲(chǔ)器芯片的敘述：I.DRAM芯片的集成度比SRAM高II.DRAM芯片的成本比SRAM高III.DRAM芯片的速度比SRAM快IV.DRAM芯片工作時(shí)需要刷新，SRAM芯片工作時(shí)不需要刷新通常情況下，錯(cuò)誤的是（）。I和III和III丿III和VI和VDRAM的集成度高于SRAM，SRAM的速度高于DRAM，可以推出DRAM的成本低于SRAM。SRAM芯片工作時(shí)不需要刷新，DRAM芯片工作時(shí)需要刷新。隨機(jī)存儲(chǔ)器RAM可分為靜態(tài)和動(dòng)態(tài)兩種。SRAM由6個(gè)MOS管組成一個(gè)記憶單元，它的存取速度快，但集成度低，功耗也較大；DRAM由4個(gè)MOS管或單個(gè)MOS管組成一個(gè)記憶單元，它的集成度高，功耗小，但存取速度慢。DRAM是靠MOS電路中的柵極電容來(lái)存儲(chǔ)信息的，柵極電容上的電荷數(shù)目會(huì)隨著時(shí)間推移逐步泄漏，因此每隔一定的時(shí)間必須向柵極電容補(bǔ)充一次電荷，這個(gè)過(guò)程稱為刷新。下列關(guān)于DRAM刷新的說(shuō)法中，錯(cuò)誤的是（）。刷新操作按行進(jìn)行，一次刷新一行中的全部存儲(chǔ)單元刷新所需的行地址由DRAM內(nèi)部的刷新計(jì)數(shù)器（行地址生成器）給出集中刷新的“死時(shí)間”要大于異步刷新的“死時(shí)間”分散刷新方式同樣存在“死時(shí)間”丿分散刷新方式不存在死時(shí)間。下列關(guān)于Cache的說(shuō)法中，正確的是（）。米用直接映像時(shí)，Cache無(wú)需考慮替換問(wèn)題丿如果選用最優(yōu)替換算法，則Cache的命中率可以達(dá)到100%Cache本身的速度越快，則Cache存儲(chǔ)器的等效訪問(wèn)速度就越快Cache的容量與主存的容量差別越大越好由于主存塊是在不命中時(shí)被裝入Cache，所以Cache-命中率不可能達(dá)到100%。命中率比Cache本身速度對(duì)Cache的等效訪問(wèn)速度影響更大?！靶《舜涡颉钡臋C(jī)器上，四字節(jié)數(shù)據(jù)1234.5678H按字節(jié)地址由小到大依次存在為（）。12345678H56781234H34127856H78563412H丿此題考查小端次序的基本概念。為了提高訪問(wèn)主存中信息的速度，要求“信息按整數(shù)邊界存儲(chǔ)（對(duì)齊方式存儲(chǔ)）”，其含義是（）。信息的字節(jié)長(zhǎng)度必須是整數(shù)信息單元的存儲(chǔ)地址是其字節(jié)長(zhǎng)度的整數(shù)倍丿信息單元的字節(jié)長(zhǎng)度必須是整數(shù)信息單元的存儲(chǔ)地址必須是整數(shù)此題考查“信息按整數(shù)邊界存儲(chǔ)”的概念。某存儲(chǔ)系統(tǒng)中，主存容量是Cache容量的1024倍，Cache被分為8個(gè)塊，當(dāng)主存地址和Cache地址采用直接映像方式時(shí)，地址映射表的大小應(yīng)為()。(假設(shè)不考慮一致維護(hù)位。)6X1025bits8X10bits6X1024bits8X11bits丿由于Cache被分為8個(gè)塊，那么Cache有8行，采用直接映像，一行相當(dāng)于一組。故該標(biāo)記陣列每行存儲(chǔ)1個(gè)標(biāo)記項(xiàng)，其中主存標(biāo)記項(xiàng)為10bits(210=1024,是Cache容量的1024倍，那么就是地址長(zhǎng)度比Cache長(zhǎng)10位)，加上1位有效位，即為8X11bits。下面說(shuō)法中正確的是()。有了穩(wěn)定的地址和寫(xiě)入的數(shù)據(jù)，再有了片選信號(hào)才能給出寫(xiě)命令，以便保證無(wú)誤的寫(xiě)操作有了穩(wěn)定的地址與片選信號(hào)才可以讀信號(hào)應(yīng)有一定的持續(xù)時(shí)間，以保證讀寫(xiě)操作得以正常完成以上說(shuō)法都正確丿存儲(chǔ)器讀寫(xiě)操作時(shí)，地址信號(hào)、片選信號(hào)、讀寫(xiě)命令、讀出的數(shù)據(jù)或?qū)懭氲臄?shù)據(jù)，它們之間在時(shí)序配合上要滿足以下這些條件：有了穩(wěn)定的地址與片選信號(hào)才可以讀；有了穩(wěn)定的地址和寫(xiě)入的數(shù)據(jù)，再有了片選信號(hào)才能給出寫(xiě)命令，以便保證無(wú)誤的寫(xiě)操作。此外，這些信號(hào)應(yīng)有一定的持續(xù)時(shí)間，以保證讀寫(xiě)操作得以正常完成。虛擬存儲(chǔ)器中的頁(yè)表有快表和慢表之分，下面關(guān)于頁(yè)表的敘述中正確的是()?？毂砼c慢表都存儲(chǔ)在主存中，但快表比慢表容量小快表采用了優(yōu)化的搜索算法，因此查找速度快快表比慢表的命中率高，因此快表可以得到更多的搜索結(jié)果快表采用高速存儲(chǔ)器件組成，按照查找內(nèi)容訪問(wèn)，因此比慢表查找速度快丿快表采用的是相聯(lián)存儲(chǔ)器，而不是依賴搜索算法來(lái)查找的，而慢表通常是依賴于查找算法，故選項(xiàng)A和B錯(cuò)誤?？毂淼拿新视锌赡芨哂诼?，但快表僅是慢表的一個(gè)部分拷貝，不能得到比慢表更多的結(jié)果，因此選項(xiàng)C錯(cuò)誤。已知Cache命中率H=0.98，主存比Cache慢4倍，已知主存的存取周期為200ns，Cache/主存的效率是()。TOC\o"1-5"\h\z0.920.94丿0.960.98R=T/T=4；T=T/4=50ns；E=1/[R+(1一R)H]=1/[4+(1—4)X0.98]=0.94。mc cm已知Cache命中率H=0.98,主存比Cache慢4倍,已知主存的存取周期為200ns，平均訪問(wèn)時(shí)間是()。125ns75 ns55 ns53 ns VR=T/T =4；T=T/4=50ns；T=T/E=TX[4—3X0.98]=50X1.06=53ns。mc cm ac cCPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為3800次，主存完成存取的次數(shù)為200次，已知Cache存取周期為50ns，主存為250ns，那么Cache/主存系統(tǒng)的效率為()。86.3％87.2％83.3％V85.5％命中率H=N/(N+N)=3800/(3800+200)=0.95；主存慢于(2ache的倍率：r=t/t=250nsc cm mc/50ns=5；訪問(wèn)效率：e=1/[r+(1—r)H]=1/[5+(1—5)X0.95]=83.3%。下列關(guān)于Cache和虛擬存儲(chǔ)器的敘述中，正確的是（）。當(dāng)Cache沒(méi)有命中時(shí)，會(huì)引起處理器切換進(jìn)程，以更新Cache中的內(nèi)容當(dāng)虛擬存儲(chǔ)器失效（如缺頁(yè)）時(shí)，處理器將會(huì)切換進(jìn)程，以更新主存中的內(nèi)容丿Cache和虛擬存儲(chǔ)器由硬件和操作系統(tǒng)共同實(shí)現(xiàn)，對(duì)應(yīng)用程序員均是透明的虛擬存儲(chǔ)器的容量等于主存和輔存的容量之和（2ache失效與虛擬存儲(chǔ)器失效的處理方法不同，Cache完全由硬件實(shí)現(xiàn)，不涉及軟件端，而虛擬存儲(chǔ)器由硬件和OS共同完成，缺頁(yè)時(shí)才會(huì)發(fā)出缺頁(yè)中斷，故選項(xiàng)A錯(cuò)誤，選項(xiàng)B正確，選項(xiàng)C錯(cuò)誤。在虛擬存儲(chǔ)器中，主存的內(nèi)容只是輔存的一部分內(nèi)容，故選項(xiàng)D錯(cuò)誤。影響高速緩存命中率的因素有（）。I?每次與內(nèi)存交換信息的單位量II.Cache的容量III.Cache結(jié)構(gòu)IV.不同映像方式V.主存的大小I、II、III、IV丿I、II和IIII、III和IV只有I影響Cache命中率的因素有以下幾點(diǎn)：（1）Cache的容量：更大的Cache容量，對(duì)提高命中率是有好處的，而容量達(dá)到一定值之后，再增加其容量對(duì)命中率的提高并不明顯。（2）Cachelinesize（每次與內(nèi)存交換信息的單位量）：Cache在命中的情況下，可以在0等待狀態(tài)快速向cPu提供指令和數(shù)據(jù)，而一旦不命中，CPU就必須到主存去取信息，會(huì)增加幾個(gè)等待狀態(tài)。所以為減少訪問(wèn)內(nèi)存的次數(shù)，可通過(guò)每次到內(nèi)存取信息時(shí)不是以一個(gè)字為單位，而是以幾個(gè)字在主存與Cache之間實(shí)現(xiàn)信息傳送。Cachelinesize太大，會(huì)減慢本次完成傳送的進(jìn)度，還可能出現(xiàn)Cache中太多信息而不被CPU使用，造成費(fèi)時(shí)費(fèi)資源。（3）多級(jí)的Cache結(jié)構(gòu)：在已有Cache存儲(chǔ)器系統(tǒng)之外再增加一個(gè)容量更大的Cache，此時(shí)第一級(jí)Cache中保存的信息第二級(jí)Cache中也保存，CPU訪問(wèn)第一級(jí)Cache出現(xiàn)缺失時(shí)就去訪問(wèn)第二級(jí)Cache。若兩個(gè)Cache命中率為90%，兩個(gè)合起來(lái)的命中率為99%，所以不可再增加第三級(jí)Cacheo（4）不同映像方式：全相聯(lián)映像方式很難實(shí)用，直接映像方式命中率略低，多路組相聯(lián)映像方式性能／價(jià)格比更好。設(shè)某按字節(jié)編址的計(jì)算機(jī)已配有00000H?07FFFH的ROM區(qū)，地址線為20位，現(xiàn)再用16KX8位的RAM芯片構(gòu)成剩下的RAM區(qū)08000H?FFFFFH，則需要這樣的RAM芯片（）片。TOC\o"1-5"\h\z6162丿6364RAM區(qū)的地址范圍為00001000000000000000?11111111111111111111，由此可知RAM區(qū)的大小為31X32.KB，（31X32KB）/16KB=62°二、＜B＞綜合應(yīng)用題41-47小題?！?B〉（總題數(shù)：4,分?jǐn)?shù)：8.00）說(shuō)明頁(yè)表的組成與程序邏輯地址到內(nèi)存物理地址的變換過(guò)程。快表是一定要有的嗎?說(shuō)明快表內(nèi)容的組成與讀寫(xiě)原理。正確答案：（正確答案：頁(yè)表由若干表項(xiàng)組成，每個(gè)虛頁(yè)號(hào)對(duì)應(yīng)頁(yè)表中的一個(gè)表項(xiàng)，表項(xiàng)的內(nèi)容可以由如下部分組成：最重要的是一個(gè)虛頁(yè)被分配在主存中的實(shí)際頁(yè)號(hào)，還可能包括頁(yè)裝入（有效）位、修改標(biāo)記位、替換控制位、其他保護(hù)位等組成的控制位字段。地址變換過(guò)程：用虛地址中的虛頁(yè)號(hào)與頁(yè)表基地址相加，求出對(duì)應(yīng)該虛頁(yè)的頁(yè)表表項(xiàng)在主存中的實(shí)際地址，從該表項(xiàng)的實(shí)頁(yè)號(hào)字段取出實(shí)頁(yè)號(hào)再拼上虛地址中的頁(yè)內(nèi)地址，就得到讀主存數(shù)據(jù)用的實(shí)際地址。為了解決當(dāng)要讀頁(yè)內(nèi)的某個(gè)存儲(chǔ)單元時(shí)，需讀兩次主存才能取得要讀的數(shù)據(jù)的問(wèn)題（讀兩次主存過(guò)程：首先要讀一次主存，通過(guò)查頁(yè)表求出實(shí)存地址，然后再讀一次主存），設(shè)立一個(gè)完全用快速硬件實(shí)現(xiàn)的容量很小的快速頁(yè)表，又稱轉(zhuǎn)換旁路緩沖器，用于存放在頁(yè)表中使用最頻繁的、為數(shù)不多的那些表項(xiàng)的內(nèi)容?？毂碇饕刑擁?yè)號(hào)和實(shí)頁(yè)號(hào)兩項(xiàng)內(nèi)容。經(jīng)快表實(shí)現(xiàn)的地址轉(zhuǎn)換過(guò)程：用虛地址中的虛頁(yè)號(hào)去與快表中虛頁(yè)號(hào)字段的內(nèi)容相比較，與哪個(gè)表項(xiàng)中的虛頁(yè)號(hào)相同，則可以取出該表項(xiàng)中的實(shí)頁(yè)號(hào)，并與頁(yè)內(nèi)地址拼接出主存實(shí)際地址。這一過(guò)程可以很快完成，類似于高速緩沖存儲(chǔ)器的運(yùn)行原理。當(dāng)在快表中找不到該虛頁(yè)號(hào)時(shí)，就要到主存中經(jīng)慢表找出該虛頁(yè)號(hào)對(duì)應(yīng)的實(shí)頁(yè)號(hào)，在得到一個(gè)主存實(shí)際地址的同時(shí)用該虛頁(yè)號(hào)和實(shí)頁(yè)號(hào)替換快表的一個(gè)表項(xiàng)的內(nèi)容，以反映這次操作的形勢(shì)。）說(shuō)明段表的組成與邏輯段地址到內(nèi)存物理地址的變換。

正確答案：(正確答案：段表也是一個(gè)特定的段，通常被保存在主存中。段表由多個(gè)入口(表項(xiàng))組成，每個(gè)表項(xiàng)由三部分內(nèi)容構(gòu)成：段起始地址、段的長(zhǎng)度、段的裝入位。段起始地址給出的是本段在主存中的起始地址，該起始地址加上段內(nèi)地址就得到本段的一個(gè)字在主存中的真正地址。段的長(zhǎng)度用于主存使用的合法性檢查，當(dāng)出現(xiàn)段內(nèi)地址超過(guò)段的長(zhǎng)度時(shí)，就是主存使用中的一個(gè)地址越界錯(cuò)誤。段的裝入位用于判斷本段是否已裝入主存。地址轉(zhuǎn)換過(guò)程，從概念上講可以用如下辦法完成：把邏輯地址中的段號(hào)與段表基地址的內(nèi)容相加，用相加之和作地址，找到段表的一個(gè)表項(xiàng)，檢查該表項(xiàng)中的裝入位，其內(nèi)容為1，表示該段已調(diào)入主存，從表項(xiàng)中取段的起始地址與邏輯地址中的段內(nèi)地址相加，就得到一個(gè)數(shù)據(jù)在主存中的實(shí)際地址。若表項(xiàng)的裝入位的值為0，表示該段尚未調(diào)入主存，則操作系統(tǒng)負(fù)責(zé)首先把該段從磁盤(pán)裝入主存，并相應(yīng)修改段表中的該表項(xiàng)內(nèi)容，之后才可以完成地址轉(zhuǎn)換過(guò)程。)CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為5000次，主存完成存取的次數(shù)為200次。已知Cache存取周期為40ns,主存儲(chǔ)取周期為160ns。求：(l)Cache的命中率H。(2)Cache-主存系統(tǒng)的訪問(wèn)效率e。(3)平均訪問(wèn)時(shí)間