《接口與通信》第三章 存儲(chǔ)器接口ok

第三章存儲(chǔ)器接口華北電力大學(xué)計(jì)算機(jī)系

1主要內(nèi)容

存儲(chǔ)器系統(tǒng)概述半導(dǎo)體存儲(chǔ)器和典型芯片存儲(chǔ)芯片和CPU的典型鏈接存儲(chǔ)器接口設(shè)計(jì)應(yīng)該考慮的問題2兩個(gè)視角

研究存儲(chǔ)器系統(tǒng)的兩個(gè)視角：小系統(tǒng)中的存儲(chǔ)器系統(tǒng)（如嵌入式應(yīng)用），一般由“ROM+靜態(tài)RAM”構(gòu)成大系統(tǒng)中的存儲(chǔ)系統(tǒng)（如PC機(jī)），一般由“高速緩存+主存+輔存”構(gòu)成，包含了“高速緩沖存儲(chǔ)”和“虛擬存儲(chǔ)”兩種功能結(jié)構(gòu)33.1存儲(chǔ)器概述

存儲(chǔ)器的分類和評(píng)價(jià)指標(biāo)存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)43.1.1存儲(chǔ)器的分類和評(píng)價(jià)指標(biāo)

按讀寫方式分類隨機(jī)存取存儲(chǔ)器（RandomAccessMemory，RAM）順序存取存儲(chǔ)器（SerialAccessMemory，SAM）直接存取存儲(chǔ)器（DirectAccessMemory，DAM）按存儲(chǔ)介質(zhì)和工作原理分類半導(dǎo)體存儲(chǔ)器磁表面存儲(chǔ)器光表面存儲(chǔ)器按存儲(chǔ)時(shí)效分類易失性存儲(chǔ)器（VolatileMemory）非易失存儲(chǔ)器（Non-VolatileMemory）按所處的位置分類內(nèi)存外存5存儲(chǔ)器的評(píng)價(jià)指標(biāo)速度半導(dǎo)體存儲(chǔ)芯片用存取周期和讀出時(shí)間來評(píng)價(jià)內(nèi)存條和內(nèi)存總線用工作頻率和帶寬來評(píng)價(jià)硬盤存儲(chǔ)器用主軸轉(zhuǎn)速、平均尋道時(shí)間和數(shù)據(jù)傳輸率來評(píng)價(jià)帶寬指單位時(shí)間里數(shù)據(jù)的傳送數(shù)量，單位是位/秒（b/s）或字節(jié)/秒（B/s）容量存儲(chǔ)器的容量用B、KB、MB、GB、TB、PB等進(jìn)行表示存儲(chǔ)成本一般用每兆字節(jié)的價(jià)格來表示6

3.1.2存儲(chǔ)系統(tǒng)的層次結(jié)構(gòu)

給存儲(chǔ)器提的要求：高速度、大容量和低成本單一器件和單一設(shè)備是很難做到解決方案：構(gòu)建一個(gè)多層次的存儲(chǔ)器系統(tǒng)，通過合理配置存儲(chǔ)資源來實(shí)現(xiàn)減少高價(jià)存儲(chǔ)器的用量，讓更多的訪問在高速存儲(chǔ)器中進(jìn)行，用大容量的存儲(chǔ)設(shè)備來提供后備支持71.存儲(chǔ)器系統(tǒng)的層次：三級(jí)存儲(chǔ)結(jié)構(gòu)CPU（寄存器）CACHE主存（內(nèi)存）輔存（外存）對(duì)運(yùn)算數(shù)據(jù)進(jìn)行暫存和調(diào)度平衡CPU和主存的速度差異保存正在使用、處于活動(dòng)狀態(tài)的程序和數(shù)據(jù)長(zhǎng)期保存程序和數(shù)據(jù)文件82.兩種不同的功能存儲(chǔ)結(jié)構(gòu)

Cache緩沖存儲(chǔ)和虛擬存儲(chǔ)

高速緩沖存儲(chǔ)：由速度較高的Cache和速度較低的主存構(gòu)成，以提高對(duì)存儲(chǔ)器的訪問速度。虛擬存儲(chǔ)：由容量較小的主存和容量較大的輔存構(gòu)成，以擴(kuò)大程序員眼中的主存容量。輔助硬件Cache主存CPU高速緩沖存儲(chǔ)模塊調(diào)度輔助硬件和軟件輔存主存CPU/Cache虛擬存儲(chǔ)模塊調(diào)度93.2半導(dǎo)體存儲(chǔ)器

1半導(dǎo)體存儲(chǔ)器的分類按制造工藝雙極型：速度快、集成度低、功耗大、價(jià)格高、高速存儲(chǔ)場(chǎng)合MOS型：速度慢、集成度高、功耗低、價(jià)格低、主存按使用屬性隨機(jī)存取存儲(chǔ)器RAM：可讀可寫、斷電信息丟失只讀存儲(chǔ)器ROM：正常只讀、斷電信息不丟失詳細(xì)分類，請(qǐng)看圖示10半導(dǎo)體存儲(chǔ)器的分類詳細(xì)展開，注意對(duì)比11⑴讀寫存儲(chǔ)器RAM組成單元速度集成度應(yīng)用SRAM觸發(fā)器快低小容量系統(tǒng)DRAM極間電容慢高大容量系統(tǒng)NVRAM帶微型電池慢低小容量非易失12⑵只讀存儲(chǔ)器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允許一次編程，此后不可更改EPROM：用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程EEPROM（E2PROM）：采用加電方法在線進(jìn)行擦除和編程，也可多次擦寫FlashMemory（閃存）：能夠快速擦寫的EEPROM，但只能按塊（Block）擦除132半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)地址寄存地址譯碼存儲(chǔ)體控制電路AB數(shù)據(jù)寄存讀寫電路DBOEWECS①存儲(chǔ)體存儲(chǔ)器芯片的主要部分，用來存儲(chǔ)信息②地址譯碼電路根據(jù)輸入的地址編碼來選中芯片內(nèi)某個(gè)特定的存儲(chǔ)單元③控制電路和數(shù)據(jù)緩沖選中存儲(chǔ)芯片，控制讀寫操作14①存儲(chǔ)體每個(gè)存儲(chǔ)單元具有一個(gè)唯一的地址，可存儲(chǔ)1位（位片結(jié)構(gòu)）或多位（字片結(jié)構(gòu)）二進(jìn)制數(shù)據(jù)存儲(chǔ)容量與地址、數(shù)據(jù)線根數(shù)有關(guān)：芯片的存儲(chǔ)容量 ＝存儲(chǔ)單元數(shù)×存儲(chǔ)單元的位數(shù)＝2M×N

M：芯片的地址線根數(shù)

N：芯片的數(shù)據(jù)線根數(shù)例如芯片2114為1K×4位（10根地址線，4根數(shù)據(jù)線）芯片2716（2K×8位）（11根地址線，8根數(shù)據(jù)線）

示例15譯碼器A5A4A3A2A1A06301存儲(chǔ)單元64個(gè)單元行譯碼A2A1A0710列譯碼A3A4A501764個(gè)單元單譯碼雙譯碼②地址譯碼電路單譯碼結(jié)構(gòu)雙譯碼結(jié)構(gòu)雙譯碼可簡(jiǎn)化芯片設(shè)計(jì)主要采用的譯碼結(jié)構(gòu)16③控制電路和數(shù)據(jù)緩沖典型控制信號(hào)一般有三個(gè)：片選、讀和寫控制。片選端CS*（芯片選中）或CE*（芯片使能）有效時(shí)，可以對(duì)該芯片進(jìn)行讀寫操作讀控制OE*（輸出允許）控制讀操作。有效時(shí)，芯片內(nèi)數(shù)據(jù)輸出該控制端對(duì)應(yīng)系統(tǒng)的讀控制線寫控制WE*（寫允許）控制寫操作。有效時(shí)，數(shù)據(jù)進(jìn)入芯片中該控制端對(duì)應(yīng)系統(tǒng)的寫控制線173半導(dǎo)體存儲(chǔ)器的主要技術(shù)指標(biāo)

存儲(chǔ)容量存儲(chǔ)器可存儲(chǔ)的二進(jìn)制信息量，它取決于存儲(chǔ)單元的個(gè)數(shù)和每個(gè)存儲(chǔ)單元數(shù)據(jù)的位數(shù)。最小單位bit。常用單位有B、KB、MB、GB和TB等存取時(shí)間指從啟動(dòng)一次存儲(chǔ)器操作到完成該操作所經(jīng)歷的時(shí)間，也稱讀寫周期。存儲(chǔ)器的存取時(shí)間直接決定整個(gè)微機(jī)系統(tǒng)的運(yùn)行速度存儲(chǔ)容量=存儲(chǔ)單元的個(gè)數(shù)×每個(gè)存儲(chǔ)單元數(shù)據(jù)的位數(shù)18功耗指在存儲(chǔ)過程中每個(gè)存儲(chǔ)單元消耗功率的大小單位為微瓦/位（μW/位）或毫瓦/位（mW/位）存儲(chǔ)器的可靠性存儲(chǔ)器的可靠性用平均故障間隔時(shí)間MTBF來衡量。MTBF可以理解為兩次故障之間的平均時(shí)間間隔。MTBF越長(zhǎng)，表示可靠性越高，即保持正確工作能力越強(qiáng)。193.3隨機(jī)存取存儲(chǔ)器

3.3.1靜態(tài)RAM（SRAM）由于速度快，外圍電路簡(jiǎn)單，SRAM主要用于微機(jī)小系統(tǒng)結(jié)構(gòu)多為“×8”的字片結(jié)構(gòu)常用的SRAM有：6116（2K×8位）、6264（8K×8位）、62128（16K×8位）、62256（32K×8位）等201.SRAM的基本存儲(chǔ)單元SRAM的基本存儲(chǔ)單元是觸發(fā)器電路每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣，即雙譯碼結(jié)構(gòu)SRAM一般采用“字結(jié)構(gòu)”存儲(chǔ)矩陣：每個(gè)存儲(chǔ)單元存放多位（4、8、16等）每個(gè)存儲(chǔ)單元具有一個(gè)地址SRAM2114SRAM6264212.SRAM芯片2114存儲(chǔ)容量為1024×418個(gè)引腳DIP(雙列直插)封裝：10根地址線A9～A04根數(shù)據(jù)線I/O4～I(xiàn)/O1片選CS*讀寫WE*123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WE*A6A5A4A3A0A1A2CS*GND功能22SRAM2114的讀周期數(shù)據(jù)地址TCXTODTTOHATRCTATCODOUTWECSTA讀取時(shí)間從讀取命令發(fā)出到數(shù)據(jù)穩(wěn)定出現(xiàn)的時(shí)間;給出地址到數(shù)據(jù)出現(xiàn)在外部總線上TRC讀取周期兩次讀取存儲(chǔ)器所允許的最小時(shí)間間隔;有效地址維持的時(shí)間23SRAM2114的寫周期TW寫入時(shí)間

從寫入命令發(fā)出到數(shù)據(jù)進(jìn)入存儲(chǔ)單元的時(shí)間，寫信號(hào)有效時(shí)間TWC寫入周期

兩次寫入存儲(chǔ)器所允許的最小時(shí)間間隔，有效地址維持的時(shí)間243.SRAM芯片6264存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0片選CS1*、CS2讀寫WE*、OE*功能+5VWE*CS2A8A9A11OE*A10CS1*D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615安排兩個(gè)有效信號(hào)互補(bǔ)的片選端，可為多個(gè)6264芯片的片選譯碼帶來方便。253.3.2動(dòng)態(tài)RAMDRAM的基本存儲(chǔ)單元是單個(gè)場(chǎng)效應(yīng)管及其極間電容，存儲(chǔ)的信息是0還是1，由電容上是否充有電荷決定每個(gè)基本存儲(chǔ)單元存儲(chǔ)二進(jìn)制數(shù)一位。許多個(gè)基本存儲(chǔ)單元形成行列存儲(chǔ)矩陣。DRAM一般采用“位結(jié)構(gòu)”存儲(chǔ)體需要8個(gè)存儲(chǔ)芯片構(gòu)成一個(gè)字節(jié)單元。每個(gè)字節(jié)存儲(chǔ)單元具有一個(gè)地址。讀操作：破壞性讀出，整個(gè)一行上所有的電容都會(huì)受到干擾，由刷新放大器對(duì)該行中的基本存儲(chǔ)電路按讀取的狀態(tài)進(jìn)行重寫。寫操作：輸入數(shù)據(jù)被存入選中的存儲(chǔ)單元，該行的其它存儲(chǔ)單元址進(jìn)行刷新。必須配備“刷新放大電路”進(jìn)行刷新單管動(dòng)態(tài)RAM基本存儲(chǔ)電路

26DRAM的刷新采用僅行地址有效進(jìn)行刷新：即將一個(gè)行地址發(fā)送給存儲(chǔ)器器件，所有的列選通無效，然后執(zhí)行一次讀操作，便可完成對(duì)選中的行中的基本存儲(chǔ)電路的刷新。刷新周期：典型刷新周期為2ms。刷新周期與讀周期的區(qū)別：⑴地址給出方式不同：讀周期，地址來自地址總線；刷新周期，地址由刷新計(jì)數(shù)器提供。⑵讀周期，每次選中一個(gè)存儲(chǔ)單元；刷新周期，各單元的刷新可同時(shí)進(jìn)行。⑶讀周期，選中的存儲(chǔ)單元的數(shù)據(jù)線與外部數(shù)據(jù)線相連；刷新周期，各存儲(chǔ)單元的數(shù)據(jù)輸出呈高阻狀態(tài)，即片內(nèi)數(shù)據(jù)線與外部數(shù)據(jù)線完全隔離。27DRAM芯片4116存儲(chǔ)容量為16K×1，雙譯碼位片結(jié)構(gòu)16個(gè)引腳：7根地址線A6～A0行地址選通RAS*列地址選通CAS*1根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT讀寫控制WE*VDD：+12V；Vcc：+5VVBB：-5V；Vss：接地VBBDINWE*RAS*A0A2A1VDDVSSCAS*DOUTA6A3A4A5VCC1234567816151413121110928DRAM4116的讀周期DOUT地址TCACTRACTCAHTASCTASRTRAHTCASTRCDTRASTRC行地址列地址WECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址，CAS*相當(dāng)于片選信號(hào)讀寫信號(hào)WE*讀有效數(shù)據(jù)從DOUT引腳輸出29DRAM4116的寫周期TWCSTDS列地址行地址地址

TDHTWRTCAHTASCTASRTRAHTCASTRCDTRCTRASDINWECASRAS存儲(chǔ)地址需要分兩批傳送行地址選通信號(hào)RAS*有效，開始傳送行地址隨后，列地址選通信號(hào)CAS*有效，傳送列地址讀寫信號(hào)WE*寫有效數(shù)據(jù)從DIN引腳進(jìn)入存儲(chǔ)單元30DRAM4116的刷新TRCTCRPTRAS高阻TASRTRAH行地址地址DINCASRAS采用“僅行地址有效”方法刷新行地址選通RAS*有效，傳送行地址列地址選通CAS*無效，沒有列地址芯片內(nèi)部實(shí)現(xiàn)一行存儲(chǔ)單元的刷新沒有數(shù)據(jù)輸入輸出存儲(chǔ)系統(tǒng)中所有芯片同時(shí)進(jìn)行刷新DRAM必須每隔固定時(shí)間就刷新31DRAM芯片2164PC/XT內(nèi)存中使用的DRAM芯片，采用位片結(jié)構(gòu)存儲(chǔ)容量為64K×116個(gè)引腳：8根地址線A7～A01根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT行地址選通RAS*列地址選通CAS*讀寫控制WE*NCDINWE*RAS*A0A2A1GNDVSSCAS*DOUTA6A3A4A5A71234567816151413121110932DRAM芯片21642164可以看成4個(gè)4116（16K×1位，7根地址線兩批傳送）需增加兩根地址線片選4個(gè)4116，但只增加了1根復(fù)用的地址線A7讀寫時(shí)，A7~A0分兩批傳送16位地址刷新時(shí)，只用7位行地址，并令RAS*有效CAS*無效333.4只讀存儲(chǔ)器EPROMEPROM2716EPROM2764EEPROMEEPROM2817AEEPROM2864A一般工作狀態(tài)下，ROM只能讀不能寫對(duì)于可編程的ROM芯片，可用特殊方法寫入數(shù)據(jù)，稱為編程Programming或“燒寫”對(duì)于可擦除的ROM芯片，可用特殊方法將原數(shù)據(jù)擦除，以便再次編程ROM為非易失性存儲(chǔ)部件，其中數(shù)據(jù)可以長(zhǎng)期保存，掉電亦不丟失343.4.1EPROM頂部開有一個(gè)圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）編程編程后，應(yīng)該貼上不透光封條出廠未編程前，每個(gè)基本存儲(chǔ)單元都是信息“1”編程就是將某些單元寫入信息0EPROM2716EPROM276435EPROM芯片2716存儲(chǔ)容量為2K×824個(gè)引腳：11根地址線A10～A08根數(shù)據(jù)線DO7～DO0兩個(gè)電源輸入VDD和VPP片選/編程CE*/PGM讀寫OE*功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2GND36EPROM芯片2764存儲(chǔ)容量為8K×828個(gè)引腳：13根地址線A12～A08根數(shù)據(jù)線D7～D0兩個(gè)電源輸入：工作電壓VCC和編程電壓VPP片選CE*編程PGM*讀寫OE*功能VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGM*NCA8A9A11OE*A10CE*D7D6D5D4D312345678910111213142827262524232221201918171615373.4.2EEPROM用加電方法，進(jìn)行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成）有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時(shí)進(jìn)行串行EEPROM：只有一位數(shù)據(jù)線38EEPROM芯片2817A存儲(chǔ)容量為2K×828個(gè)引腳，內(nèi)部有電壓提升電路，只需5v供電：11根地址線A10～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*狀態(tài)輸出RDY/BUSY*功能RDY/BUSY*NCA7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWE*NCA8A9NCOE*A10CE*I/O7I/O6I/O5I/O4I/O312345678910111213142827262524232221201918171615擦寫開始，輸出為低，完成后，恢復(fù)為高39EEPROM芯片2864A存儲(chǔ)容量為8K×828個(gè)引腳，+5v供電：13根地址線A12～A08根數(shù)據(jù)線I/O7～I(xiàn)/O0片選CE*讀寫OE*、WE*功能VccWE*NCA8A9A11OE*A10CE*I/O7I/O6I/O5I/O4I/O3NCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GND12345678910111213142827262524232221201918171615403.4.3閃速存儲(chǔ)器

也是通過浮置柵來保存信息的，但擦寫速度快，同時(shí)繼承了EPROM集成度高和EEPROM電可擦除的優(yōu)點(diǎn)，應(yīng)用越來越廣泛編程和擦寫原理FlashROM的編程原理同EPROM，采用熱電子注入法擦除同EEPROM，利用電子隧道效應(yīng)完成典型芯片為25F系列和29系列。型號(hào)中含有F的芯片，一般為閃存器件或內(nèi)部帶有閃存的器件閃存也屬于EEPROM，所以有些使用與EEPROM一樣的命名，并加字符F說明種類：U盤、CF卡、SM卡、SD/MMC卡、記憶棒、XD卡、MS卡、TF卡

413.5存儲(chǔ)芯片與CPU的連接

這是本章的重點(diǎn)內(nèi)容SRAM、EPROM與CPU的連接譯碼方法同樣適合I/O端口423.5.1存儲(chǔ)芯片與CPU的連接1.存儲(chǔ)芯片的數(shù)據(jù)線2.存儲(chǔ)芯片的地址線3.存儲(chǔ)芯片的片選端4.存儲(chǔ)芯片的讀寫控制線43準(zhǔn)備最小組態(tài)模式：在一些小系統(tǒng)中，常將CPU芯片與存儲(chǔ)芯片直接連接，即CPU通過地址線直接向存儲(chǔ)器送出地址，通過數(shù)據(jù)線直接與存儲(chǔ)器交換數(shù)據(jù)，通過控制信號(hào)線直接向存儲(chǔ)器發(fā)出讀/寫命令，這種連接模式稱最小組態(tài)模式。系統(tǒng)總線信號(hào)：IO/M*、RD*、WR*、INTA*CPUM地址數(shù)據(jù)R/W44最大組態(tài)模式：在有一定規(guī)模的計(jì)算機(jī)系統(tǒng)中，由于系統(tǒng)總線除了需連接主存外還需連接多個(gè)I/O接口，為提高系統(tǒng)總線的驅(qū)動(dòng)能力，增強(qiáng)總線的控制功能，CPU芯片通過地址鎖存器、數(shù)據(jù)緩沖器和總線控制器等緩沖部件與系統(tǒng)總線相連接，主存掛接在系統(tǒng)總線上，這種連接模式稱最大組態(tài)模式。系統(tǒng)總線信號(hào)：IOR*、IOW*、MEMR*、MEMW*、INTA*CPUM地址數(shù)據(jù)R/W數(shù)據(jù)緩沖器地址鎖存器總線控制器451.存儲(chǔ)芯片數(shù)據(jù)線的處理微機(jī)存儲(chǔ)器普遍采用字節(jié)編址的結(jié)構(gòu)，即每個(gè)存儲(chǔ)單元內(nèi)含8位數(shù)據(jù)并擁有一個(gè)唯一的地址。在此，只討論存儲(chǔ)器和8位數(shù)據(jù)總線的連接。若芯片的數(shù)據(jù)線正好8根：一次可從芯片中訪問到8位數(shù)據(jù)全部數(shù)據(jù)線與系統(tǒng)的8位數(shù)據(jù)總線相連若芯片的數(shù)據(jù)線不足8根：一次不能從一個(gè)芯片中訪問到8位數(shù)據(jù)利用多個(gè)芯片擴(kuò)充數(shù)據(jù)位這個(gè)擴(kuò)充方式簡(jiǎn)稱“位擴(kuò)充”462114（1）A9～A0I/O4～I(xiàn)/O1片選D3～D0D7～D4A9～A02114（2）A9～A0I/O4～I(xiàn)/O1CECE方法：各芯片的數(shù)據(jù)線分別接到數(shù)據(jù)總線的各位上各芯片的地址線并接在一起，連到相應(yīng)的地址總線各位各芯片的控制線并接在一起，連到相應(yīng)的控制線上這些芯片應(yīng)被看作是一個(gè)整體，常被稱為“芯片組”位擴(kuò)充

例：用SRAM2114（1k×4）組成存儲(chǔ)容量為1k×8的存儲(chǔ)器472.存儲(chǔ)芯片地址線的連接芯片的地址線通常應(yīng)全部與系統(tǒng)的低位地址總線相連尋址時(shí)，這部分地址的譯碼是在存儲(chǔ)芯片內(nèi)完成的，我們稱為“片內(nèi)譯碼”或“片內(nèi)尋址”如某芯片有N根地址，當(dāng)其被選中時(shí)，從芯片地址引腳輸入的N位地址在內(nèi)部進(jìn)行N:2N譯碼，從而選中芯片內(nèi)特定的存儲(chǔ)單元，N位譯碼得到的地址范圍為N位“00…0”～N位“11…1”，記為N位“全0～全1”48片內(nèi)譯碼A9～A0存儲(chǔ)芯片000H001H002H…3FDH3FEH3FFH全0全1000000000000000000010000000010…111111110111111111101111111111范圍（16進(jìn)制)A9~A0493.存儲(chǔ)芯片片選端的譯碼存儲(chǔ)系統(tǒng)常需利用多個(gè)存儲(chǔ)芯片擴(kuò)充容量，也就是擴(kuò)充了主存儲(chǔ)器地址范圍這種擴(kuò)充簡(jiǎn)稱為“地址擴(kuò)充”或“字?jǐn)U充”進(jìn)行“地址擴(kuò)充”后，要進(jìn)行兩種尋址：一種是尋址特定的存儲(chǔ)芯片（組），即片選尋址一種是尋址芯片（組）內(nèi)特定的存儲(chǔ)單元，即片內(nèi)尋址片選尋址主要通過將存儲(chǔ)芯片的片選端與系統(tǒng)的高位地址線相關(guān)聯(lián)來實(shí)現(xiàn)50地址擴(kuò)充（字?jǐn)U充）片選端D7～D0A19～A10A9～A0A9～A0D7～D0CE1K×8（1）A9～A0D7～D0CE譯碼器000000000100000000001K×8（2）方法：將各存儲(chǔ)芯片片內(nèi)地址線、數(shù)據(jù)線、讀/寫控制線并聯(lián)，接到相應(yīng)的總線上；將地址線的高位送地址譯碼器產(chǎn)生片選信號(hào)，接各存儲(chǔ)芯片的片選端，以選擇芯片。51[例]用4個(gè)16K×4bit芯片組成64K×4bit的存儲(chǔ)器。CSWECSWECSWECSWE16K×416K×416K×416K×4…A0A13………WED0D1D2D3譯碼器A14A150123D0~D3D0~D3D0~D3D0~D352A19A18A17A16A15A14～A0

全0～全1D7～D027256(32K×8)EPROMA14～A0CE(1)片選端常有效令芯片（組）的片選端常有效(如，將片選端接地）不與系統(tǒng)的高位地址線發(fā)生聯(lián)系芯片（組）總處在被選中的狀態(tài)雖簡(jiǎn)單易行、但無法再進(jìn)行地址擴(kuò)充，會(huì)出現(xiàn)“地址重復(fù)”，浪費(fèi)系統(tǒng)地址資源×表示任意（0或1均可）53地址重復(fù)地址重復(fù)：一個(gè)存儲(chǔ)單元具有多個(gè)存儲(chǔ)地址原因：有些高位地址線沒有用、可任意可用地址：出現(xiàn)地址重復(fù)時(shí)，常選取其中既好用、又不沖突的一個(gè)“可用地址” 例如：00000H~07FFFH選取一個(gè)可用地址的原則：高位地址全為0高位地址譯碼才更好54譯碼和譯碼器譯碼：將某個(gè)特定的“編碼輸入”翻譯為唯一“有效輸出”的過程譯碼電路可以使用門電路組合邏輯譯碼電路更多的是采用集成譯碼器常用的2:4譯碼器：74LS139常用的3:8譯碼器：74LS138常用的4:16譯碼器：74LS15455⑵全譯碼全譯碼：所有的系統(tǒng)地址線均參與對(duì)存儲(chǔ)單元的譯碼尋址，包括片內(nèi)譯碼：低位地址線對(duì)芯片內(nèi)各存儲(chǔ)單元的譯碼尋址片選譯碼：高位地址線對(duì)存儲(chǔ)芯片的譯碼尋址采用全譯碼，每個(gè)存儲(chǔ)單元的地址都是唯一的，不存在地址重復(fù)譯碼電路可能比較復(fù)雜、連線也較多示例56⑶部分譯碼部分譯碼：只有部分高位地址線參與對(duì)存儲(chǔ)芯片的譯碼，還有一些沒有參與譯碼。部分譯碼主要表現(xiàn)在片選譯碼上，通常讓編號(hào)較低的高位地址線參與片選譯碼，讓編號(hào)較高的高位地址線不參與片選譯碼每個(gè)存儲(chǔ)單元將對(duì)應(yīng)多個(gè)地址（地址重復(fù)），需要選取一個(gè)可用地址“片選端常有效”是最極端的一種部分譯碼可簡(jiǎn)化譯碼電路的設(shè)計(jì)，但系統(tǒng)的部分地址空間將被浪費(fèi)示例57⑷線選譯碼線選譯碼：只用少數(shù)幾根高位地址線進(jìn)行芯片的譯碼，且每根負(fù)責(zé)選中一個(gè)芯片（組）雖構(gòu)成簡(jiǎn)單，但地址空間嚴(yán)重浪費(fèi)，必然出現(xiàn)地址重復(fù)（一個(gè)存儲(chǔ)單元對(duì)應(yīng)多個(gè)存儲(chǔ)地址）還會(huì)出現(xiàn)地址重疊：一個(gè)存儲(chǔ)地址會(huì)對(duì)應(yīng)多個(gè)存儲(chǔ)單元多個(gè)存儲(chǔ)單元共用的存儲(chǔ)地址不應(yīng)使用兩個(gè)芯片的地址空間是連續(xù)的，但如果將譯碼對(duì)象增加到3片或3片以上，則無論怎樣選取，他們的可用地址空間無法連續(xù)示例58片選端譯碼小結(jié)全譯碼：系統(tǒng)高位地址線全部參與片選譯碼，地址唯一、地址空間連續(xù)、譯碼電路復(fù)雜部分譯碼：部分系統(tǒng)高位地址參與片選譯碼，地址重復(fù)、地址空間連續(xù)、譯碼電路較簡(jiǎn)單線選譯碼：每個(gè)芯片單獨(dú)接一根高位系統(tǒng)地址線，地址重復(fù)、芯片數(shù)目超過2后地址空間不連續(xù)，譯碼電路簡(jiǎn)單片選端常有效：片選端接有效電平，地址空間連續(xù)，無需譯碼電路，地址資源被耗盡不能進(jìn)行地址擴(kuò)充59片選端譯碼小結(jié)存儲(chǔ)芯片的片選控制端可以被看作是一根最高位地址線在系統(tǒng)中，主要與地址發(fā)生聯(lián)系：包括地址空間的選擇（例如接系統(tǒng)的IO/M*信號(hào)）和高位地址的譯碼選擇（與系統(tǒng)的高位地址線相關(guān)聯(lián)）對(duì)一些存儲(chǔ)芯片通過片選無效可關(guān)閉內(nèi)部的輸出驅(qū)動(dòng)機(jī)制，起到降低功耗的作用604.存儲(chǔ)芯片的讀寫控制存儲(chǔ)芯片的讀寫控制以SRAM最典型。一般具有兩個(gè)控制端

輸出允許控制端OE*

與系統(tǒng)的讀命令線（MEMR*或RD*）相連當(dāng)芯片被選中、且讀命令有效時(shí)，存儲(chǔ)芯片將開放并驅(qū)動(dòng)數(shù)據(jù)到總線寫入允許控制端WE*

與系統(tǒng)的寫命令線（MEMW*或WR*）相連當(dāng)芯片被選中、且寫命令有效時(shí)，允許總線數(shù)據(jù)寫入存儲(chǔ)芯片示例61主存儲(chǔ)器設(shè)計(jì)方法與舉例由于主存容量往往大于存儲(chǔ)芯片容量，這就需要進(jìn)行存儲(chǔ)器容量擴(kuò)充：1.位擴(kuò)充

如果存儲(chǔ)器芯片的位數(shù)小于存儲(chǔ)器所要求的位數(shù)，就需要進(jìn)行位擴(kuò)充。2.字?jǐn)U充

單片存儲(chǔ)器芯片的容量總是有限的，需要用若干芯片組成容量更大的存儲(chǔ)器，稱為字?jǐn)U充。3.字位擴(kuò)充

在構(gòu)成一個(gè)實(shí)際的存儲(chǔ)器時(shí)，往往需要同時(shí)進(jìn)行位擴(kuò)充和字?jǐn)U充才能滿足要求。62（1）確定所用芯片數(shù)（2）確定存儲(chǔ)器的地址空間，畫出各芯片地址分配表（3）確定地址線譯碼方式，畫譯碼電路圖（4）將芯片數(shù)據(jù)線、地址線、控制線與系統(tǒng)相應(yīng)線相連。芯片數(shù)=例1：一個(gè)64KB的RAM存儲(chǔ)器，若用動(dòng)態(tài)RAM2116（16K×1）芯片組成，則所需芯片數(shù)：(64k/16k)×(8/1)=32片若用靜態(tài)RAM6116（2K×8）芯片組成，則所需芯片數(shù)：(64k/2k)×(8/8)=32片設(shè)計(jì)方法:存儲(chǔ)器存儲(chǔ)單元數(shù)×存儲(chǔ)單元位數(shù)芯片存儲(chǔ)單元數(shù)×芯片位數(shù)63例2:寫出下圖中RAM和ROM各自的存儲(chǔ)容量及地址范圍AY0BY1CY2G1Y3G2AY4G2BY574LS138Y6Y7A11A12A13A14

&A19……A15RAMROM○A10~A0A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0RAM1111110100101010101010101010101ROM1111111100101010101010101010101地址譯碼方式：全譯碼RAM=211=2KROM=211=2KFD000H|FD7FFHFF000H|FF7FFH641＃1110000010101010101010101010101012#111000101010101010101010101010101A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A08K×88K×8例3：分析存儲(chǔ)系統(tǒng)的容量和地址存儲(chǔ)空間。D15~D8(1)(2)65(1)計(jì)算所需芯片個(gè)數(shù)：

EPROM=（要求容量×字長(zhǎng)）/（芯片容量×字長(zhǎng)）

=（16×8）/（8K×8）=2RAM=（要求容量×字長(zhǎng)）/（芯片容量×字長(zhǎng)）

=（16K×8）/（8K×8）=2（2）地址分配：片內(nèi)地址線：EPROM＝8K=213,A12~A0，

RAM＝8K=213,A12~A0

片選地址線（譯碼器輸入端）:A15~A13

剩余地址線：A18~A16控制使能端，A19

不參加譯碼（部分譯碼）（3）確定譯碼器控制端的連線:確定譯碼器輸出與芯片組的連接（4）確定擴(kuò)展方式：EPROM:字?jǐn)U展；RAM:字?jǐn)U展（5）控制信號(hào)的連接例4：用8K×8的EPROM芯片2764,8K×8的SRAM芯片6264,譯碼器74LS138構(gòu)成16KB的ROM和16KBRAM的存儲(chǔ)器系統(tǒng),地址連續(xù),系統(tǒng)配置為最大模式。666264(1)

MEMWA12～A0D7～D0WECS1OECS2CS2OECS1A12～A0D7～D0WE2764(1)A12～A0D7～D0CEOE2764(2)A12～A0D7～D0CEOE6264(2)D7～D0A12～A0MEMRA18CBAE3E2E1A17A16A15A14A1374ls138Y0Y1Y2Y3+5V67地址分配表EPROM12764×1000000000000000000×1000001111111111111EPROM22764×1000010000000000000×1000011111111111111RAM16264×1000100000000000000×1000101111111111111RAM26264×1000110000000000000×1000111111111111111A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A040000H41FFFH42000H43FFFH44000H45FFFH46000H47FFFH思考：當(dāng)A19=1時(shí)，各芯片的存儲(chǔ)空間？683.6存儲(chǔ)器接口設(shè)計(jì)中應(yīng)考慮的問題存儲(chǔ)芯片與CPU總線時(shí)序的配合CPU能否與存儲(chǔ)器的存取速度相配合？CPU的總線負(fù)載能力CPU能否帶動(dòng)總線上包括存儲(chǔ)器在內(nèi)的連接器件？存儲(chǔ)芯片的選擇691.總線驅(qū)動(dòng)任何系統(tǒng)總線的負(fù)載能力是有限的小型系統(tǒng)，CPU可與存儲(chǔ)器直接相連較大型系統(tǒng)，需加緩沖器或驅(qū)動(dòng)器，提高總線負(fù)載能力一般情況下需要進(jìn)行總線驅(qū)動(dòng)：?jiǎn)蜗騻魉偷牡刂泛涂刂瓶偩€，可采用三態(tài)鎖存器和三態(tài)單向驅(qū)動(dòng)器等來加以鎖存和驅(qū)動(dòng)雙向傳送的數(shù)據(jù)總線，可以采用三態(tài)雙向驅(qū)動(dòng)器來加以驅(qū)動(dòng)702.時(shí)序配合時(shí)序配合主要是考慮CPU提供的總線時(shí)序是否適合存儲(chǔ)芯片的存取速度如果存儲(chǔ)芯片速度較慢，可：總線周期中插入等待狀態(tài)TW增加高速緩存Cache采用多體交叉存取:把存儲(chǔ)器分成兩個(gè)體，在總線上交叉著送出存儲(chǔ)器地址，從而提高CPU訪問存儲(chǔ)器的速度。時(shí)序配合是連接中的難點(diǎn)713.存儲(chǔ)芯片的選擇芯片類型的選用Cache：可讀可寫高速小容量一般選用雙極型或高速靜態(tài)RAM主存：兼顧速度和容量對(duì)于RAM，若容量小于64KB，選SRAM

若容量較大，選用DRAM對(duì)于ROM，從靈活性考慮選用EPROM,EEPROM723.存儲(chǔ)芯片的選擇芯片型號(hào)的選用考慮存取速度、存儲(chǔ)容量、結(jié)構(gòu)和價(jià)格存取速度盡量選用與CPU速度匹配的芯片選用集成度高，存儲(chǔ)容量大的芯片733.7存儲(chǔ)器技術(shù)及其發(fā)展

現(xiàn)代通用微機(jī)中，主存主要由DRAM芯片構(gòu)成，他們被組織為電路模塊，以內(nèi)存條的形式插入到內(nèi)存總線插槽中，與系統(tǒng)進(jìn)行連接內(nèi)存總線先后有30線、72線、168線、184線和232線等幾種外部形式控制DRAM的存儲(chǔ)器控制器通常被集成到北橋芯片或CPU中74內(nèi)存條通常有以下幾部分一塊4層或6層的印刷電路板若干內(nèi)存“顆?！保碊RAM芯片）一片SPD（SerialPresenceDetect，串行在場(chǎng)檢測(cè)）芯片，為8引腳EEPROM構(gòu)成，其內(nèi)部保存了該內(nèi)存條廠家提供的若干參數(shù)和信息，供系統(tǒng)在開機(jī)時(shí)讀取并據(jù)此優(yōu)化內(nèi)存設(shè)置164線或184線的“金手指”（ConnectionFinger）有些內(nèi)存條上還有奇偶校驗(yàn)電路或ECC（ErrorCheckingandCorrecting，檢錯(cuò)糾錯(cuò)）電路75內(nèi)存條的發(fā)展經(jīng)歷過一些主要階段快頁模式（FastPageMode，F(xiàn)PM）擴(kuò)充數(shù)據(jù)輸出（ExtendedDataOut，EDO）同步DRAM（SynchronousDRAM，SDRAM）RambusDRAM(RDRAM)雙速率SDRAM（DoubleDataRateSDRAM，DDRSDRAM）第二代雙速率SDRAM（DDR2SDRAM）第三代雙速率SDRAM（DDR3SDRAM）76本章內(nèi)容要求了解半導(dǎo)體存儲(chǔ)器芯片的結(jié)構(gòu)熟悉SRAM和EPROM的引腳功能掌握存儲(chǔ)芯片與CPU連接的方法，特別是片選端的處理理解存儲(chǔ)器接口設(shè)計(jì)中的問題77習(xí)題見課本P59習(xí)題3-1、3-2、3-3、3-4補(bǔ)充采用3:8譯碼器74LS138和2764（EPROM，8K×8位），通過全譯碼在8088系統(tǒng)的地址最高端組成32KB的ROM區(qū)，要求畫出各芯片與8088最大組態(tài)下的系統(tǒng)總線連接示意圖。78本章學(xué)習(xí)到此結(jié)束!

7932K×8的SRAM芯片6225612345678910111213141516171819202122232425262728A14A12A7A6A5A4A3A2A1A0D0D1D2GNDD3D4D5D6D7CSA10OEA11A9A8A13WEVcc62256引腳圖A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0OECSWED7D6D5D4D3D2D1D062256邏輯圖80SRAM2114的功能工作方式CS*WE*I/O4~I/O1未選中讀操作寫操作100×10高阻輸出輸入81SRAM6264的功能工作方式CS1*CS2WE*OE*D7~D0未選中未選中讀操作寫操作1×00×011××10××01高阻高阻輸出輸入82EPROM2716的功能工作方式CE*/PGMOE*VDDVPPDO7~DO0待用1×＋5V＋5V高阻讀出00＋5V＋5V輸出讀出禁止01＋5V＋5V高阻編程寫入正脈沖1＋5V＋25V輸入編程校驗(yàn)00＋5V＋25V輸出編程禁止01＋5V＋25V高阻83EPROM2764的功能工作方式CE*OE*PGM*A9VPPDO7~DO0讀出001×＋5V輸出讀出禁止011×＋5V高阻待用1×××＋5V高阻Intel標(biāo)識(shí)00＋12V1＋5V輸出編碼標(biāo)準(zhǔn)編程01負(fù)脈沖×＋25V輸入Intel編程01負(fù)脈沖×＋25V輸入編程校驗(yàn)001×＋25V輸出編程禁止1×××＋25V高阻Intel標(biāo)識(shí)：編碼低字節(jié)（A0=0）為制造廠商代碼，編碼高字節(jié)（A0=1）為器件代碼84EEPROM2817A的功能工作方式CE*OE*WE*RDY/BUSY*I/O7～I(xiàn)/O0讀出維持字節(jié)寫入0100×11×0高阻高阻0輸出高阻輸入2817A的編程方法有：定時(shí)：經(jīng)過足夠的時(shí)間認(rèn)定擦寫已經(jīng)完成查詢：通過測(cè)試RDY/BUSY*判斷擦寫是否完成中斷：用RDY/